CN112799024A - 一种多路信号处理的精延时方法和装置 - Google Patents
一种多路信号处理的精延时方法和装置 Download PDFInfo
- Publication number
- CN112799024A CN112799024A CN202011567068.XA CN202011567068A CN112799024A CN 112799024 A CN112799024 A CN 112799024A CN 202011567068 A CN202011567068 A CN 202011567068A CN 112799024 A CN112799024 A CN 112799024A
- Authority
- CN
- China
- Prior art keywords
- delay
- filter
- signal
- signals
- fine
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 30
- 238000012545 processing Methods 0.000 title claims abstract description 29
- 238000004891 communication Methods 0.000 claims description 8
- 238000005070 sampling Methods 0.000 abstract description 4
- 238000004088 simulation Methods 0.000 description 11
- 238000001514 detection method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000013139 quantization Methods 0.000 description 3
- 238000013461 design Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005562 fading Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000011056 performance test Methods 0.000 description 2
- 238000007781 pre-processing Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 238000010079 rubber tapping Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
- G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
- G01S7/02—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S13/00
- G01S7/40—Means for monitoring or calibrating
- G01S7/4052—Means for monitoring or calibrating by simulation of echoes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
- H03H17/0202—Two or more dimensional filters; Filters for complex signals
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Remote Sensing (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Radar Systems Or Details Thereof (AREA)
Abstract
本申请公开了一种多路信号精延时方法,通过存储器对输入信号进行粗延时,延时值以信号处理时钟周期为单位;对延时值不同的多路粗延时信号分别输入FIR滤波器,控制每个FIR滤波器的系数,实现精延时;将多个FIR滤波器的输出信号合并输出。本申请还包括一种用于多路信号处理的精延时装置。本申请提供了一种高精度多路延时产生方案,利用对信号采样时钟移相的方式来实现高精度的延时,结合传统的存储延时的方式实现兼顾延时量与延时精度的需求。
Description
技术领域
本申请涉及通信和信号处理领域,尤其涉及一种多路信号精延时的方法和装置。
背景技术
随着武器装备的发展和无线电探测技术的进步,对于雷达的探测距离、精度等方面提出了更高的要求,传统的雷达体制正面临着巨大的挑战。宽带雷达信号可以将目标上的散射中心沿着径向分布在多个距离分辨单元内,每一个距离分辨单元内的目标散射中心都可以近似看作为一个点目标,而点目标的测距精度与带宽成正比,因此宽带雷达信号就具有更高的距离测量精度。
对于通信或卫星信道进行模拟特别是在由环境反射等造成的多路径传播效应的模拟中,需要进行多路不同延时信号的模拟,以此来模拟不同特征的电磁环境,其中对应延时精度的要求也随着通信频率的提高而提高。
发明内容
本申请提出一种多路信号精延时的方法和装置,提供了一种高精度多路延时产生方案,利用对信号采样时钟移相的方式来实现高精度的延时,结合传统的存储延时的方式实现兼顾延时量与延时精度的需求。
本申请实施例提供一种多路信号精延时方法,包含以下步骤:
通过存储器对输入信号进行粗延时,延时值以信号处理时钟周期为单位;
对延时值不同的多路粗延时信号分别输入FIR滤波器,控制每个FIR滤波器的系数,实现精延时;
将多个FIR滤波器的输出信号合并输出。
优选地,所述每一个FIR滤波器为滤波器组,包含第1相滤波器至第k相滤波器,调节第1相滤波器至第k相滤波器的系数。
在本申请的任意一个实施例中,所述输入信号为雷达回波信号或通信信号;可用合并输出的信号模拟雷达目标的回波。
本申请实施例还提供一种用于多路信号处理的精延时装置,用于本申请任意一项方法的实施例,包括存储器、FIR滤波器;
所述存储器用于对输入信号进行粗延时;
所述存储器通过抽头并行输出多路粗延时信号,每一路粗延时信号的延时量相同或不同;
所述FIR滤波器为多个,每一个FIR滤波器输入一路粗延时信号,每一个FIR滤波器包含第1相滤波器至第k相滤波器构成的滤波器组。
优选地,所述用于多路信号处理的精延时装置还包含延时量存储单元、控制单元;所述延时量存储单元,存储多个目标延时值;所述控制单元,用于根据所述多个目标延时值,按照处理时钟周期的个数向下取整量化得到多个粗延时值,确定存储器中多个粗延时信号的输出位置。
优选地,所述用于多路信号处理的精延时装置还包含滤波器系数组数据单元、控制单元;所述控制单元选择所述滤波器系数组数据单元中的滤波器组系数值,控制所述FIR滤波器的系数;
优选地,所述控制单元,还用于根据目标延时值和粗延时值的差确定精延时值,并进一步确定每一个精延时值对应的滤波器组系数值。
优选地,所述精延时的延时精度为0.1ns。
优选地,所述FIR滤波器为固定阶数或可变阶数的滤波器组构成。
本申请实施例采用的上述至少一个技术方案能够达到以下有益效果:
实现对当前宽带雷达回波模拟器复杂多散射点延时的产生。利用有限的片上存储器资源,可产生更多的散射点延时信号,解决在宽频带条件下雷达回波模拟器在仿真试验过程中模拟目标的多散射点信号产生数量有限的问题,弥补了复杂目标散射点信号产生方面能力的不足,可以广泛用于对宽带雷达回波模拟器多散射点信号产生,有效降低硬件资源的消耗,为高分辨力雷达系统模拟提供技术支撑。
附图说明
此处所说明的附图用来提供对本申请的进一步理解,构成本申请的一部分,本申请的示意性实施例及其说明用于解释本申请,并不构成对本申请的不当限定。在附图中:
图1为一种多路信号处理的精延时方法实现结构框图;
图2为精延时滤波器组实现原理框图。
具体实施方式
为使本申请的目的、技术方案和优点更加清楚,下面将结合本申请具体实施例及相应的附图对本申请技术方案进行清楚、完整地描述。显然,所描述的实施例仅是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
以下结合附图,详细说明本申请各实施例提供的技术方案。
实施例1
本申请实施例提供一种多路信号精延时方法,包含以下步骤:
步骤10、通过存储器对输入信号进行粗延时,延时值以信号处理时钟周期为单位;
在本申请的任意一个实施例中,所述输入信号来自雷达回波信号或通信信号,是对雷达回波信号或通信信号进行预处理后,得到的感兴趣信号。
例如,使用片上存储器对输入信号进行存储,在存储空间区域顺序存储输入信号。
步骤20、对延时值不同的多路粗延时信号分别输入FIR滤波器,控制每个FIR滤波器的系数,实现精延时;
优选地,所述每一个FIR滤波器为滤波器组,包含第1相滤波器至第k相滤波器,调节第1相滤波器至第k相滤波器的系数。
假设信号的处理时钟为fs,拟实现的高精度延时步进为1/(fs*2^n),则相应的FIR滤波器按照内插2^n-1倍的内插滤波器的方法进行设计,即以采样率为fs*2^n,通带频率为fs/2,阻带频率为fs,滤波器的阶数为2^n*N,进行设计,其中N根据所需要的阻带衰减指标进行设计。此时得到的滤波器系数为而后将滤波器进行2^n相分解,此时第k相滤波器对应的滤波器系数为ak-1,ak*2-1……ak*N-1。
此时,将采样率fs下的原始信号经过k相滤波器进行滤波,对应的即为在采样率fs*2^n下的第k相信号,第1相与原始信号之间的时间间隔为1/(fs*2^n),第2相与原始信号之间的时间间隔为2/(fs*2^n),第k相与原始信号之间的时间间隔为k/(fs*2^n),第2^n相对应的延时量为1/fs。这2^n相滤波器分别对应的滤波器系数为ak-1,ak*2-1……ak*N-1,其中k为滤波器的相数。
在对这2^n相滤波器进行选择时,依据所需延时量进行选择,首先将延时量以1/(fs*2^n)为单位进行量化,假设得到相应的延时量共需要M个1/(fs*2^n)的延时步进,将M整除2^n,得到的商为A,余数为B,则粗延时的控制量为A,即存储器的存储深度为A;精延时的控制量为B,即选择第B相滤波器的输出结果为精延时后的数据。
步骤30、将多个FIR滤波器的输出信号合并输出。
在本申请的任意一个实施例中,可以用合并输出的信号模拟雷达目标的回波。
在雷达回波模拟领域,传统的雷达体制发射窄带雷达信号,得到的是单一的理想点形成的回波信息,早期的雷达回波模拟器模拟的是单个散射点回波。针对单个散射点的情况,通过单一存储器就可实现,但其延时精度取决于存储信号的时钟,不能满足更高精度的需求。
雷达回波模拟器作为雷达性能测试重要保障资源,广泛应用于雷达研究和开发领域,对目标回波在距离、速度上的模拟是通过对雷达信号经过一定延时后进行转发来完成的。因此对雷达信号延时的精度影响到雷达回波模拟器模拟回波的准确性,这也对雷达性能测试的结果起着重要作用。
因此,本申请的方法,可用于雷达回波模拟。
实施例2
本申请实施例还提供一种用于多路信号处理的精延时装置,包括存储器、FIR滤波器;
所述存储器用于对输入信号进行粗延时。例如,片上存储器2用来对输入信号进行存储,在存储空间区域顺序存储输入信号。
所述存储器通过抽头并行输出多路粗延时信号,每一路粗延时信号的延时量相同或不同;所述FIR滤波器为多个,每一个FIR滤波器输入一路粗延时信号,每一个FIR滤波器包含第1相滤波器至第k相滤波器构成的滤波器组。对于多路处理的情形,粗延时部分采用对存储器进行抽头的方式进行,而后对每一组抽头添加一组精延时滤波器组,从而实现多路信号的高精度延时。
优选地,所述用于多路信号处理的精延时装置还包含延时量存储单元、控制单元;所述延时量存储单元,存储多个目标延时值;所述控制单元,用于根据所述多个目标延时值,按照处理时钟周期的个数向下取整量化得到多个粗延时值,确定存储器中多个粗延时信号的输出位置。
所述FIR滤波器还可以由可变阶数的滤波器组构成,这里不再赘述。
优选地,所述用于多路信号处理的精延时装置还包含滤波器系数组数据单元、控制单元;所述控制单元选择所述滤波器系数组数据单元中的滤波器组系数值,控制所述FIR滤波器的系数;
优选地,所述控制单元,还用于根据目标延时值和粗延时值的差确定精延时值,并进一步确定每一个精延时值对应的滤波器组系数值。精延时滤波器组基于FIR滤波器组进行设计,利用内插滤波器与多相滤波器的设计思路进行设计。例如,精延时滤波器组是由滤波器系数存储部分和固定阶数的FIR滤波器组成。根据不同的精延时量设计相应的滤波器系数并进行存储,经由片上存储器的信号通过固定阶数的FIR滤波器进行处理后输出;滤波器的系数根据延时量需求从滤波器系数存储部分进行读取。
本申请的一个实施例中,所述精延时的延时精度达到0.1ns。在硬件资源需求提升不大的基础上,由延时精度为信号处理时钟提高至信号处理时钟的16倍。极大的增加了雷达目标模拟器主动回波信号的精准程度,提高了模拟器性能;在信道模拟器领域,也能够模拟更高频段、更多场景下的信道多径衰落情形。
需要说明的是,本方案首先根据延时需求分为两部分进行实现,首先进行量化预处理,即以信号处理时钟的周期对延时需求进行向下取整量化,得到片上存储器部分的控制量,将余数部分按照延时精度需求进行四舍五入量化,得到精延时滤波器组部分的控制量;而后,根据控制量对存储器的存储深度进行控制;最后,根据精延时控制量对精延时滤波器组的滤波器进行选择。
本申请的装置,可用于雷达回波模拟器。
本发明针对宽带雷达回波模拟器和信道模拟器,提出一种高精度延时实现方法和装置。一方面通过内部BRAM对输入信号进行存储转发,以此来实现时钟周期精度的延时,而后通过FIR滤波器的方式对信号进行相移,利用FIR滤波器的线性相位特性来实现高精度的延时,延时的精度的取决于滤波器系数的设计。同时为了节省资源,替换滤波器系数的方式来实现不同延时量。
本发明的技术方案,在硬件资源有限的情况下能够实现0.1ns精度的延时方案,理论上通过设计恰当的滤波器还可以实现更高精度的延时方案。鉴于本方案,一方面,能够实现对当前宽带雷达回波模拟器点目标进行高精度的距离、速度模拟,为高分辨力雷达系统模拟提供技术支撑;另一方面,由于延时精度已经达到足够高,可以用于雷达系统的标定,目前已经用于某舰载雷达标定。另外,本方案也可用于通信或卫星信道模拟,对其中多径衰落效应的模拟有较好的效果。
还需要说明的是,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、商品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、商品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、商品或者设备中还存在另外的相同要素
以上所述仅为本申请的实施例而已,并不用于限制本申请。对于本领域技术人员来说,本申请可以有各种更改和变化。凡在本申请的精神和原理之内所作的任何修改、等同替换、改进等,均应包含在本申请的权利要求范围之内。
Claims (10)
1.一种多路信号精延时方法,其特征在于,包括以下步骤:
通过存储器对输入信号进行粗延时,延时值以信号处理时钟周期为单位;
对延时值不同的多路粗延时信号分别输入FIR滤波器,控制每个FIR滤波器的系数,实现精延时;
将多个FIR滤波器的输出信号合并输出。
2.如权利要求1所述方法,其特征在于,
所述每一个FIR滤波器为滤波器组,包含第1相滤波器至第k相滤波器,调节第1相滤波器至第k相滤波器的系数。
3.如权利要求1的方法,其特征在于,
所述输入信号为雷达回波信号或通信信号。
4.如权利要求1所述的方法,其特征在于,
用合并输出的信号模拟雷达目标的回波。
5.一种用于多路信号处理的精延时装置,用于权利要求1~4任意一项所述的方法,其特征在于,包括存储器、FIR滤波器;
所述存储器用于对输入信号进行粗延时;
所述存储器通过抽头并行输出多路粗延时信号,每一路粗延时信号的延时量相同或不同;
所述FIR滤波器为多个,每一个FIR滤波器输入一路粗延时信号,每一个FIR滤波器包含第1相滤波器至第k相滤波器构成的滤波器组。
6.如权利要求5所述用于多路信号处理的精延时装置,其特征在于,还包含延时量存储单元、控制单元;
所述延时量存储单元,存储多个目标延时值;
所述控制单元,用于根据所述多个目标延时值,按照处理时钟周期的个数向下取整量化得到多个粗延时值,确定存储器中多个粗延时信号的输出位置。
7.如权利要求5所述用于多路信号处理的精延时装置,其特征在于,还包含滤波器系数组数据单元、控制单元;
所述控制单元选择所述滤波器系数组数据单元中的滤波器组系数值,控制所述FIR滤波器的系数。
8.如权利要求6所述用于多路信号处理的精延时装置,其特征在于,所述控制单元,还用于根据目标延时值和粗延时值的差确定精延时值,并进一步确定每一个精延时值对应的滤波器组系数值。
9.如权利要求5所述用于多路信号处理的精延时装置,其特征在于,所述精延时的延时精度为0.1ns。
10.如权利要求6所述用于多路信号处理的精延时装置,其特征在于,所述FIR滤波器为固定阶数或可变阶数的。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011567068.XA CN112799024B (zh) | 2020-12-25 | 2020-12-25 | 一种多路信号处理的精延时方法和装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011567068.XA CN112799024B (zh) | 2020-12-25 | 2020-12-25 | 一种多路信号处理的精延时方法和装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112799024A true CN112799024A (zh) | 2021-05-14 |
CN112799024B CN112799024B (zh) | 2024-05-03 |
Family
ID=75805026
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202011567068.XA Active CN112799024B (zh) | 2020-12-25 | 2020-12-25 | 一种多路信号处理的精延时方法和装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112799024B (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5369624A (en) * | 1993-03-26 | 1994-11-29 | Siemens Medical Systems, Inc. | Digital beamformer having multi-phase parallel processing |
US20010051772A1 (en) * | 2000-06-10 | 2001-12-13 | Madison Co. Ltd. | Ultrasound receive beamforming apparatus using multi stage delay devices |
KR100355300B1 (ko) * | 2000-11-24 | 2002-10-11 | (주)스트라텍 | 신호변환장치 및 그 방법 |
CN204086526U (zh) * | 2014-09-28 | 2015-01-07 | 南京长峰航天电子科技有限公司 | 一种雷达回波模拟器 |
-
2020
- 2020-12-25 CN CN202011567068.XA patent/CN112799024B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5369624A (en) * | 1993-03-26 | 1994-11-29 | Siemens Medical Systems, Inc. | Digital beamformer having multi-phase parallel processing |
US20010051772A1 (en) * | 2000-06-10 | 2001-12-13 | Madison Co. Ltd. | Ultrasound receive beamforming apparatus using multi stage delay devices |
KR100355300B1 (ko) * | 2000-11-24 | 2002-10-11 | (주)스트라텍 | 신호변환장치 및 그 방법 |
CN204086526U (zh) * | 2014-09-28 | 2015-01-07 | 南京长峰航天电子科技有限公司 | 一种雷达回波模拟器 |
Also Published As
Publication number | Publication date |
---|---|
CN112799024B (zh) | 2024-05-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI575962B (zh) | 部份複數處理之重疊濾波器組中的低延遲實數至複數轉換 | |
US20070208793A1 (en) | Digital filter and its designing method, designing apparatus, and program for designing digital filter | |
CN101282322A (zh) | 一种应用于无线中程传感网物理层的内插数字滤波器装置 | |
CN104967428B (zh) | 用于fpga的高速高阶fir滤波器的频域实现方法 | |
Abbaszadeh et al. | Digital background calibration algorithm and its FPGA implementation for timing mismatch correction of time-interleaved ADC | |
Happi Tietche et al. | A practical FPGA-based architecture for arbitrary-ratio sample rate conversion | |
CN110166021A (zh) | 一种实现任意降采样率转换的数字信号处理方法 | |
CN112799024B (zh) | 一种多路信号处理的精延时方法和装置 | |
Fan et al. | Digital channelization technology for HF communication base on fast filter bank | |
CN112054857A (zh) | 一种用于星地通信的信道模拟器及信道模拟方法 | |
CN114185014B (zh) | 一种应用于雷达信号处理的并行卷积方法及装置 | |
FR2545612A1 (fr) | Simulateur d'effet doppler a large bande | |
CN104460444B (zh) | 基于广义相关系数的fpga运算电路 | |
CN102122996A (zh) | 模拟射频信号生成方法及系统 | |
CN107786476B (zh) | 一种滤波器、时域均衡器以及接收机 | |
Habib et al. | MIMO hardware simulator: new digital block design in frequency domain for streaming signals | |
Ketha et al. | Design & FPGA implementation of reconfigurable fir filter architecture for DSP applications | |
CN107566199A (zh) | 信号处理装置和方法及包括该装置的电子设备 | |
CN110247642A (zh) | 一种fir滤波方法及滤波器 | |
Ali | Cascaded ripple carry adder based SRCSA for efficient FIR filter | |
Wang et al. | FPGA implementation of adaptive time delay estimation for real‐time near‐field electromagnetic ranging | |
Vandenbussche et al. | Multiplicative finite impulse response filters: implementations and applications using field programmable gate arrays | |
CN101894095B (zh) | 快速哈达玛变换装置及方法 | |
JP4317874B2 (ja) | チャネル・シミュレーション方法及び装置 | |
Ma et al. | Pseudorange reconstruction for high‐dynamic eLoran signal simulators using B‐spline interpolation |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |