CN112771614B - 端口开关存储器中的数据传送 - Google Patents

端口开关存储器中的数据传送 Download PDF

Info

Publication number
CN112771614B
CN112771614B CN201980061979.4A CN201980061979A CN112771614B CN 112771614 B CN112771614 B CN 112771614B CN 201980061979 A CN201980061979 A CN 201980061979A CN 112771614 B CN112771614 B CN 112771614B
Authority
CN
China
Prior art keywords
memory devices
memory
host
controller
command
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201980061979.4A
Other languages
English (en)
Other versions
CN112771614A (zh
Inventor
F·F·罗斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
North Star Franchise Group Co ltd
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN112771614A publication Critical patent/CN112771614A/zh
Application granted granted Critical
Publication of CN112771614B publication Critical patent/CN112771614B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/16—Multiple access memory array, e.g. addressing one storage element via at least two independent addressing line groups
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/2002—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant
    • G06F11/2007—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant using redundant communication media
    • G06F11/201—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant using redundant communication media between storage system components
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
    • G06F12/0868—Data transfer between cache memory and other subsystems, e.g. storage devices or host systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0893—Caches characterised by their organisation or structure
    • G06F12/0897—Caches characterised by their organisation or structure with two or more cache hierarchy levels
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0635—Configuration or reconfiguration of storage systems by changing the path, e.g. traffic rerouting, path reconfiguration
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0688—Non-volatile semiconductor memory arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1075—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for multiport memories each having random access ports and serial ports, e.g. video RAM
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1056—Simplification
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/21—Employing a record carrier using a specific recording technology
    • G06F2212/214—Solid state disk
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/22—Employing cache memory using specific memory technology
    • G06F2212/222—Non-volatile memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/28—Using a specific disk cache architecture
    • G06F2212/283—Plural cache memories
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7203—Temporary buffering, e.g. using volatile buffer or dedicated buffer blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7208—Multiple device management, e.g. distributing data over multiple flash devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/106—Data output latches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1063—Control signal output circuits, e.g. status or busy flags, feedback command signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1087—Data input latches

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Quality & Reliability (AREA)
  • Multimedia (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Memory System (AREA)
  • Bus Control (AREA)

Abstract

本公开包含与存储器中的数据传送相关的设备和方法。实例设备可包含经由第一数目个端口耦合到主机的第一数目个存储器装置和经由第二数目个端口耦合到所述第一数目个存储器装置的第二数目个存储器装置，其中执行在所述第一数目个存储器装置和所述主机之间经由所述第一数目个端口传送数据的第一数目个命令，并且执行在所述第一数目个存储器装置和所述第二数目个存储器装置之间经由所述第二数目个端口传送数据的第二数目个命令。

Description

端口开关存储器中的数据传送
技术领域
本公开大体上涉及存储器装置，并且更具体地说，涉及用于端口开关存储器中的数据传送的设备和方法。
背景技术
存储器装置通常提供为计算机或其它电子装置中的内部半导体集成电路。存在许多不同类型的存储器，包含易失性和非易失性存储器。易失性存储器可需要电力来维持其数据，且包含随机存取存储器(RAM)、动态随机存取存储器(DRAM)和同步动态随机存取存储器(SDRAM)等等。非易失性存储器可通过当未被供电时保持所存储的数据而提供持久的数据，且可包含NAND快闪存储器、NOR快闪存储器、只读存储器(ROM)、电可擦除可编程ROM(EEPROM)、可擦除可编程ROM(EPROM)及电阻可变存储器，例如相变随机存取存储器(PCRAM)、电阻性随机存取存储器(RRAM)及磁阻随机存取存储器(MRAM)等等。
还利用存储器作为易失性和非易失性数据存储装置以用于广泛范围的电子应用。非易失性存储器可用于例如个人计算机、便携式记忆棒、数码相机、蜂窝电话、便携式音乐播放器例如MP3播放器、影片播放器和其它电子装置。存储器单元可布置成阵列，其中阵列在存储器装置中使用。
存储器可以是计算装置中使用的存储器模块(例如，双列直插式存储器模块(DIMM))的部分。存储器模块可以包含例如DRAM的易失性存储器和/或例如快闪存储器或RRAM的非易失性存储器。DIMM可以用作计算系统中的主存储器。
发明内容
描述一种设备。在一些实例中，所述设备包括：第一数目个存储器装置，其经由第一数目个端口耦合到主机；和第二数目个存储器装置，其经由第二数目个端口耦合到所述第一数目个存储器装置，其中：所述第一数目个存储器装置被配置成在所述第一数目个存储器装置和所述主机之间经由所述第一数目个端口传送数据；且所述第二数目个存储器装置被配置成在所述第一数目个存储器装置和所述第二数目个存储器装置之间经由所述第二数目个端口传送数据。
描述一种设备。在一些实例中，所述设备包括：存储器模块，其中所述存储器模块包含耦合到控制器的第一数目个存储器装置和第二数目个存储器装置，其中所述存储器模块耦合到主机，且其中所述存储器模块被配置成：经由第一数目个端口接收第一数目个命令以供在所述第一数目个存储器装置的第一部分上执行；和经由所述第一数目个端口接收第二数目个命令以供在所述存储器模块上的所述第一数目个存储器装置的第二部分上执行，其中所述第一数目个存储器装置的所述第二部分被配置成高速缓存器。
描述一种设备。在一些实例中，所述设备包括：寄存器时钟驱动器(RCD)；控制器，其耦合到所述RCD并且被配置成经由所述RCD从主机接收命令；第一数目个存储器装置，其耦合到所述控制器；和第二数目个存储器装置，其各自包括可耦合到所述主机的第一数据端口和耦合到所述控制器的第二数据端口，其中所述控制器被配置成经由所述RCD从所述主机接收第一命令并且经由所述第二端口在所述第二存储器装置中的一个上执行所述第一命令。
描述一种方法。在一些实例中，所述方法包括：经由存储器模块上的存储器装置的第一存储器裸片的第一端口从主机装置接收第一命令，其中所述存储器装置包括耦合于所述第一端口与所述主机之间的第一总线和耦合于所述第一存储器裸片的第二端口与所述存储器模块的控制器之间的第二总线；经由所述存储器装置的第二存储器裸片的第二端口从所述存储器模块的所述控制器接收第二命令，其中所述第二存储器裸片的第一端口耦合到所述存储器装置的所述第一总线，且所述第二存储器裸片的所述第二端口耦合到所述存储器装置的所述第二总线；和在所述第一装置的所述第一存储器裸片处执行所述第一命令并在所述第一装置的所述第二存储器裸片处执行所述第二命令。
描述一种方法。在一些实例中，所述方法包括：向主机发送来自双列直插式存储器模块(DIMM)的控制器的第一信号以指示所述DIMM准备好从所述主机接收命令；至少部分地基于发送所述信号而从所述主机接收命令；和在所述DIMM的第一存储器装置上执行所述第一数目个命令。
附图说明
图1A是根据本公开的数个实施例的呈包含存储器系统的计算系统形式的设备的框图。
图1B是根据本公开的数个实施例的呈双列直插式存储器模块(DIMM)形式的设备的框图。
图2是根据本公开的数个实施例的计算系统的框图，所述计算系统包含主机和存储器系统，所述存储器系统包括具有端口的双列直插式存储器模块(DIMM)。
图3是根据本公开的数个实施例的计算系统的框图，所述计算系统包含主机和存储器系统，所述存储器系统包括具有就绪/忙碌总线的双列直插式存储器模块(DIMM)。
图4是根据本公开的数个实施例的计算系统的框图，所述计算系统包含主机和存储器系统，所述存储器系统包括具有第一和第二控制器的双列直插式存储器模块(DIMM)。
图5是根据本公开的数个实施例的计算系统的框图，所述计算系统包含主机和存储器系统，所述存储器系统包括具有第一和第二控制器以及第一和第二就绪/忙碌总线的双列直插式存储器模块(DIMM)。
图6是说明根据本公开的数个实施例的存储器过程中使用端口的实例数据传送的流程图。
图7是说明根据本公开的数个实施例的存储器过程中使用就绪/忙碌信号的实例数据传送的流程图。
具体实施方式
本公开包含与存储器中的数据传送相关的设备和方法。实例设备可包含经由第一数目个端口耦合到主机的第一数目个存储器装置和经由第二数目个端口耦合到第一数目个存储器装置的第二数目个存储器装置，其中执行在第一数目个存储器装置和主机之间经由第一数目个端口传送数据的第一数目个命令，并且执行在第一数目个存储器装置和第二数目个存储器装置之间经由第二数目个端口传送数据的第二数目个命令。
存储器系统可包含具有数个存储器装置的双列直插式存储器模块(DIMM)。举例来说，DIMM可为非易失性DIMM(NVDIMM)，其包含数个易失性存储器装置和数个非易失性存储器装置。DIMM可执行命令以在主机与易失性存储器装置之间、在主机与非易失性存储器装置之间、在易失性与非易失性存储器装置之间、在非易失性存储器装置之间以及在易失性存储器装置之间传送数据。DIMM可从另一装置(例如主机)接收命令，和/或可通过DIMM上的控制器产生命令。
举例来说，数个易失性存储器装置可经由第一端口(例如，A侧端口)耦合到例如主机等另一装置，且经由第二端口(例如，B侧端口)耦合到DIMM上的控制器。数个非易失性存储器装置可耦合到DIMM上的控制器。DIMM可以执行在例如主机的另一装置与易失性存储器装置之间经由A侧端口传送数据的命令，且DIMM可以执行在易失性存储器装置与非易失性存储器装置之间经由B侧端口传送数据的命令。DIMM可执行在另一装置与易失性存储器装置之间传送数据的命令，同时执行在易失性存储器装置与非易失性存储器装置之间传送数据的命令。
DIMM可包含其中不使用端口将易失性存储器装置耦合到其它装置和/或控制器(例如，来自主机和/或控制器的总线直接耦合到易失性存储器装置)的数个实施例。DIMM可以向例如主机的另一装置发送就绪/等待信号，指示DIMM是否准备好从另一装置接收命令。举例来说，DIMM可以向主机发送就绪/等待信号，指示DIMM尚未准备好从主机接收命令，并且正忙于执行在DIMM上的存储器装置之间传送数据的命令。当DIMM不忙于执行在DIMM上的存储器装置之间传送数据的命令时，DIMM可以向主机发送就绪/等待信号，指示DIMM准备好从主机接收命令。
在本公开的以下详细描述中，参考形成本公开的一部分的附图，并且在附图中借助于说明来示出可如何实践本公开的数个实施例。足够详细地描述这些实施例以使得所属领域的一般技术人员能够实践本公开的实施例，且应理解，可利用其它实施例且可在不脱离本公开的范围的情况下进行过程、电气和/或结构改变。如本文所使用，指定符“N”指示如此指定的数个特定特征可以包含在本公开的数个实施例中。
如本文中所使用，“数个”某物可指此类事物中的一或多个。举例来说，数个存储器装置可指一或多个存储器装置。另外，如本文中所使用的例如“N”的指定符，尤其相对于图式中的附图标记，指示如此指定的数个特定特征可与本公开的数个实施例一起包含。
本文中的图遵循编号定则，其中第一的一或多个数字对应于图号，且剩余的数字标识图式中的元件或组件。可通过使用类似数字来标识不同图之间的类似元件或组件。如应了解，可添加、交换和/或去除本文中的各种实施例中展示的元件，从而提供本公开的数个额外实施例。另外，图中所提供的元件的比例和相对比例意欲说明本公开的各种实施例，并且不会以限制性意义来使用。
图1A是根据本公开的一或多个实施例的计算系统100的功能框图，所述计算系统包含呈数个存储器系统104-1……104-N形式的设备。如本文所使用，“设备”可指但不限于多种结构或结构的组合中的任何一种，例如，电路或电路系统、一或多个裸片、一或多个模块、一或多个装置或一或多个系统。在图1A中所说明的实施例中，存储器系统104-1……104-N可包含一或多个双列直插式存储器模块(DIMM)110-1、……、110-X、110-Y。DIMM 110-1、……、110-X、110-Y可包含易失性存储器和/或非易失性存储器。在数个实施例中，存储器系统104-1、……、104-N可以包含多芯片装置。多芯片装置可包含数个不同的存储器类型和/或存储器模块。举例来说，存储器系统可包含任何类型的模块上的非易失性或易失性存储器。下文结合图1A-7描述的实例使用DIMM作为存储器模块，但是本公开的实施例可以在包含易失性和/或非易失性存储器的任何存储器系统上使用。在图1A中，经由通道103-1耦合到主机的存储器系统104-1可以包含DIMM110-1、……、110-X，其中DIMM 110-1是NVDIMM且110-X是DRAM DIMM。在此实例中，每个DIMM 110-1、……、110-X、110-Y包含控制器114。控制器114可从主机102接收命令并控制DIMM上的命令执行。另外，在数个实施例中，本公开的协议可以由不具有控制器的存储器装置(例如，DIMM)来实现，并且可以将使用本公开的协议的命令执行内置到存储器装置中。取决于DIMM中的存储器类型，主机102可以使用本公开的协议和/或先前协议将命令发送到DIMM 110-1、……、110-X、110-Y。举例来说，主机可以使用本公开的协议在同一通道(例如，通道103-1)上与NVDIMM进行通信，并且可以使用先前的协议与均位于同一存储器系统104上的DRAM DIMM进行通信。
如图1A所说明，主机102可耦合到存储器系统104-1……104-N。在多个实施例中，每个存储器系统104-1……104-N可以经由通道(例如，通道103-1、……、103-N)耦合到主机102。在图1A中，存储器系统104-1经由通道103-1耦合到主机102，并且存储器系统104-N经由通道103-N耦合到主机102。主机102可为手提式计算机、个人计算机、数码相机、数字记录和回放装置、移动电话、PDA、存储卡读卡器、接口集线器以及其它主机系统，并且可包含存储器存取装置，例如处理器。所属领域的一般技术人员将理解，“处理器”可以是一或多个处理器，如并行处理系统、数个协处理器等。
主机102包含与存储器系统104-1……104-N通信的主机控制器108。主机控制器108可经由通道103-1……103-N向DIMM 110-1、……、110-X、110-Y发送命令。主机控制器108可与DIMM 110-1、……、110-X、110-Y和/或DIMM 110-1、……、110-X、110-Y中的每一个上的控制器114通信以读取、写入和擦除数据以及其它操作。物理主机接口可提供用于在存储器系统104-1……104-N与具有与物理主机接口兼容的接收器的主机102之间传递控制、地址、数据和其它信号的接口。信号可以例如经由通道103-1……103-N在例如数据总线和/或地址总线的数个总线上在102与DIMM110-1、……、110-X、110-Y之间进行传送。
DIMM上的主机控制器108和/或控制器114可包含控制电路系统，例如硬件、固件和/或软件。在一或多个实施例中，主机控制器108和/或控制器114可以是耦合到包含物理接口的印刷电路板的专用集成电路(ASIC)和/或现场可编程门阵列(FPGA)。而且，每个DIMM110-1、……、110-X、110-Y可包含易失性和/或非易失性存储器的缓冲器116以及寄存器107。缓冲器106可用于缓冲在执行命令期间使用的数据。
DIMM 110-1、……、110-X、110-Y可以为存储器系统提供主存储器或可以用作整个存储器系统中的附加存储器或存储装置。每一DIMM 110-1、……、110-X、110-Y可包含存储器裸片上的一或多个存储器单元阵列，所述存储器单元例如易失性和/或非易失性存储器单元。举例来说，阵列可以是具有NAND架构的快闪阵列。实施例不限于特定类型的存储器装置。举例来说，存储器装置可包含RAM、ROM、DRAM、SDRAM、PCRAM、RRAM和快闪存储器等等。
图1A的实施例可包含为避免模糊本公开的实施例而未说明的额外电路系统。举例来说，存储器装置104-1……104-N可包含锁存通过I/O电路系统在I/O连接上提供的地址信号的地址电路系统。地址信号可由行解码器和列解码器接收并且进行解码以存取DIMM110-1、……、110-X、110-Y。本领域的技术人员将了解，地址输入连接的数目可取决于DIMM110-1、……、110-X、110-Y的密度和架构。
图1B是根据本公开的数个实施例的呈双列直插式存储器模块(DIMM)110形式的设备的框图。在图1B中，DIMM 110可包含控制器114。控制器114可包含可为缓冲器106和/或数个寄存器107的存储器，例如SRAM存储器。DIMM 110可包含耦合到控制器的数个存储器装置105-1、……、105-Z。存储器装置105-1、……、105-Z可以是易失性和/或非易失性存储器装置，例如图2中的存储器装置221和224，并且包含非易失性存储器阵列和/或易失性存储器阵列。存储器装置105-1、……、105-Z可包含可用以在存储器装置105-1、……、105-Z上执行命令的控制电路系统109(例如，硬件、固件和/或软件)。控制电路系统109可以从控制器114接收命令。控制电路系统109可被配置成执行命令以在存储器装置105-1、……、105-Z中读取和/或写入数据。
图2是根据本公开的数个实施例的计算系统200的框图，所述计算系统包含主机202和存储器系统，所述存储器系统包括具有端口的双列直插式存储器模块(DIMM)210。在图2中，主机202经由数据总线212-1、……、212-16和命令/地址总线218-1和218-2耦合到DIMM 210。主机202可经由数个通道(例如，图1A中的通道103-1、……、103-N)耦合到DIMM210。举例来说，主机202经由包含数据总线212-1、……、212-4和命令/地址总线218的第一通道耦合到DIMM 210，并且主机202经由包含数据总线212-5、……、212-8和命令地址/总线2188的第二通道耦合到DIMM 210。主机202可以在第一通道上发送命令以在存储器装置221-1、……、221-8和存储器装置224-1、……、224-4上执行，并且可以在第二通道上发送命令以在存储器装置221-9、……、221-16和存储器装置224-5、……、224-8上执行。控制器214可以从主机202接收命令。来自主机202的命令可以经由总线218发送到寄存器时钟驱动器(RCD)217，并且所述命令可以经由总线219从RCD 217发送到控制器214。控制器214可以从RCD 217接收命令并将与命令相关联的数据(例如，命令指令和/或在命令执行期间从存储器装置221和/或224读取和/或要写入存储器装置221和/或224的数据)存储在缓冲器206中。控制器214可以向RCD 217发送信号，指示一对存储器装置中的哪个存储器装置(例如，存储器装置221-1或221-2)将执行命令。信号可从RCD 217发送到多路复用器226-1、……、226-8，且致使多路复用器226-1、……、226-8从一对存储器装置选择存储器装置且将选择的存储器装置经由总线225-1和/或225-2耦合到RCD 217。举例来说，如果命令经由A侧端口传送数据并且A侧端口将存储器装置221-1耦合到主机202，而B侧端口将存储器装置221-2耦合到控制器214，则信号可以指示多路复用器226-1将总线225-1耦合到存储器装置221-1。控制器可随后经由RCD 217在总线225-1上将命令发送到存储器装置221-1，且存储器装置221-1可通过在存储器装置221-1与主机202之间传送数据来执行命令。存储器装置221-1、……、221-16可在总线225-1和225-2上向RCD 217和控制器214发送信号(例如，命令完成信号)，所述信号指示存储器装置221-1、……221-16已完成命令的执行且准备好接收额外命令。一旦命令已经被执行，控制器214就可以向RCE 217发送另一个命令以用于执行和/或向主机202发送状态信号，指示从主机202接收的命令已经被执行。控制器214可包含非易失性和/或易失性存储器，例如SRAM存储器，所述存储器可为缓冲器206和/或在命令的执行期间使用的寄存器207。
DIMM 210可包含第一数目个存储器装置221-1、……、221-16。举例来说，存储器装置221-1、……、221-16可为DRAM存储器装置，以及其它类型的易失性和/或非易失性存储器。DRAM存储器装置221-1、……、221-16可配对在一起。举例来说，DRAM存储器装置221-1和221-2配对在一起，经由端口222-1(A侧端口)和总线212-1耦合到主机，并且经由端口222-2(B侧端口)和总线213-1、223-1耦合到控制器214。DRAM存储器装置221-3和221-4配对在一起，经由端口222-3(A侧端口)和总线212-2耦合到主机，并且经由端口222-4(B侧端口)和总线213-2、223-1耦合到控制器214。DRAM存储器装置221-5和221-6配对在一起，经由端口222-5(A侧端口)和总线212-3耦合到主机，并且经由端口222-6(B侧端口)和总线213-3、223-1耦合到控制器214。DRAM存储器装置221-7和221-8配对在一起，经由端口222-7(A侧端口)和总线212-4耦合到主机，并且经由端口222-8(B侧端口)和总线213-4、223-1耦合到控制器214。DRAM存储器装置221-9和221-10配对在一起，经由端口222-9(A侧端口)和总线212-5耦合到主机，并且经由端口222-10(B侧端口)和总线213-5、223-2耦合到控制器214。DRAM存储器装置221-11和221-12配对在一起，经由端口222-11(A侧端口)和总线212-6耦合到主机，并且经由端口222-12(B侧端口)和总线213-6、223-2耦合到控制器214。DRAM存储器装置221-13和221-14配对在一起，经由端口222-13(A侧端口)和总线212-7耦合到主机，并且经由端口222-14(B侧端口)和总线213-7、223-2耦合到控制器214。DRAM存储器装置221-15和221-16配对在一起，经由端口222-15(A侧端口)和总线212-8耦合到主机，并且经由端口222-16(B侧端口)和总线213-8、223-2耦合到控制器214。
DIMM 210可以包含第二数目个存储器装置224-1、……、224-8。举例来说，存储器装置221-1、……、221-8可以是3D XPoint存储器装置，以及其它类型的易失性和/或非易失性存储器。
存储器系统200可被配置成通过在命令/地址总线213-1和213-2上从主机控制器208向寄存器时钟驱动器(RCD)217发送命令/地址信息以及在数据总线212-1、……、212-16上发送数据来执行从主机202发送到DIMM 210的命令。来自主机的命令可包含存储器装置221-1、……221-16的地址信息，其中主机正在请求对存储器装置221-1、……221-16中特定方位处的数据进行操作。来自主机的命令可以包含存储器装置224-1、……、224-8的地址信息，其中主机正在请求对存储器装置224-1、……、224-8中特定方位处的数据进行操作，而存储器装置221-1、……221-16可以在命令执行期间充当缓冲器。
在数个实施例中，存储器装置221-1、……221-16可被配置为高速缓存器。举例来说，存储器装置可被配置为用于存储在存储器装置224-1、……、224-8和/或耦合到计算系统的其它存储器装置中的数据的高速缓存器。DIMM 210可被配置成使存储器装置221-1、……221-16的一部分可由主机202寻址并且使存储器装置221-1、……221-16的一部分配置为高速缓存器。
DIMM 210包含配对在一起的存储器装置，并且配对的存储器装置中的一个可经选择用于经由A侧端口耦合到主机202，而配对的存储器装置中的另一个可经选择用于经由B侧端口耦合到控制器214。举例来说，与存储器装置221-2配对的存储器装置221-1可经选择用于经由端口222-1耦合到主机202，而存储器装置221-2可经选择用于经由端口222-2耦合到控制器214。端口222-1可包含多路复用器以选择且耦合存储器装置221-1到主机202，同时隔离存储器装置221-2与主机202。端口222-2可包含多路复用器以选择且耦合存储器装置221-2到控制器214，同时隔离存储器装置221-1与控制器214。主机202可向DIMM 210发送命令以用于在选择的A侧端口存储器装置(例如，存储器装置221-1)上执行。可以通过在总线212-1和/或212-2上经由端口222-1在主机202与存储器装置221-1之间传送数据来执行命令。DIMM 210还可执行命令以在选择的B侧端口存储器装置(例如，存储器装置221-2)上执行。可以通过经由总线212-1、212-2、223-1和/或223-2上的端口222-1和控制器214在存储器装置221-2与其它存储器装置之间传送数据来执行命令。使用B侧端口执行的命令可以在存储器装置221-1、……、221-16之间和/或在存储器装置221-1、……、221-16与存储器装置224-1、……、224-8之间传送数据。端口222-1、……、22-16可以位于存储器装置221-1、……、221-16的外部，如图2中所说明。
在数个实施例中，可以与经由B侧端口传送数据的命令同时地执行经由A侧端口传送数据的命令。配对存储器装置中存储的数据可由控制器进行仲裁和协调。在数据已在A侧端口上传送到存储器装置中的一个和/或从存储器装置中的一个传送以及在B侧端口上传送到另一配对存储器装置和/或从另一配对存储器装置传送的情况下已执行命令的存储器装置可通过在所述对存储器装置之间和/或所述对存储器装置与存储器装置224-1、……、224-8之间传送数据来协调所述对存储器装置上的数据。举例来说，在A侧端口和B侧端口传送已在一对存储器装置上发生且DIMM 210空闲之后，控制器214可发送协调存储在所述对存储器装置上的数据的命令，以使得通过在所述对存储器装置之间和/或所述对存储器装置与存储器装置224-1、……、224-8之间传送数据而在存储器装置中的每一个上存储相同数据。
在数个实施例中，可从主机202接收和/或由控制器214产生在存储器装置224-1、……、224-8之间传送数据的命令。可使用缓冲器206和/或寄存器207经由控制器214在存储器装置224-1、……、224-8之间传送数据。
图3是根据本公开的数个实施例的计算系统300的框图，所述计算系统包含主机302和存储器系统，所述存储器系统包括具有就绪/忙碌总线的双列直插式存储器模块(DIMM)310。在图3中，主机302经由数据总线312-1、……、312-16、命令/地址总线318和就绪/忙碌总线327耦合到DIMM 310。主机302可经由数个通道(例如，图1A中的通道103-1、……、103-N)耦合到DIMM 310。举例来说，主机302经由第一通道耦合到DIMM 310，所述第一通道包含数据总线312-1、……、312-4、命令/地址总线318和就绪/忙碌总线327；且主机302经由第二通道耦合到DIMM 310，所述第二通道包含数据总线312-5、……、312-8、命令地址/总线318和就绪/忙碌总线327。
DIMM 310可以包含第一数目个存储器装置321-1、……、321-8。举例来说，存储器装置321-1、……、321-16可以是DRAM存储器装置，以及其它类型的易失性和/或非易失性存储器。DIMM 310可以包含第二数目个存储器装置324-1、……、324-8。举例来说，存储器装置321-1、……、321-8可为3D XPoint存储器装置，以及其它类型的易失性和/或非易失性存储器。
控制器314可在就绪/忙碌总线327上将就绪/忙碌信号发送到主机302。就绪/忙碌信号可向主机302指示控制器是否准备好从主机302接收命令。举例来说，如果DIMM310正忙于执行命令，例如在存储器装置321-1、……、321-4与存储器装置324-1、……、324-4(例如，DIMM)之间传送数据且未准备好接收命令，则因此可在就绪/忙碌总线327上向主机302发送指示DIMM 310未准备好接收命令的就绪/忙碌信号。一旦DIMM 310不再忙于执行命令，DIMM310就可在就绪/忙碌总线327上向主机302发送就绪/忙碌信号，指示DIMM 310准备好从主机302接收命令。主机302可以响应于接收到就绪/忙碌信号而向DIMM 310发送命令。
控制器314可从主机302接收命令。可经由总线318将来自主机302的命令发送到寄存器时钟驱动器(RCD)317，并且可经由总线319将命令从RCD 317发送到控制器314。控制器314可以从RCD 317接收命令并且将与命令相关联的数据(例如，命令指令和/或在命令执行期间从存储器装置321和/或324读取和/或要写入存储器装置321和/或324的数据)存储在缓冲器306中。控制器可经由RCD 317在总线325-1和/或325-2上将命令发送到存储器装置321-1、……、321-8，且存储器装置321-1、……、321-8可通过在存储器装置321-1、……、321-8与主机302和/或存储器装置321-1、……321-8与存储器装置324-1、……、324-8之间传送数据来执行命令。存储器装置321-1、……、321-8可在总线325-1和325-2上向RCD 317和控制器314发送信号控制器，所述信号指示存储器装置321-1、……、321-8已完成命令的执行并且准备好接收额外命令。一旦命令已经执行，控制器314就可以向主机302发送状态信号，指示从主机302接收的命令已经执行。控制器314可包含非易失性和/或易失性存储器，例如SRAM存储器，所述存储器可为缓冲器306和/或在命令的执行期间使用的寄存器307。
存储器系统300可被配置成通过在命令/地址总线318上从主机控制器308向寄存器时钟驱动器(RCD)317发送命令/地址信息且在数据总线312-1、……、312-8上发送数据来执行从主机302发送到DIMM 310的命令。来自主机的命令可包含存储器装置321-1、……321-8的地址信息，其中主机正在请求对存储器装置321-1、……321-16中特定方位处的数据进行操作。来自主机的命令可以包含存储器装置324-1、……、324-4的地址信息，其中主机正在请求对存储器装置324-1、……、324-4中特定方位处的数据进行操作，而存储器装置321-5、……321-8可以在命令执行期间充当缓冲器。
在数个实施例中，存储器装置321-1、……321-8可被配置为高速缓存器。举例来说，存储器装置可被配置为用于存储在存储器装置324-1、……、324-8和/或耦合到计算系统的其它存储器装置中的数据的高速缓存器。DIMM 310可被配置成使存储器装置321-1、……321-8的一部分可由主机202寻址并且使存储器装置321-1、……321-8的一部分配置为高速缓存器。
在数个实施例中，可从主机302接收和/或由控制器314产生在存储器装置324-1、……、324-8之间传送数据的命令。可使用缓冲器306和/或寄存器307经由控制器314在存储器装置324-1、……、324-8之间传送数据。
图4是根据本公开的数个实施例的计算系统400的框图，所述计算系统包含主机402和存储器系统，所述存储器系统包括具有第一和第二控制器的双列直插式存储器模块(DIMM)410。在图2中，主机402经由数据总线412-1、……、412-8与命令/地址总线-1和418-2耦合到DIMM 210。主机402可经由数个通道(例如，图1A中的通道103-1、……、103-N)耦合到DIMM 410。举例来说，主机402经由包含数据总线412-1、……、412-4和命令/地址总线418-1的第一通道耦合到DIMM 410，且主机402经由包含数据总线412-5、……、412-9和命令地址/总线418-2的第二通道耦合到DIMM210。主机402可以在第一通道上发送命令以在存储器装置421-1、……、421-8和存储器装置424-1、……、424-4上执行，并且可以在第二通道上发送命令以在存储器装置421-9、……、421-16和存储器装置424-5、……、424-8上执行。控制器414-1可在通道1上从主机402接收命令，且控制器414-2可在通道2上从402接收命令。来自主机402的命令可以经由总线418-1和/或418-2发送到寄存器时钟驱动器(RCD)217，且命令可以从RCD 217经由总线419-1发送到控制器414-1以及经由总线419-2发送到控制器414-2。
DIMM 410可包含控制器414-1和414-2。控制器414-1可耦合到存储器装置421-1、……、421-8和存储器装置424-1、……、424-4并且发送控制存储器装置421-1、……、421-8和存储器装置424-1、……、424-4的操作的信号。控制器414-2可耦合到存储器装置421-9、……、421-16和存储器装置424-8、……、424-8并且发送控制存储器装置421-9、……、421-16和存储器装置424-8、……、424-8的操作的信号。具有控制器414-1和414-2的DIMM410可允许存储器装置421-1、……、421-8和存储器装置424-1、……、424-4以独立于存储器装置421-9、……、421-16和存储器装置424-8、……、424-8的方式操作。控制器414-1耦合到控制器414-2，并且可在控制器414-1和414-2之间传送数据。因而，控制器414-1可以独立于其它存储器装置的方式操作存储器装置421-1、……、421-8和存储器装置424-1、……、424-4并且还将数据从存储器装置421-1、……、421-8和存储器装置424-1、……、424-4传送到其它存储器装置，例如存储器装置421-9、……、421-16和存储器装置424-8、……、424-8。
控制器414可从RCD 417接收命令且在缓冲器406中存储与命令相关联的数据(例如，命令指令和/或在命令的执行期间从存储器装置421和/或424读取的数据和/或将写入到所述存储器装置的数据)。控制器414可将信号发送到RCD 417，指示一对存储器装置中的哪一个存储器装置(例如，例如存储器装置421-1或421-2)将执行命令。信号可从RCD 217发送到多路复用器426-1、……、426-8并且致使多路复用器426-1、……、426-8从一对存储器装置中选择存储器装置并且经由总线425-1和/或425-2将所选择的存储器装置耦合到RCD417。举例来说，如果所述命令正在经由A侧端口传送数据且A侧端口正在将存储器装置421-1耦合到主机402，而B侧端口正在将存储器装置421-2耦合到控制器414，那么所述信号可指示多路复用器426-1将总线425-1耦合到存储器装置421-1。控制器接着可在总线425-1上经由RCD 417将命令发送到存储器装置421-1，且存储器装置421-1可通过在存储器装置421-1和主机402之间传送数据来执行命令。存储器装置421-1、……、421-16可在总线425-1和425-2上向RCD 417和控制器414发送信号，指示存储器装置421-1、……、421-16已完成命令的执行并且准备好接收额外命令。一旦命令已执行，控制器414就可将状态信号发送到主机402，指示从主机402接收的命令已经执行。控制器414-1和414-2可包含非易失性和/或易失性存储器，例如SRAM存储器，所述存储器可为缓冲器406和/或在命令的执行期间使用的寄存器407。
DIMM 410可以包含第一数目个存储器装置421-1、……、421-16。举例来说，存储器装置421-1、……、421-16可以是DRAM存储器装置，以及其它类型的易失性和/或非易失性存储器DRAM存储器装置421-1、……、421-16可配对在一起。举例来说，DRAM存储器装置421-1和421-2配对在一起，经由端口422-1(A侧端口)和总线412-1耦合到主机，并且经由端口422-2(B侧端口)和总线413-1、423-1耦合到控制器414-1。DRAM存储器装置421-3和421-4配对在一起，经由端口422-3(A侧端口)和总线412-2耦合到主机，并且经由端口422-4(B侧端口)和总线413-2、423-1耦合到控制器414-1。DRAM存储器装置421-5和421-6配对在一起，经由端口422-5(A侧端口)和总线412-3耦合到主机，并且经由端口422-6(B侧端口)和总线413-3、423-1耦合到控制器414-1。DRAM存储器装置421-7和421-8配对在一起，经由端口422-7(A侧端口)和总线412-4耦合到主机，并且经由端口422-8(B侧端口)和总线413-4、423-1耦合到控制器414-1。DRAM存储器装置421-9和421-10配对在一起，经由端口422-9(A侧端口)和总线412-5耦合到主机，并且经由端口422-10(B侧端口)和总线413-5、423-2耦合到控制器414-2。DRAM存储器装置421-11和421-12配对在一起，经由端口422-11(A侧端口)和总线412-6耦合到主机，并且经由端口422-12(B侧端口)和总线413-6、423-2耦合到控制器414-2。DRAM存储器装置421-13和421-14配对在一起，经由端口422-13(A侧端口)和总线412-7耦合到主机，并且经由端口422-14(B侧端口)和总线413-7、423-2耦合到控制器414-2。DRAM存储器装置421-15和421-16配对在一起，经由端口422-15(A侧端口)和总线412-8耦合到主机，并且经由端口422-16(B侧端口)和总线413-8、423-2耦合到控制器414-2。
DIMM 410可以包含第二数目个存储器装置424-1、……、424-8。例如，存储器装置421-1、……、421-8可以是3D XPoint存储器装置，以及其它类型的易失性和/或非易失性存储器。
存储器系统400可被配置成通过在命令/地址总线413-1和413-2上从主机控制器408向寄存器时钟驱动器(RCD)417发送命令/地址信息以及在数据总线412-1、……、412-16上发送数据来执行从主机402发送到DIMM 210的命令。来自主机的命令可包含存储器装置421-1、……421-16的地址信息，其中主机正在请求对存储器装置421-1、……421-16中特定方位处的数据进行操作。来自主机的命令可以包含存储器装置424-1、……、424-8的地址信息，其中主机正在请求对存储器装置424-1、……、424-8中特定方位处的数据进行操作，而存储器装置421-1、……421-16可以在命令执行期间充当缓冲器。
在数个实施例中，存储器装置421-1、……421-16可被配置为高速缓存器。举例来说，存储器装置可被配置为用于存储在存储器装置424-1、……、424-8和/或耦合到计算系统的其它存储器装置中的数据的高速缓存器。DIMM 410可被配置成使存储器装置421-1、……421-16的一部分可由主机402寻址并且使存储器装置421-1、……421-16的一部分配置为高速缓存器。
DIMM 410包含配对在一起的存储器装置，并且配对的存储器装置中的一个可经选择用于经由A侧端口耦合到主机402，而配对的存储器装置中的另一个可经选择用于经由B侧端口耦合到控制器414。举例来说，与存储器装置421-2配对的存储器装置421-1可经选择用于经由端口422-1耦合到主机402，而存储器装置421-2可经选择用于经由端口422-2耦合到控制器414-1。端口422-1可包含多路复用器以选择且耦合存储器装置421到主机402，同时隔离存储器装置421-2与主机402。端口422-2可包含多路复用器以选择且耦合存储器装置421-2到控制器414-1，同时隔离存储器装置421-1与控制器414。主机402可向DIMM 410发送命令以用于在选择的A侧端口存储器装置(例如，存储器装置421-1)上执行。可以通过在总线412-1和/或412-2上经由端口422-1在主机402与存储器装置421-1之间传送数据来执行命令。DIMM 210还可执行命令以在选择的B侧端口存储器装置(例如，存储器装置421-2)上执行。可以通过经由总线412-1、412-2、423-1和/或423-2上的端口422-1和控制器414-1在存储器装置421-2与其它存储器装置之间传送数据来执行命令。使用B侧端口执行的命令可以在存储器装置421-1、……、421-16之间和/或在存储器装置421-1、……、421-16与存储器装置424-1、……、424-8之间传送数据。端口422-1、……、422-32可以位于存储器装置221-1、……、221-16的外部，如图4中所说明。
在数个实施例中，可以与经由B侧端口传送数据的命令同时地执行经由A侧端口传送数据的命令。配对存储器装置中存储的数据可由控制器进行仲裁和协调。在数据已在A侧端口上传送到存储器装置中的一个和/或从存储器装置中的一个传送以及在B侧端口上传送到另一配对存储器装置和/或从另一配对存储器装置传送的情况下已执行命令的存储器装置可通过在所述对存储器装置之间和/或所述对存储器装置与存储器装置424-1、……、424-8之间传送数据来协调所述对存储器装置上的数据。举例来说，在A侧端口和B侧端口传送已在一对存储器装置上发生且DIMM 210空闲之后，控制器414-1和414-2可发送协调存储在所述对存储器装置上的数据的命令，以使得通过在所述对存储器装置之间和/或所述对存储器装置与存储器装置424-1、……、424-8之间传送数据而在存储器装置中的每一个上存储相同数据。
在数个实施例中，可以从主机402接收和/或由控制器414-1和414-2产生命令，以在存储器装置424-1、……、424-8之间传送数据。可以使用缓冲器406和/或寄存器407经由控制器414-1和414-2在存储器装置424-1、……、424-8之间传送数据。
图5是根据本公开的数个实施例的计算系统500的框图，所述计算系统包含主机502和存储器系统，所述存储器系统包括具有第一和第二控制器以及第一和第二就绪/忙碌总线的双列直插式存储器模块(DIMM)510。在图5中，主机502经由数据总线512-1、……、512-16、命令/地址总线518-1和518-2以及就绪/忙碌总线527-1和527-2耦合到DIMM510。主机502可经由数个通道(例如，图1A中的通道103-1、……、103-N)耦合到DIMM510。举例来说，主机502经由第一通道耦合到DIMM 510，所述第一通道包含数据总线512-1、……、512-4、命令/地址总线518-1和就绪/忙碌总线527-1；且主机502经由第二通道耦合到DIMM 510，所述第二通道包含数据总线512-5、……、512-8、命令地址/总线518-2和就绪/忙碌总线527-2。控制器514-1可在通道1上从主机502接收命令，且控制器514-2可在通道2上从502接收命令。来自主机502的命令可以经由总线518-1和/或518-2发送到寄存器时钟驱动器(RCD)517，且命令可以从RCD 517经由总线519-1发送到控制器514-1以及经由总线519-2发送到控制器514-2。
DIMM 510可包含控制器514-1和514-2。控制器514-1可耦合到存储器装置521-1、……、521-4和存储器装置424-1、……、424-4并且发送控制存储器装置521-1、……、521-4和存储器装置424-1、……、424-4的操作的信号。控制器514-2可耦合到存储器装置521-5、……、521-8和存储器装置524-5、……、524-8并且发送控制存储器装置521-5、……、521-8和存储器装置524-5、……、524-8的操作的信号。具有控制器514-1和514-2的DIMM 510可允许存储器装置521-1、……、521-4和存储器装置524-1、……、524-4以独立于存储器装置521-5、……、521-8和存储器装置524-5、……、524-8的方式操作。控制器514-1耦合到控制器514-2，并且可在控制器514-1和514-2之间传送数据。因而，控制器514-1可以独立于其它存储器装置的方式操作存储器装置521-1、……、521-4和存储器装置524-1、……、524-4并且还将数据从存储器装置521-1、……、521-4和存储器装置524-1、……、524-4传送到其它存储器装置，例如存储器装置521-5、……、451-8和存储器装置524-5、……、524-8。
DIMM 510可包含第一数目个存储器装置521-1、……、521-8。举例来说，存储器装置521-1、……、521-8可为DRAM存储器装置，以及其它类型的易失性和/或非易失性存储器。DIMM 510可以包含第二数目个存储器装置524-1、……、524-8。举例来说，存储器装置521-1、……、521-8可以是3D XPoint存储器装置，以及其它类型的易失性和/或非易失性存储器。
控制器514-1和514-2可分别在就绪/忙碌总线527-1和524-2上向主机502发送就绪/忙碌信号。就绪/忙碌信号可向主机502指示控制器514-1和/或514-2是否准备好从主机502接收命令。举例来说，如果DIMM 510上的控制器514-1正忙于执行命令，例如在存储器装置521-1、……、521-4与存储器装置524-1、……、524-4之间传送数据，那么控制器514-1未准备好在通道1上接收命令，但控制器514-2可在通道2上接收命令。控制器514-1可在就绪/忙碌总线527-1上向主机502发送就绪/忙碌信号，指示控制器514-1未准备好在通道1上接收命令，且控制器514-2可在就绪/忙碌总线527-2上向主机发送就绪/忙碌信号，指示控制器514-2准备好在通道2上从主机502接收命令。主机502可在第二通道上向控制器514-2发送命令以供在存储器装置521-5、……、521-8和/或存储器装置524-5、……、524-8上执行。一旦控制器514-1不再忙于执行命令，例如在与通道1相关联的存储器装置上传送数据的命令，则控制器514-1可在就绪/忙碌总线527-1上发送就绪/忙碌信号到主机502，指示控制器514-1准备好在通道1上从主机502接收命令。主机502可响应于接收到就绪/忙碌信号而在通道1上发送命令到控制器514-1。
控制器514-1和514-2可以从主机502接收命令。来自主机502的命令可以经由总线518-1和/或518-2发送到寄存器时钟驱动器(RCD)517，并且命令可以分别经由总线519-1和/或519-2从RCD 517发送到控制器514-1和514-2。控制器514-1和514-2可从RCD 517接收命令，且在缓冲器506中存储与命令相关联的数据(例如，命令指令和/或在命令的执行期间从存储器装置521和/或524读取的数据和/或将写入到所述存储器装置的数据)。控制器514-1和514-2可经由RCD 517在总线525-1和/或525-2上发送命令到存储器装置521-1、……、521-8，且存储器装置521-1、……、521-8可通过在存储器装置521-1、……、521-8与主机502和/或存储器装置521-1、……、521-8与存储器装置524-1、……、524-8之间传送数据而执行命令。存储器装置521-1、……、521-8可在总线525-1和525-2上发送信号到RCD517和控制器514-1和514-2，所述信号指示存储器装置521-1、……、521-8已完成命令的执行且准备好接收额外命令。一旦命令已经被执行，控制器514-1和514-2就可以向主机502发送状态信号，指示从主机502接收的命令已经执行。控制器514-1和514-2可包含非易失性和/或易失性存储器，例如SRAM存储器，所述存储器可为缓冲器506和/或在命令的执行期间使用的寄存器507。
存储器系统500可被配置成通过在命令/地址总线518上从主机控制器508向寄存器时钟驱动器(RCD)517发送命令/地址信息以及在数据总线512-1、……、512-8上发送数据来执行从主机502发送到DIMM 510的命令。来自主机的命令可包含存储器装置521-1、……521-8的地址信息，其中主机正在请求对存储器装置521-1、……521-16中特定方位处的数据进行操作。来自主机的命令可以包含存储器装置524-1、……、524-4的地址信息，其中主机正在请求对存储器装置524-1、……、524-4中特定方位处的数据进行操作，而存储器装置521-5、……521-8可以在命令执行期间充当缓冲器。
在数个实施例中，存储器装置521-1、……521-8可被配置为高速缓存器。举例来说，存储器装置可配置为用于存储在存储器装置524-1、……、524-8和/或耦合到计算系统的其它存储器装置中的数据的高速缓存器。DIMM 510可被配置成使存储器装置521-1、……521-8的一部分可由主机502寻址且使存储器装置521-1、……521-8的一部分配置为高速缓存器。
在数个实施例中，可以从主机502接收和/或由控制器514-1和514-2产生命令，以在存储器装置524-1、……、524-8之间传送数据。可以使用缓冲器506和/或寄存器507经由控制器514-1和514-2在存储器装置524-1、……、524-8之间传送数据。
图6是说明根据本公开的数个实施例的存储器过程中使用端口的实例数据传送的流程图。在图6中描述的过程可通过例如存储器系统执行，所述存储器系统包含例如图2中所示的DIMM 210的NVDIMM。
在框650处，控制器可在非易失性双列直插式存储器模块(NVDIMM)的第一存储器装置上执行经由第一端口从主机接收的第一数目个命令。第一存储器装置可耦合到主机且第二存储器装置经由第一端口与主机隔离。
在框652处，所述过程包含在NVDIMM的第二存储器装置上经由第二端口执行第二数目个命令，其中第一存储器装置与第二存储器装置相关联且第一和第二存储器装置耦合到第一端口和第二端口。第二存储器装置可耦合到NVDIMM的控制器且第一存储器装置可经由第二端口与控制器隔离。可在执行第二数目个命令的同时执行第一数目个命令。
图7是说明根据本公开的数个实施例的存储器过程中使用就绪/忙碌信号的实例数据传送的流程图。图6中描述的过程可由例如包含NVDIMM(例如图3中示出的DIMM310)的存储器系统执行。
在框760处，控制器可向主机发送来自非易失性双列直插式存储器模块(NVDIMM)的控制器的第一就绪/忙碌信号，指示NVDIMM准备好从主机接收命令。
在框762处，所述过程包含从主机接收第一数目个命令。所述第一数目个命令可包含在主机和第一存储器装置之间传送数据。
在框764处，所述过程包含在NVDIMM的第一存储器装置上执行第一数目个命令。所述过程还可包含向主机发送来自控制器的第二就绪/忙碌信号来指示NVDIMM未准备好从主机接收命令，并且响应于发送第二就绪/忙碌信号而在NVDIMM的第一存储器装置上执行第二数目个命令。所述第二数目个命令可包含在第一存储器装置和第二存储器装置之间经由控制器传送数据。
虽然已在本文中示出并描述了具体实施例，但所属领域的一般技术人员将了解，经计算以实现相同结果的布置可取代所示出的具体实施例。本公开意图覆盖本公开的各种实施例的修改或变化。应理解，以说明方式而非限制方式进行了以上描述。在查阅以上描述后，以上实施例和本文未具体描述的其它实施例的组合对于所属领域的技术人员来说将显而易见。本公开的各种实施例的范围包含其中使用以上结构及方法的其它应用。因此，本公开的各种实施例的范围应该参考所附权利要求书以及此权利要求书所授予的等效物的完整范围来确定。
在前述具体实施方式中，出于简化本公开的目的而将各种特征一起分组在单个实施例中。本公开的此方法不应被理解为反映本公开的所公开实施例必须比在每项权利要求中明确叙述那样使用更多特征的意图。实际上，如所附权利要求书所反映，本公开标的物在于单个所公开实施例的不到全部的特征。因此，所附权利要求书特此并入于具体实施方式中，其中每项权利要求就其自身而言作为单独实施例。

Claims (28)

1.一种用于存储器中的数据传送的设备，其包括：第一数目个存储器装置，其经由第一数目个端口耦合到主机，其中所述第一数目个存储器装置包括一些存储器装置对；
第二数目个存储器装置，其经由第二数目个端口耦合到所述第一数目个存储器装置，其中：
所述第一数目个存储器装置被配置成在所述第一数目个存储器装置和所述主机之间经由所述第一数目个端口传送数据；且
所述第二数目个存储器装置被配置成在所述第一数目个存储器装置和所述第二数目个存储器装置之间经由所述第二数目个端口传送数据；及
复用器，其与所述第一数目个存储器装置中的每一对耦合且经配置以：将每一对存储器装置中的一个存储器装置耦合到所述主机且将每一对存储器装置中的另外的存储器装置与所述主机隔离。
2.根据权利要求1所述的设备，其中所述第一数目个存储器装置被配置成在所述第一数目个存储器装置和所述主机之间传送数据，同时所述第二数目个存储器装置被配置成在所述第一数目个存储器装置和所述第二数目个存储器装置之间传送数据。
3.根据权利要求1所述的设备，其中所述第一数目个存储器装置被配置成从所述主机接收包含通到所述第一数目个存储器装置的地址的第一数目个命令以在所述第一数目个存储器装置和所述主机之间传送数据。
4.根据权利要求1所述的设备，其中所述第一数目个存储器装置被配置成通过向所述主机发送来自与所述第一数目个存储器装置和所述第二数目个存储器装置耦合的控制器的状态信号来执行第一数目个命令。
5.根据权利要求1所述的设备，其中所述第一数目个存储器装置经配置以响应于从耦合到所述第一数目个存储器装置和所述第二数目个存储器装置的控制器发送到所述主机的就绪/等待信号中的变化，而从所述主机接收第一数目个命令。
6.根据权利要求1所述的设备，其中所述设备是非易失性双列直插式存储器模块NVDIMM，所述第一数目个存储器装置是易失性存储器装置，且所述第二数目个存储器装置是非易失性存储器装置。
7.一种用于存储器中的数据传送的设备，其包括：
存储器模块，其中所述存储器模块包含耦合到控制器的第一数目个存储器装置和第二数目个存储器装置，其中：所述第一数目个存储器装置包括存储器装置对；所述存储器模块耦合到主机，且其中所述存储器模块被配置成：
经由第一数目个端口接收第一数目个命令以供在所述第一数目个存储器装置的第一部分上执行；和
经由所述第一数目个端口接收第二数目个命令以供在所述存储器模块上的所述第一数目个存储器装置的第二部分上执行，其中所述第一数目个存储器装置的所述第二部分被配置成高速缓存器；及
复用器，其与所述第一数目个存储器装置中的每一对耦合且经配置以：将每一对存储器装置中的一个存储器装置耦合到所述主机；且将每一对存储器装置中的另外的存储器装置与所述主机隔离。
8.根据权利要求7所述的设备，其中所述存储器模块被配置成经由第二数目个端口接收第三数目个命令以供在所述第二数目个存储器装置的第一部分上执行。
9.根据权利要求8所述的设备，其中所述第一数目个命令和所述第三数目个命令是在同一时钟循环期间执行。
10.根据权利要求7所述的设备，其中所述第一数目个存储器装置的所述第二部分被配置成用于所述第二数目个存储器装置的第二部分的高速缓存器。
11.根据权利要求7所述的设备，其中所述第二数目个命令包括到所述第二数目个存储器装置的第二部分的地址。
12.根据权利要求7所述的设备，其中所述第一数目个存储器装置的所述第二部分被配置成用于耦合到所述主机的另一存储器模块的高速缓存器。
13.一种用于存储器中的数据传送的设备，其包括：
寄存器时钟驱动器RCD；
控制器，其耦合到所述RCD并且被配置成经由所述RCD从主机接收命令；
第一数目个存储器装置，其耦合到所述控制器；和
第二数目个存储器装置，其各自包括可耦合到所述主机的第一数据端口和耦合到所述控制器的第二数据端口，其中：所述第二数目个存储器装置包括存储器装置对；且所述控制器被配置成经由所述RCD从所述主机接收第一命令并且经由所述第二数据端口在所述第二数目个存储器装置中的一个上执行所述第一命令；及
复用器，其与所述第二数目个存储器装置中的每一对耦合且经配置以：将每一对存储器装置中的一个存储器装置耦合到所述主机；且将每一对存储器装置中的另外的存储器装置与所述主机隔离。
14.根据权利要求13所述的设备，其中所述第二数目个存储器装置响应于完成所述第一命令的执行而将命令完成信号发送到所述RCD。
15.根据权利要求14所述的设备，其中所述RCD响应于接收到所述命令完成信号而将从所述主机接收的第二命令发送到所述控制器以供在所述第二数目个存储器装置上执行。
16.根据权利要求13所述的设备，其中所述控制器被配置成经由所述RCD从所述主机接收第三命令且其中所述第三命令经由第二数目个端口在所述第一数目个存储器装置上执行。
17.根据权利要求13所述的设备，所述第一数目个存储器装置的第一部分和所述第二数目个存储器装置的第一部分在第一通道上耦合到所述主机，且所述第一数目个存储器装置的第二部分和所述第二数目个存储器装置的第二部分在第二通道上耦合到所述主机。
18.根据权利要求17所述的设备，其中所述控制器被配置成接收经由所述RCD来自所述主机的第四命令，且其中所述第四命令经执行以在所述第一数目个存储器装置的所述第一部分和所述第二部分之间经由所述控制器传送数据。
19.根据权利要求17所述的设备，其中所述控制器被配置成接收经由所述RCD来自所述主机的第五命令，且其中所述第五命令经执行以在执行所述第一命令的同时在所述第一数目个存储器装置的所述第二部分和所述主机之间经由所述控制器传送数据。
20.一种用于存储器中的数据传送的方法，其包括：
经由存储器模块上的存储器装置的第一对存储器裸片的第一端口从主机装置接收第一命令，其中复用器与所述第一对存储器裸片耦合且经配置以：将所述第一对存储器裸片中的一个存储器裸片耦合到所述主机；且将所述第一对存储器裸片中的另外的存储器裸片与所述主机隔离；且所述存储器装置包括耦合于所述第一端口与所述主机之间的第一总线和耦合于所述第一对存储器裸片的第二端口与所述存储器模块的控制器之间的第二总线；
经由所述存储器装置的第二对存储器裸片的第二端口从所述存储器模块的所述控制器接收第二命令，其中所述第二对存储器裸片的第一端口耦合到所述存储器装置的所述第一总线，且所述第二对存储器裸片的所述第二端口耦合到所述存储器装置的所述第二总线；和
在所述存储器装置的所述第一对存储器裸片处执行所述第一命令并在所述存储器装置的所述第二对存储器裸片处执行所述第二命令。
21.根据权利要求20所述的方法，其中所述第一命令和所述第二命令在相同的时钟周期期间被执行。
22.根据权利要求20所述的方法，其中执行所述第二命令包括经由所述存储器模块的所述控制器将数据从所述第二对存储器裸片传送到所述存储器模块的另一装置。
23.根据权利要求20所述的方法，其进一步包括经由所述存储器模块的所述控制器执行在所述第一对存储器裸片和所述第二对存储器裸片之间传送数据的第三命令，以在执行所述第一命令和所述第二命令之后协调所述第一对存储器裸片和第二对存储器裸片中的数据。
24.一种用于存储器中的数据传送的方法，其包括：
向主机发送来自双列直插式存储器模块DIMM的多个控制器其中一者的第一信号以指示所述DIMM准备好从所述主机接收命令，其中：所述多个控制器中的第一控制器被耦合到第一多个存储器装置和第二多个存储器装置；所述多个控制器中的第二控制器被耦合到第三多个存储器装置和第四多个存储器装置；且所述第一控制器独立于第三多个存储器装置和第四存储器装置而操作所述第一多个存储器装置和第二多个存储器装置；
至少部分地基于发送所述第一信号而从所述主机接收命令；和
在所述DIMM的第一存储器装置上执行第一数目个命令。
25.根据权利要求24所述的方法，其中执行所述第一数目个命令包括在所述主机和所述第一存储器装置之间传送数据。
26.根据权利要求24所述的方法，其进一步包含
向所述主机发送来自所述多个控制器的第二就绪/忙碌信号以指示所述DIMM未准备好从所述主机接收命令。
27.根据权利要求26所述的方法，其进一步包含响应于发送所述第二就绪/忙碌信号而在所述DIMM的所述第一存储器装置上执行第二数目个命令。
28.根据权利要求27所述的方法，其中执行所述第二数目个命令包含经由所述多个控制器在所述第一存储器装置和第二存储器装置之间传送数据。
CN201980061979.4A 2018-09-24 2019-08-29 端口开关存储器中的数据传送 Active CN112771614B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/139,586 US10732892B2 (en) 2018-09-24 2018-09-24 Data transfer in port switch memory
US16/139,586 2018-09-24
PCT/US2019/048820 WO2020068354A1 (en) 2018-09-24 2019-08-29 Data transfer in port switch memory

Publications (2)

Publication Number Publication Date
CN112771614A CN112771614A (zh) 2021-05-07
CN112771614B true CN112771614B (zh) 2022-07-08

Family

ID=69885544

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980061979.4A Active CN112771614B (zh) 2018-09-24 2019-08-29 端口开关存储器中的数据传送

Country Status (5)

Country Link
US (4) US10732892B2 (zh)
EP (1) EP3857551A4 (zh)
KR (1) KR20210046076A (zh)
CN (1) CN112771614B (zh)
WO (1) WO2020068354A1 (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106407136A (zh) * 2007-04-12 2017-02-15 拉姆伯斯公司 具有点对点请求互连的存储器系统

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4225749B2 (ja) 2002-08-07 2009-02-18 株式会社ルネサステクノロジ 半導体記憶装置
KR100520219B1 (ko) 2003-01-03 2005-10-11 삼성전자주식회사 고주파수 동작에 적합한 메모리 모듈장치
US7644239B2 (en) 2004-05-03 2010-01-05 Microsoft Corporation Non-volatile memory cache performance improvement
US8874831B2 (en) * 2007-06-01 2014-10-28 Netlist, Inc. Flash-DRAM hybrid memory module
US9064562B2 (en) * 2013-04-03 2015-06-23 Hewlett-Packard Development Company, L.P. Memory module having multiple memory banks selectively connectable to a local memory controller and an external memory controller
US9454310B2 (en) 2014-02-14 2016-09-27 Micron Technology, Inc. Command queuing
US10649680B2 (en) 2015-04-30 2020-05-12 Hewlett Packard Enterprise Development Lp Dual-port non-volatile dual in-line memory modules
WO2016175856A1 (en) 2015-04-30 2016-11-03 Hewlett Packard Enterprise Development Lp Migrating data using dual-port non-volatile dual in-line memory modules
WO2016175855A1 (en) 2015-04-30 2016-11-03 Hewlett Packard Enterprise Development Lp Replicating data using dual-port non-volatile dual in-line memory modules
KR102430561B1 (ko) * 2015-09-11 2022-08-09 삼성전자주식회사 듀얼 포트 디램을 포함하는 메모리 모듈
US10303372B2 (en) * 2015-12-01 2019-05-28 Samsung Electronics Co., Ltd. Nonvolatile memory device and operation method thereof
US10073790B2 (en) 2015-12-03 2018-09-11 Samsung Electronics Co., Ltd. Electronic system with memory management mechanism and method of operation thereof
US20170206165A1 (en) * 2016-01-14 2017-07-20 Samsung Electronics Co., Ltd. Method for accessing heterogeneous memories and memory module including heterogeneous memories
KR20170094815A (ko) * 2016-02-11 2017-08-22 삼성전자주식회사 비휘발성 메모리, 그것을 포함하는 컴퓨팅 시스템, 및 그것의 읽기 방법
KR102523141B1 (ko) * 2016-02-15 2023-04-20 삼성전자주식회사 휘발성 메모리 장치 및 불휘발성 메모리 장치를 포함하는 불휘발성 메모리 모듈
US10152237B2 (en) 2016-05-05 2018-12-11 Micron Technology, Inc. Non-deterministic memory protocol
US10810144B2 (en) * 2016-06-08 2020-10-20 Samsung Electronics Co., Ltd. System and method for operating a DRR-compatible asynchronous memory module
US20180059933A1 (en) * 2016-08-26 2018-03-01 Sandisk Technologies Llc Electrically-Buffered NV-DIMM and Method for Use Therewith
US20180059976A1 (en) * 2016-08-26 2018-03-01 Sandisk Technologies Llc Storage System with Integrated Components and Method for Use Therewith
US10679722B2 (en) * 2016-08-26 2020-06-09 Sandisk Technologies Llc Storage system with several integrated components and method for use therewith
US10628343B2 (en) 2017-02-03 2020-04-21 Futurewei Technologies, Inc. Systems and methods for utilizing DDR4-DRAM chips in hybrid DDR5-DIMMs and for cascading DDR5-DIMMs
US10229018B2 (en) 2017-02-27 2019-03-12 Dell Products, Lp System and method for data restore flexibility on dual channel NVDIMMs
US20180246643A1 (en) 2017-02-28 2018-08-30 Dell Products, Lp System and Method to Perform Runtime Saves on Dual Data Rate NVDIMMs

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106407136A (zh) * 2007-04-12 2017-02-15 拉姆伯斯公司 具有点对点请求互连的存储器系统

Also Published As

Publication number Publication date
KR20210046076A (ko) 2021-04-27
US11531490B2 (en) 2022-12-20
US10732892B2 (en) 2020-08-04
EP3857551A1 (en) 2021-08-04
US20200097207A1 (en) 2020-03-26
EP3857551A4 (en) 2023-03-01
CN112771614A (zh) 2021-05-07
US20200363982A1 (en) 2020-11-19
US20230111224A1 (en) 2023-04-13
WO2020068354A1 (en) 2020-04-02
US20240319909A1 (en) 2024-09-26
US12001713B2 (en) 2024-06-04

Similar Documents

Publication Publication Date Title
CN111639040B (zh) 用以执行存储器中的后台操作的设备、系统和方法
CN111639039B (zh) 与双速存储器有关的设备和方法
CN112714933B (zh) 在存储器中以及在存储器模块的装置之间的直接数据传送
CN111638777B (zh) 存储器中的电力管理及其相关方法
CN112771614B (zh) 端口开关存储器中的数据传送
CN113508367B (zh) 存储器、存储器模块和非易失性存储器的存储器映射
CN112771490B (zh) 通过读取标识(rid)号在存储器中寻址
CN113490925B (zh) 存储器中的命令总线
JP2014149669A (ja) 半導体記憶装置
US11301403B2 (en) Command bus in memory

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20240205

Address after: Illinois, USA

Patentee after: North Star Franchise Group Co.,Ltd.

Country or region after: U.S.A.

Address before: Idaho

Patentee before: MICRON TECHNOLOGY, Inc.

Country or region before: U.S.A.

TR01 Transfer of patent right