CN111639040B - 用以执行存储器中的后台操作的设备、系统和方法 - Google Patents

用以执行存储器中的后台操作的设备、系统和方法 Download PDF

Info

Publication number
CN111639040B
CN111639040B CN202010125717.4A CN202010125717A CN111639040B CN 111639040 B CN111639040 B CN 111639040B CN 202010125717 A CN202010125717 A CN 202010125717A CN 111639040 B CN111639040 B CN 111639040B
Authority
CN
China
Prior art keywords
memory device
memory
host
memory devices
command
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010125717.4A
Other languages
English (en)
Other versions
CN111639040A (zh
Inventor
F·F·罗斯
M·A·布莱瑟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN111639040A publication Critical patent/CN111639040A/zh
Application granted granted Critical
Publication of CN111639040B publication Critical patent/CN111639040B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1673—Details of memory controller using buffers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0253—Garbage collection, i.e. reclamation of unreferenced memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0613—Improving I/O performance in relation to throughput
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0688—Non-volatile semiconductor memory arrays
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/3004—Arrangements for executing specific machine instructions to perform operations on memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G11C7/1012—Data reordering during input/output, e.g. crossbars, layers of multiplexers, shifting or rotating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G11C16/3495—Circuits or methods to detect or delay wearout of nonvolatile EPROM or EEPROM memory devices, e.g. by counting numbers of erase or reprogram cycles, by using multiple memory areas serially or cyclically
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
    • G11C2216/12—Reading and writing aspects of erasable programmable read-only memories
    • G11C2216/22—Nonvolatile memory in which reading can be carried out from one memory bank or array whilst a word or sector in another bank or array is being erased or programmed simultaneously
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
    • G11C2216/12—Reading and writing aspects of erasable programmable read-only memories
    • G11C2216/24—Nonvolatile memory in which programming can be carried out in one memory bank or array whilst a word or sector in another bank or array is being erased simultaneously
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1063—Control signal output circuits, e.g. status or busy flags, feedback command signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Software Systems (AREA)
  • Memory System (AREA)
  • Read Only Memory (AREA)
  • Bus Control (AREA)

Abstract

本公开包含与在存储器中执行后台操作有关的设备和方法。存储器装置可经配置以执行后台操作，同时存储器系统中和/或公共存储器模块上的另一存储器装置正忙于执行从耦合到所述存储器系统和/或公共存储器模块的主机接收的命令。实例设备可以包含第一存储器装置，其中所述第一存储器装置可以包含存储器单元阵列和控制器，所述控制器经配置以响应于检测到从主机到第二存储器装置的命令而在所述第一存储器装置上执行后台操作。

Description

用以执行存储器中的后台操作的设备、系统和方法
技术领域
本发明大体上涉及存储器装置，且更具体地，涉及用于在存储器中执行后台操作的设备和方法。
背景技术
通常将存储器装置提供为计算机或其它电子装置中的内部半导体集成电路。存在许多不同类型的存储器，包含易失性和非易失性存储器。易失性存储器可能需要电力来维持其数据，且包含随机存取存储器(RAM)、动态随机存取存储器(DRAM)和同步动态随机存取存储器(SDRAM)等等。非易失性存储器可以通过在不被供电时保持所存储的数据来提供持久数据，且可以包含NAND快闪存储器、NOR快闪存储器、只读存储器(ROM)、电可擦除可编程ROM(EEPROM)、可擦除可编程ROM(EPROM)和电阻可变存储器，例如相变随机存取存储器(PCRAM)、电阻式随机存取存储器(RRAM)和磁阻随机存取存储器(MRAM)等。
还利用存储器作为易失性和非易失性数据存储装置以用于广泛范围的电子应用。非易失性存储器可用于例如个人计算机、便携式记忆棒、数码相机、蜂窝电话、例如MP3播放器的便携式音乐播放器、影片播放器和其它电子装置。存储器单元可布置成阵列，其中阵列用于存储器装置。
存储器可以是计算装置中使用的存储器模块(例如，双列直插式存储器模块(DIMM))的部分。存储器模块可以包含例如DRAM的易失性存储器和/或例如快闪存储器或RRAM的非易失性存储器。DIMM可以用作计算系统中的主存储器。
发明内容
在本公开的实施例中，提供一种设备。所述设备包括：第一存储器装置，其中所述第一存储器装置包含存储器单元阵列和控制器；第二存储器装置，其中所述第二存储器装置包含存储器单元阵列和控制器，并且其中所述第二存储器装置经配置以响应于检测到从主机到所述第一存储器装置的命令来执行后台操作。
在本公开的实施例中，提供一种系统。所述系统包括：主机；第一存储器装置，其经由通道耦合到所述主机；以及第二存储器装置，其经由所述通道耦合到所述主机，其中所述第一存储器装置空闲，并且所述第一存储器装置响应于所述主机向所述第二存储器装置发送命令而执行后台操作。
在本公开的实施例中，提供一种方法。所述方法包括：检测从主机发送到具有多个存储器装置的双列直插式存储器模块(DIMM)上的至少一个存储器装置的命令；识别所述多个存储器装置中的第一存储器装置的空闲状态；确定所述命令指向所述多个存储器装置中的第二存储器装置；以及响应于所识别的所述第一存储器装置的空闲状态并确定所述命令指向所述第二存储器装置，在所述第一存储器装置上执行后台操作。
附图说明
图1A是根据本公开的多个实施例的呈包含存储器装置的计算系统形式的设备的框图。
图1B是根据本公开的多个实施例的呈双列直插式存储器模块(DIMM)形式的设备的框图。
图2是根据本公开的多个实施例的计算系统的框图，所述计算系统包含主机和存储器系统，所述存储器系统包括具有端口的双列直插式存储器模块(DIMM)。
图3是根据本公开的多个实施例的计算系统的框图，所述计算系统包含主机和存储器系统，所述存储器系统包括具有就绪/忙碌总线的双列直插式存储器模块(DIMM)。
图4是根据本公开的多个实施例的计算系统的框图，所述计算系统包含主机和存储器系统，所述存储器系统包括具有第一和第二控制器的双列直插式存储器模块(DIMM)。
图5是根据本公开的多个实施例的计算系统的框图，所述计算系统包含主机和存储器系统，所述存储器系统包括具有第一和第二控制器和第一和第二就绪/忙碌总线的双列直插式存储器模块(DIMM)。
图6是根据多个实施例的包含后台操作和时间计算器的控制器的框图。
图7是示出根据本公开的多个实施例的在存储器装置上执行后台操作的实例的流程图。
具体实施方式
本公开包含与在存储器中执行后台操作有关的设备和方法。实例设备可以包含第一存储器装置，其中所述第一存储器装置包含存储器单元阵列和控制器，所述控制器经配置以响应于检测到从主机到第二存储器装置的命令而在第一存储器装置上执行后台操作。
在多个实施例中，控制器可以在DIMM上执行后台操作。例如，控制器可经配置以在DIMM的存储器装置上执行后台操作。控制器可以响应于存储器装置空闲而在存储器装置上执行后台操作。例如，当存储器装置不执行来自主机的命令时，存储器装置可以是空闲的。
在一些实例中，响应于主机发送非目标命令和/或当非目标命令正被执行时，控制器可以在存储器装置上执行后台操作。例如，非目标命令可以是到并非存储器装置的不同装置的命令。例如，命令可以指向不同装置以执行读取操作，并且存储器装置可以响应于主机向所述不同装置发送命令而执行后台操作。
存储器系统可以包含具有多个存储器装置的双列直插式存储器模块(DIMM)。例如，DIMM可以是非易失性DIMM(NVDIMM)，其包含多个易失性存储器装置和多个非易失性存储器装置。DIMM可以执行命令以在主机与易失性存储器装置之间、在主机与非易失性存储器装置之间、在易失性与非易失性存储器装置之间、在非易失性存储器装置之间以及在易失性存储器装置之间传输数据。DIMM可以从另一装置(例如主机)接收命令，和/或可以由DIMM上的控制器生成命令。
例如，多个易失性存储器装置可以经由第一端口(例如，A侧端口)耦合到另一装置，例如主机，并且可以经由第二端口(例如，B侧端口)耦合到DIMM上的控制器。多个非易失性存储器装置可以耦合到DIMM上的控制器。DIMM可以执行命令以经由A侧端口在另一装置(例如主机)与易失性存储器装置之间传输数据，并且DIMM可以执行命令以经由B侧端口在易失性存储器装置与非易失性存储器装置之间传输数据。DIMM可以执行命令以在另一装置与易失性存储器装置之间传输数据，同时执行命令以在易失性存储器装置与非易失性存储器装置之间传输数据。
DIMM可以包含多个实施例，其中不使用端口将易失性存储器装置耦合到其它装置和/或控制器(例如，来自主机和/或控制器的总线直接耦合到易失性存储器装置)。DIMM可以向例如主机的另一装置发送就绪/等待信号，指示DIMM是否准备好从另一装置接收命令。例如，DIMM可以向主机发送就绪/等待信号，指示DIMM尚未准备好从主机接收命令，并且正忙于执行命令以在DIMM上的存储器装置之间传输数据。当DIMM不忙于执行命令以在DIMM上的存储器装置之间传输数据时，DIMM可以向主机发送就绪/等待信号，指示DIMM准备好从主机接收命令。
在本公开的以下详细描述中，参考形成本公开的一部分的附图，并且在附图中通过图示的方式示出可以如何实践本公开的多个实施例。足够详细地描述这些实施例以使得所属领域的一般技术人员能够实践本公开的实施例，且应理解，可以利用其它实施例，且可在不脱离本公开的范围的情况下进行工艺、电气和结构改变。如本文所使用，标记“N”指示如此指定的多个特定特征可以包含在本公开的多个实施例中。
如本文所使用，“多个”某物可指此类事物中的一或多个。例如，多个存储器装置可指一或多个存储器装置。另外，如本文中所使用的例如“N”的标记，尤其相对于图式中的附图标记，指示如此指定的多个特定特征可以包含在本公开的多个实施例中。
本文中的图遵循编号定则，其中第一一或多个数字对应于图号，且剩余的数字标识图式中的元件或组件。可通过使用类似数字来标识不同图式之间的类似元件或组件。如将了解，可添加、交换并去除本文中的各种实施例中展示的元件以便提供本公开的多个额外实施例。另外，图中所提供的元件的比例和相对比例意欲说明本公开的各种实施例，并且不会以限制性意义来使用。
图1A是根据本公开的一或多个实施例的计算系统100的功能框图，所述计算系统包含呈多个存储器系统104-1…104-N形式的设备。如本文所使用，“设备”可以指但不限于多种结构或结构的组合中的任何一种，例如电路或电路系统、一或多个裸片、一或多个模块、一或多个装置或一或多个系统。在图1A所示的实施例中，存储器系统104-1…104-N可以包含一或多个双列直插式存储器模块(DIMM)110-1、…、110-X、110-Y。DIMM 110-1、…、110-X、110-Y可以包含易失性存储器和/或非易失性存储器。在多个实施例中，存储器系统104-1、…、104-N可以包含多芯片装置。多芯片装置可以包含多个不同的存储器类型和/或存储器模块。例如，存储器系统可以包含在任何类型的模块上的非易失性或易失性存储器。下文结合图1A-7描述的实例使用DIMM作为存储器模块，但是本公开的实施例可以在包含易失性和/或非易失性存储器的任何存储器系统上使用。在图1A中，经由通道103-1耦合到主机的存储器系统104-1可以包含DIMM 110-1、…、110-X，其中DIMM 110-1是NVDIMM且110-X是DRAM DIMM。在此实例中，每个DIMM 110-1、…、110-X、110-Y包含控制器114。控制器114可以从主机102接收命令并控制DIMM上的命令执行。另外，在多个实施例中，本公开的协议可以由不具有控制器的存储器装置(例如，DIMM)来实现，并且可以将使用本公开协议的命令执行内置到存储器装置中。取决于DIMM中的存储器类型，主机102可以使用本公开的协议和/或先前协议将命令发送到DIMM 110-1、…、110-X、110-Y。例如，主机可以使用本公开的协议来在同一通道(例如，通道103-1)上与NVDIMM进行通信，并且可以使用先前的协议来与均位于同一存储器系统104上的DRAM DIMM进行通信。
如图1A所示，主机102可以耦合到存储器系统104-1…104-N。在多个实施例中，每个存储器系统104-1…104-N可以经由通道(例如，通道103-1、…、103-N)耦合到主机102。在图1A中，存储器系统104-1经由通道103-1耦合到主机102，并且存储器系统104-N经由通道103-N耦合到主机102。主机102可以是笔记本电脑、个人计算机、数码相机、数字记录和回放装置、移动电话、PDA、存储卡读取器、接口集线器以及其它主机系统，并且可以包含存储器存取装置(例如，处理器)。所属领域一般技术人员将理解，“处理器”可以是一或多个处理器，例如并行处理系统、多个协处理器等。
主机102包含与存储器系统104-1…104-N通信的主机控制器108。主机控制器108可以经由通道103-1…103-N将命令发送到DIMM 110-1、…、110-X、110-Y。主机控制器108可以与DIMM 110-1、…、110-X、110-Y和/或DIMM 110-1、…、110-X、110-Y中的每一个上的控制器114通信以读取、写入和擦除数据等操作。物理主机接口可以提供用于在存储器系统104-1…104-N与具有与物理主机接口兼容的接收器的主机102之间传递控制、地址、数据和其它信号的接口。信号可以例如经由通道103-1…103-N在例如数据总线和/或地址总线的多个总线上在102与DIMM 110-1、…、110-X、110-Y之间进行传送。
DIMM上的主机控制器108和/或控制器114可以包含控制电路系统，例如硬件、固件和/或软件。在一或多个实施例中，主机控制器108和/或控制器114可以是耦合到包含物理接口的印刷电路板的专用集成电路(ASIC)和/或现场可编程门阵列(FPGA)。此外，每个DIMM110-1、…、110-X、110-Y可以包含易失性和/或非易失性存储器的缓冲器116、寄存器107和后台操作130。缓冲器106可以用于缓冲在命令执行期间使用的数据。
控制器114可以在一或多个DIMM 110-1、…、110-X、110-Y上执行后台操作130。控制器114可以响应于一或多个DIMM 110-1、…、110-X、110-Y空闲而对一或多个DIMM 110-1、…、110-X、110-Y执行后台操作。在一些实例中，控制器114可以响应于主机102向不同的存储器装置发送命令而对一或多个DIMM 110-1、…、110-X、110-Y执行后台操作。一或多个DIMM 110-1、…、110-X、110-Y可以响应于不同的存储器装置完成命令的执行而停止执行后台操作130。
不同装置可以使用一或多个通道103-1…103-N的全部带宽。一或多个DIMM 110-1、…、110-X、110-Y可以响应于检测到从主机102到不同存储器装置的命令而与主机102隔离。在一些实例中，可以响应于一或多个DIMM 110-1、…、110-X、110-Y与主机102隔离而执行后台操作130。
DIMM 110-1、…、110-X、110-Y可以为存储器系统提供主存储器或可以用作整个存储器系统中的附加存储器或存储装置。每个DIMM 110-1、…、110-X、110-Y可以包含一或多个存储器单元阵列，例如易失性和/或非易失性存储器单元。例如，阵列可以是具有NAND架构的快闪阵列。实施例不限于特定类型的存储器装置。例如，存储器装置可以包含RAM、ROM、DRAM、SDRAM、PCRAM、RRAM和快闪存储器以及其它存储器。
图1A的实施例可以包含为免模糊本公开的实施例而未示出的另外的电路。例如，存储器系统104-1…104-N可以包含地址电路系统，以锁存通过I/O电路系统在I/O连接上提供的地址信号。可以通过行解码器和列解码器来接收和解码地址信号，以存取DIMM 110-1、…、110-X、110-Y。所属领域的技术人员应了解，地址输入连接的数量可以取决于DIMM110-1、…、110-X、110-Y的密度和架构。
图1B是根据本公开的多个实施例的呈双列直插式存储器模块(DIMM)110形式的设备的框图。在图1B中，DIMM 110可以包含控制器114。控制器114可以包含例如SRAM存储器之类的存储器，其可以是缓冲器106、多个寄存器107和后台操作130。DIMM 110可以包含耦合到控制器的多个存储器装置105-1、…、105-Z。存储器装置105-1、…、105-Z可以是易失性和/或非易失性存储器装置，例如图2中的存储器装置221和224，并且包含非易失性存储器阵列和/或易失性存储器阵列。存储器装置105-1、…、105-Z可以包含控制电路系统109(例如，硬件、固件和/或软件)，其可以用于在存储器装置105-1、…、105-Z上执行命令。控制电路系统109可以从控制器114接收命令。控制电路系统109可经配置以执行命令以在存储器装置105-1、…、105-Z中读取和/或写入数据。
图2是根据本公开的多个实施例的计算系统200的框图，所述计算系统包含主机202和存储器系统，所述存储器系统包括具有端口的双列直插式存储器模块(DIMM)210。在图2中，主机202经由数据总线212-1、…、212-16以及命令/地址总线218-1和218-2耦合到DIMM 210。主机202可以经由多个通道(例如，图1A中的通道103-1、…、103-N)耦合到DIMM210。例如，主机202经由包含数据总线212-1、…、212-4和命令/地址总线218的第一通道耦合到DIMM 210，并且主机202经由包含数据总线212-5、…、212-8和命令地址/总线2188的第二通道耦合到DIMM 210。主机202可以在第一通道上发送命令以在存储器装置221-1、…、221-8和存储器装置224-1、…、224-4上执行，并且可以在第二通道上发送命令以在存储器装置221-9、…、221-16和存储器装置224-5、…、224-8上执行。控制器214可以从主机202接收命令。来自主机202的命令可以经由总线218发送到寄存器时钟驱动器(RCD)217，并且所述命令可以经由总线219从RCD 217发送到控制器214。控制器214可以从RCD 217接收命令并将与命令相关联的数据(例如，命令指令和/或在命令执行期间从存储器装置221和/或224读取和/或要写入存储器装置221和/或224的数据)存储在缓冲器206中。控制器214可以向RCD 217发送信号，指示一对存储器装置中的哪个存储器装置(例如，存储器装置221-1或221-2)将执行命令。可以将信号从RCD 217发送到多路复用器226-1、…、226-8，并使多路复用器226-1、…、226-8从一对存储器装置中选择一个存储器装置，并将所选存储器装置经由总线225-1和/或225-2耦合到RCD 217。例如，如果命令是经由A侧端口传输数据并且A侧端口将存储器装置221-1耦合到主机202，而B侧端口将存储器装置221-2耦合到控制器214，则信号可以指示多路复用器226-1将总线225-1耦合到存储器装置221-1。然后，控制器可以经由RCD 217将命令发送到总线225-1上的存储器装置221-1，并且存储器装置221-1可以通过在存储器装置221-1与主机202之间传输数据来执行命令。存储器装置221-1、…、221-16可以在总线225-1和225-2上向RCD 217和控制器214发送信号(例如，命令完成信号)，这些信号指示存储器装置221-1、…、221-16已完成命令的执行并且准备好执行其它命令。一旦命令已经被执行，控制器214就可以向RCE 217发送另一个命令以用于执行和/或向主机202发送状态信号，指示从主机202接收的命令已经被执行。控制器214可以包含非易失性和/或易失性存储器，例如SRAM存储器，其可以是缓冲器206、在命令执行期间使用的寄存器207、和/或将由存储器装置224-1、…、224-8执行的后台操作230。
DIMM 210可以包含第一数量的存储器装置221-1、…、221-16。例如，存储器装置221-1、…、221-16可以是DRAM存储器装置，以及其它类型的易失性和/或非易失性存储器。DRAM存储器装置221-1、…、221-16可以一起配对。例如，DRAM存储器装置221-1和221-2一起配对，经由端口222-1(A侧端口)和总线212-1和212-2耦合到主机，并经由端口222-2(B侧端口)和总线213-1、213-2、223-1和223-2耦合到控制器214。DRAM存储器装置221-3和221-4一起配对，经由端口222-3(A侧端口)和总线212-3和212-4耦合到主机，并经由端口222-4(B侧端口)和总线213-3、213-4、223-1和223-2耦合到控制器214。DRAM存储器装置221-5和221-6一起配对，经由端口222-5(A侧端口)和总线212-5和212-6耦合到主机，并经由端口222-6(B侧端口)和总线213-5、213-6、223-1和223-2耦合到控制器214。DRAM存储器装置221-7和221-8一起配对，经由端口222-7(A侧端口)和总线212-7和212-8耦合到主机，并经由端口222-8(B侧端口)和总线213-7、213-8、223-1和223-2耦合到控制器214。DRAM存储器装置221-9和221-10一起配对，经由端口222-9(A侧端口)和总线212-9和212-10耦合到主机，并经由端口222-10(B侧端口)和总线213-9、213-10、223-3和223-4耦合到控制器214。DRAM存储器装置221-11和221-12一起配对，经由端口222-11(A侧端口)和总线212-11和212-12耦合到主机，并经由端口222-12(B侧端口)和总线213-11、213-12、223-3和223-4耦合到控制器214。DRAM存储器装置221-13和221-14一起配对，经由端口222-13(A侧端口)和总线212-13和212-14耦合到主机，并经由端口222-14(B侧端口)和总线213-13、213-14、223-3和223-4耦合到控制器214。DRAM存储器装置221-15和221-16一起配对，经由端口222-15(A侧端口)和总线212-15和212-16耦合到主机，并经由端口222-16(B侧端口)和总线213-15、213-16、223-3和223-4耦合到控制器214。
DIMM 210可以包含第二数量的存储器装置224-1、…、224-8。例如，存储器装置221-1、…、221-8可以是3D XPoint存储器装置，以及其它类型的易失性和/或非易失性存储器。
存储器系统200可经配置以通过在命令/地址总线213-1和213-2上从主机控制器208向寄存器时钟驱动器(RCD)217发送命令/地址信息来执行从主机202发送到DIMM 210的命令，并执行数据总线212-1、…、212-16上的数据。来自主机的命令可以包含存储器装置221-1、…221-16的地址信息，其中主机正在请求对存储器装置221-1、…221-16中特定位置的数据进行操作。来自主机的命令可以包含存储器装置224-1、…、224-8的地址信息，其中主机正在请求对存储器装置224-1、…、224-8中特定位置处的数据进行操作，而存储器装置221-1、…221-16可以在命令执行期间充当缓冲器。
在多个实施例中，存储器装置221-1、…221-16可经配置为高速缓存。例如，存储器装置可经配置为用于存储在存储器装置224-1、…、224-8和/或耦合到计算系统的其它存储器装置中的数据的高速缓存。DIMM 210可经配置以具有可由主机202寻址的一部分存储器装置221-1、…221-16以及经配置为高速缓存的一部分存储器装置221-1、…221-16。
DIMM 210包含一起配对的存储器装置，并且配对的存储器装置中的一个可选择为经由A侧端口耦合到主机202，而配对的存储器装置中的另一个可选择为经由B侧端口耦合到控制器214。例如，与存储器装置221-2配对的存储器装置221-1可以选择为经由端口222-1耦合到主机202，而存储器装置221-2可以选择为经由端口222-2耦合到控制器214。端口222-1可以包含多路复用器，以选择并将存储器装置221-1耦合到主机202，同时将存储器装置221-2与主机202隔离。端口222-2可以包含多路复用器，以选择并将存储器装置221-2耦合到控制器214，同时将存储器装置221-1与控制器214隔离。主机202可以向DIMM 210发送命令以在所选A侧端口存储器装置(例如存储器装置221-1)上执行。可以通过经由总线212-1和/或212-2上的端口222-1在主机202与存储器装置221-1之间传输数据来执行命令。DIMM210还可以执行命令以在所选B侧端口存储器装置(例如，存储器装置221-2)上执行。可以通过经由总线212-1、212-2、223-1和/或223-2上的端口222-1和控制器214在存储器装置221-2与其它存储器装置之间传输数据来执行命令。使用B侧端口执行的命令可以在存储器装置221-1、…、221-16之间和/或在存储器装置221-1、…、221-16与存储器装置224-1、…、224-8之间传输数据。端口222-1、…、222-16可以位于存储器装置221-1、…、221-16的外部，如图2所示。
在多个实施例中，可以与经由B侧端口传输数据的命令同时地执行经由A侧端口传输数据的命令。配对存储器装置中存储的数据可以由控制器进行仲裁和协调。已执行向和/或从A侧端口上的一个存储器装置传输了数据以及向和/或从B侧端口上的另一配对存储器装置传输了数据的命令的存储器装置可以将数据存储在所述一对存储器装置中，通过在所述一对存储器装置之间和/或在所述一对存储器装置与存储器装置224-1、…、224-8之间传输数据来协调所述一对存储器装置。例如，在一对存储器装置上发生了A侧端口和B侧端口传输并且DIMM 210处于空闲状态之后，控制器214可以发送命令以协调存储在所述一对存储器装置上的数据，使得通过在所述一对存储器装置之间和/或在所述一对存储器装置与存储器装置224-1、…、224-8之间传输数据而将相同的数据存储在存储器装置中的每一个上。
在多个实施例中，可以从主机202接收和/或由控制器214生成命令，以在存储器装置224-1、…、224-8之间传输数据。可以使用缓冲器206和/或寄存器207经由控制器214在存储器装置224-1、…、224-8之间传输数据。
在多个实施例中，控制器214可经配置以在一或多个存储器装置224-1、…、224-8上执行后台操作230。响应于一或多个存储器装置224-1、…、224-8空闲，控制器214可以在一或多个存储器装置224-1、…、224-8上执行后台操作230。当一或多个存储器装置224-1、…、224-8没有执行来自主机202的命令时，一或多个存储器装置224-1、…、224-8可以处于空闲状态。
在一些实例中，响应于主机202发送非目标命令和/或当非目标命令正在被执行时，控制器214可以在一或多个存储器装置224-1、…、224-8上执行后台操作230。例如，非目标命令可以是到并非所述一或多个存储器装置224-1、…、224-8的一或多个存储器装置221-1、…、221-16的命令。例如，可以将命令指向存储器装置221-1以执行读取操作，并且存储器装置224-1可以响应于主机202向存储器装置221-1发送命令而执行后台操作230。
在多个实施例中，一或多个存储器装置224-1、…、224-8可以响应于一或多个存储器装置221-1、…、221-16完成对命令的执行而停止执行后台操作230。
可以响应于检测到从主机202到一或多个存储器装置221-1、…、221-16的命令而将一或多个存储器装置224-1、…、224-8与主机202隔离。一或多个多路复用器226-1、…、226-8可以将一或多个存储器装置224-1、…、224-8与主机202隔离。在一些实例中，可以响应于一或多个存储器装置224-1、…、224-8与主机202隔离而执行后台操作230。例如，响应于检测到从主机202指向存储器装置221-1的命令，可以通过多路复用器226-1将存储器装置224-1与主机202隔离。
在多个实施例中，一或多个存储器装置224-1、…、224-8可以从主机202接收不同命令。一或多个存储器装置224-1、…、224-8可以延迟不同命令的执行，直到一或多个存储器装置221-1、…、221-15的命令完成为止。
图3是根据本公开的多个实施例的计算系统300的框图，所述计算系统包含主机302和存储器系统，所述存储器系统包括具有就绪/忙碌总线的双列直插式存储器模块(DIMM)310。在图3中，主机302经由数据总线312-1、…、312-16、命令/地址总线318和就绪/忙碌总线327耦合到DIMM 310。主机302可以经由多个通道(例如，图1A中的通道103-1、…、103-N)耦合到DIMM 310。例如，主机302经由第一通道耦合到DIMM310，所述第一通道包含数据总线312-1、…、312-4、命令/地址总线318和就绪/忙碌总线327；并且主机302经由第二通道耦合到DIMM 310，所述第二通道包含数据总线312-5、…、312-8、命令地址/总线318和就绪/忙碌总线327。
DIMM 310可以包含第一数量的存储器装置321-1、…、321-8。例如，存储器装置321-1、…、321-16可以是DRAM存储器装置，以及其它类型的易失性和/或非易失性存储器。DIMM 310可以包含第二数量的存储器装置324-1、…、324-8。例如，存储器装置321-1、…、321-8可以是3D XPoint存储器装置，以及其它类型的易失性和/或非易失性存储器。
控制器314可以在就绪/忙碌总线327上向主机302发送就绪/忙碌信号。就绪/忙碌信号可以向主机302指示控制器是否准备好从主机302接收命令。例如，如果DIMM 310正在忙于执行命令，例如在存储器装置321-1、…、321-4存储器装置324-1、…、324-4传输数据，则例如所述DIMM尚未准备好接收命令，因此可以在就绪/忙碌总线327上将就绪/忙碌信号发送到主机302，指示DIMM 310尚未准备好接收命令。一旦DIMM 310不再忙于执行命令，DIMM 310就可以在就绪/忙碌总线327上向主机302发送就绪/忙碌信号，指示DIMM 310准备好从主机302接收命令。主机302可以响应于接收到就绪/忙碌信号而向DIMM 310发送命令。
控制器314可以从主机302接收命令。来自主机302的命令可以经由总线318发送到寄存器时钟驱动器(RCD)317，并且所述命令可以经由总线319从RCD 317发送到控制器314。控制器314可以从RCD 317接收命令并且将与命令相关联的数据(例如，命令指令和/或在命令执行期间从存储器装置321和/或324读取和/或要写入存储器装置321和/或324的数据)存储在缓冲器306中。控制器可以经由RCD 317向总线325-1和/或325-2上的存储器装置321-1、…、321-8发送命令，并且存储器装置321-1、…、321-8可以通过在存储器装置321-1、…、321-8与主机302和/或存储器装置321-1、…、321-8与存储器装置324-1、…、324-8之间传输数据来执行命令。存储器装置321-1、…、321-8可以在总线325-1和325-2上向RCD317和控制器314发送信号，这些信号指示存储器装置321-1、…、321-8已完成命令的执行并且准备好执行其它命令。一旦命令已经被执行，控制器314就可以向主机302发送状态信号，指示从主机302接收的命令已经被执行。控制器314可以包含非易失性和/或易失性存储器，例如SRAM存储器，其可以是缓冲器306、在命令执行期间使用的寄存器307、以及将由存储器装置324-1、…、324-8执行的后台操作330。
存储器系统300可经配置以通过在命令/地址总线318上从主机控制器308向寄存器时钟驱动器(RCD)317发送命令/地址信息来执行从主机302发送到DIMM 310的命令，并执行数据总线312-1、…、312-8上的数据。来自主机的命令可以包含存储器装置321-1、…321-8的地址信息，其中主机正在请求对存储器装置321-1、…321-16中特定位置处的数据进行操作。来自主机的命令可以包含存储器装置324-1、…、324-4的地址信息，其中主机正在请求对存储器装置324-1、…、324-4中特定位置处的数据进行操作，而存储器装置321-5、…321-8可以在命令执行期间充当缓冲器。
在多个实施例中，存储器装置321-1、…321-8可经配置为高速缓存。例如，存储器装置可经配置为用于存储在存储器装置324-1、…、324-8和/或耦合到计算系统的其它存储器装置中的数据的高速缓存。DIMM 310可经配置以具有可由主机302寻址的一部分存储器装置321-1、…321-8以及经配置为高速缓存的一部分存储器装置321-1、…321-8。
在多个实施例中，可以从主机302接收和/或由控制器314生成命令，以在存储器装置324-1、…、324-8之间传输数据。可以使用缓冲器306和/或寄存器307经由控制器314在存储器装置324-1、…、324-8之间传输数据。
图4是根据本公开的多个实施例的计算系统400的框图，所述计算系统包含主机402和存储器系统，所述存储器系统包括具有第一和第二控制器的双列直插式存储器模块(DIMM)410。在图4中，主机402经由数据总线412-1、…、412-8和命令/地址总线418-1和418-2耦合到DIMM 210。主机402可以经由多个通道(例如，图1A中的通道103-1、…、103-N)耦合到DIMM 410。例如，主机402经由包含数据总线412-1、…、412-4和命令/地址总线418-1的第一通道耦合到DIMM 410，并且主机402经由包含数据总线412-5、…、412-9和命令地址/总线418-2的第二通道耦合到DIMM 410。主机402可以在第一通道上发送命令以在存储器装置421-1、…、421-8和存储器装置424-1、…、424-4上执行，并且可以在第二通道上发送命令以在存储器装置421-9、…、421-16和存储器装置424-5、…、424-8上执行。控制器414-1可以从通道1上的主机402接收命令，并且控制器414-2可以从通道2上的402接收命令。来自主机402的命令可以经由总线418-1和/或418-2发送到寄存器时钟驱动器(RCD)417，并且命令可以从RCD 417经由总线419-1发送到控制器414-1以及经由总线419-2发送到控制器414-2。
DIMM 410可以包含控制器414-1和414-2。控制器414-1可以耦合到并发送信号以控制存储器装置421-1、…、421-8和存储器装置424-1、…、424-4的操作。控制器414-2可以耦合到并发送信号以控制存储器装置421-9、…、421-16和存储器装置424-5、…、424-8的操作。具有控制器414-1和414-2的DIMM 410可以允许存储器装置421-1、…、421-8和存储器装置424-1、…、424-4独立于存储器装置421-9、…、421-16和存储器装置424-8、…、424-8进行操作。控制器414-1耦合到控制器414-2，可以在控制器414-1与414-2之间传输数据。因此，控制器414-1可以独立于其它存储器装置来操作存储器装置421-1、…、421-8和存储器装置424-1、…、424-4，并且还可以从存储器装置421-1、…、421-8和存储器装置424-1、…、424-4向例如存储器装置421-9、…、421-16和存储器装置424-8、…、424-8等其它存储器装置传输数据。
控制器414可以从RCD 417接收命令并且将与命令相关联的数据(例如，命令指令和/或在命令执行期间从存储器装置421和/或424读取和/或要写入存储器装置421和/或424的数据)存储在缓冲器406中。控制器414可以向RCD 417发送信号，指示一对存储器装置中的哪个存储器装置(例如，存储器装置421-1或421-2)将执行命令。可以将信号从RCD 217发送到多路复用器426-1、…、426-8，并使多路复用器426-1、…、426-8从一对存储器装置中选择一个存储器装置，并将所选存储器装置经由总线425-1和/或425-2耦合到RCD 417。例如，如果命令是经由A侧端口传输数据并且A侧端口将存储器装置421-1耦合到主机402，而B侧端口将存储器装置421-2耦合到控制器414，则信号可以指示多路复用器426-1将总线425-1耦合到存储器装置421-1。然后，控制器可以经由RCD 417将命令发送到总线425-1上的存储器装置421-1，并且存储器装置421-1可以通过在存储器装置421-1与主机402之间传输数据来执行命令。存储器装置421-1、…、421-16可以在总线425-1和425-2上向RCD 417和控制器414发送信号，这些信号指示存储器装置421-1、…、421-16已完成命令的执行并且准备好执行其它命令。一旦命令已经被执行，控制器414就可以向主机402发送状态信号，所述状态信号指示从主机402接收的命令已经被执行。控制器414-1和414-2可以包含非易失性和/或易失性存储器，例如SRAM存储器，其可以是缓冲器406、在命令执行期间使用的寄存器407、和/或要在存储器装置424-1、…、424-8上执行的后台操作430。
DIMM 410可以包含第一数量的存储器装置421-1、…、421-16。例如，存储器装置421-1、…、421-16可以是DRAM存储器装置，以及其它类型的易失性和/或非易失性存储器。DRAM存储器装置421-1、…、421-16可以一起配对。例如，DRAM存储器装置421-1和421-2一起配对，经由端口422-1和422-2(A侧端口)和总线412-1耦合到主机，并经由端口422-17和422-18(B侧端口)和总线413-1和423-1耦合到控制器414-1。DRAM存储器装置421-3和421-4一起配对，经由端口422-3和422-3(A侧端口)和总线412-2耦合到主机，并经由端口422-19和422-20(B侧端口)和总线413-2和423-1耦合到控制器414-1。DRAM存储器装置421-5和421-6一起配对，经由端口422-5和422-6(A侧端口)和总线412-3耦合到主机，并经由端口422-21和422-22(B侧端口)和总线413-3和423-1耦合到控制器414-1。DRAM存储器装置421-7和421-8一起配对，经由端口422-7和422-8(A侧端口)和总线412-4耦合到主机，并经由端口422-23和422-24(B侧端口)和总线413-4和423-1耦合到控制器414-1。DRAM存储器装置421-9和421-10一起配对，经由端口422-9和422-10(A侧端口)和总线412-5耦合到主机，并经由端口422-25和422-26(B侧端口)和总线413-5和423-2耦合到控制器414-2。DRAM存储器装置421-11和421-12一起配对，经由端口422-11和422-12(A侧端口)和总线412-6耦合到主机，并经由端口422-27和422-28(B侧端口)和总线413-6和423-2耦合到控制器414-2。DRAM存储器装置421-13和421-14一起配对，经由端口422-13和422-14(A侧端口)和总线412-7耦合到主机，并经由端口422-29和422-30(B侧端口)和总线413-7和423-2耦合到控制器414-2。DRAM存储器装置421-15和421-16一起配对，经由端口422-15和422-16(A侧端口)和总线412-8耦合到主机，并经由端口422-31和422-32(B侧端口)和总线413-8和423-2耦合到控制器414-2。
DIMM 410可以包含第二数量的存储器装置424-1、…、424-8。例如，存储器装置421-1、…、421-8可以是3D XPoint存储器装置，以及其它类型的易失性和/或非易失性存储器。
存储器系统400可经配置以通过在命令/地址总线413-1和413-2上从主机控制器408向寄存器时钟驱动器(RCD)217发送命令/地址信息来执行从主机402发送到DIMM 210的命令，并执行数据总线412-1、…、412-16上的数据。来自主机的命令可以包含存储器装置421-1、…421-16的地址信息，其中主机正在请求对存储器装置421-1、…421-16中特定位置处的数据进行操作。来自主机的命令可以包含存储器装置424-1、…、424-8的地址信息，其中主机正在请求对存储器装置424-1、…、424-8中特定位置处的数据进行操作，而存储器装置421-1、…421-16可以在命令执行期间充当缓冲器。
在多个实施例中，存储器装置421-1、…421-16可经配置为高速缓存。例如，存储器装置可经配置为用于存储在存储器装置424-1、…、424-8和/或耦合到计算系统的其它存储器装置中的数据的高速缓存。DIMM 410可经配置以具有可由主机402寻址的一部分存储器装置421-1、…421-16以及经配置为高速缓存的一部分存储器装置421-1、…421-16。
DIMM 410包含一起配对的存储器装置，并且配对的存储器装置中的一个可选择为经由A侧端口耦合到主机402，而配对的存储器装置中的另一个可选择为经由B侧端口耦合到控制器414。例如，与存储器装置421-2配对的存储器装置421-1可以选择为经由端口422-1耦合到主机402，而存储器装置421-2可以选择为经由端口422-2耦合到控制器414-1。端口422-1可以包含多路复用器，以选择并将存储器装置421-1耦合到主机402，同时将存储器装置421-2与主机402隔离。端口422-2可以包含多路复用器，以选择并将存储器装置421-2耦合到控制器414-1，同时将存储器装置421-1与控制器414隔离。主机402可以向DIMM 210发送命令以在所选A侧端口存储器装置(例如，存储器装置421-1)上执行。可以通过经由总线412-1和/或412-2上的端口422-1在主机402与存储器装置421-1之间传输数据来执行命令。DIMM 210还可以执行命令以在所选B侧端口存储器装置(例如，存储器装置421-2)上执行。可以通过经由总线412-1、412-2、423-1和/或423-2上的端口422-1和控制器414-1在存储器装置421-2与其它存储器装置之间传输数据来执行命令。使用B侧端口执行的命令可以在存储器装置421-1、…、421-16之间和/或在存储器装置421-1、…、421-16与存储器装置424-1、…、424-8之间传输数据。端口422-1、…、422-32可以位于存储器装置421-1、…、421-16的外部，如图4所示。
在多个实施例中，可以与经由B侧端口传输数据的命令同时地执行经由A侧端口传输数据的命令。配对存储器装置中存储的数据可以由控制器进行仲裁和协调。已执行向和/或从A侧端口上的一个存储器装置传输了数据以及向和/或从B侧端口上的另一配对存储器装置传输了数据的命令的存储器装置可以将数据存储在所述一对存储器装置中，通过在所述一对存储器装置之间和/或在所述一对存储器装置与存储器装置424-1、…、424-8之间传输数据来协调所述一对存储器装置。例如，在一对存储器装置上发生了A侧端口和B侧端口传输并且DIMM 210处于空闲状态之后，控制器414-1和414-2可以发送命令以协调存储在所述一对存储器装置上的数据，使得通过在所述一对存储器装置之间和/或在所述一对存储器装置与存储器装置424-1、…、424-8之间传输数据而将相同的数据存储在存储器装置中的每一个上。
在多个实施例中，可以从主机402接收和/或由控制器414-1和414-2生成命令，以在存储器装置424-1、…、424-8之间传输数据。可以使用缓冲器406和/或寄存器407经由控制器414-1和414-2在存储器装置424-1、…、424-8之间传输数据。
在多个实施例中，控制器414-1可经配置以在一或多个存储器装置424-1、…、424-4上执行后台操作430。响应于一或多个存储器装置424-1、…、424-4空闲，控制器414-1可以在一或多个存储器装置424-1、…、424-4上执行后台操作430。在一些实例中，响应于主机402向一或多个存储器装置421-1、…、421-8发送命令，控制器414-1可以在一或多个存储器装置424-1、…、424-4上执行后台操作430。所述命令可以发送给存储器装置421-1以刷新存储器装置421-1，并且存储器装置424-1可以响应于主机402向存储器装置421-1发送命令而执行后台操作430。在一些实例中，一或多个存储器装置424-1、…、424-4可以响应于一或多个存储器装置421-1、…、421-8完成命令的执行而停止执行后台操作430。
可以响应于检测到来自主机402的指向一或多个存储器装置421-1、…、421-8的命令而将一或多个存储器装置424-1、…、424-4与主机402隔离。一或多个多路复用器426-1、…、426-4可以将一或多个存储器装置424-1、…、424-4与主机402隔离。在一些实例中，可以响应于一或多个存储器装置424-1、…、424-4与主机402隔离而执行后台操作430。例如，响应于检测到来自主机402的指向存储器装置421-1的命令，可以通过多路复用器426-1将存储器装置424-1与主机402隔离。
在多个实施例中，一或多个存储器装置424-1、…、424-4可以从主机402接收不同命令。一或多个存储器装置424-1、…、424-4可以延迟不同命令的执行，直到一或多个存储器装置421-1、…、421-8的命令完成为止。
在多个实施例中，控制器414-2可经配置以在一或多个存储器装置424-5、…、424-8上执行后台操作430。响应于一或多个存储器装置424-5、…、424-8空闲，控制器414-2可以在一或多个存储器装置424-5、…、424-8上执行后台操作430。在一些实例中，响应于主机402向一或多个存储器装置421-9、…、421-16发送命令，控制器414-2可以在一或多个存储器装置424-5、…、424-8上执行后台操作430。可以将命令指向存储器装置421-9以执行读取操作，并且存储器装置424-5可以响应于主机402向存储器装置421-9发送命令而执行后台操作430。在一些实例中，一或多个存储器装置424-5、…、424-8可以响应于一或多个存储器装置421-9、…、421-16完成命令的执行而停止执行后台操作430。
响应于检测到从主机402到一或多个存储器装置421-9、…、421-16的命令，可以将一或多个存储器装置424-5、…、424-8与主机402隔离。一或多个多路复用器426-5、…、426-8可以将一或多个存储器装置424-5、…、424-8与主机402隔离。在一些实例中，可以响应于一或多个存储器装置424-5、…、424-8与主机402隔离而执行后台操作430。例如，响应于检测到从主机402到存储器装置421-9的命令，可以通过多路复用器426-5将存储器装置424-5与主机402隔离。
在多个实施例中，一或多个存储器装置424-5、…、424-8可以从主机402接收不同命令。一或多个存储器装置424-5、…、424-8可以延迟不同命令的执行，直到一或多个存储器装置421-9、…、421-16的命令完成为止。
图5是根据本公开的多个实施例的计算系统500的框图，所述计算系统包含主机502和存储器系统，所述存储器系统包括具有第一和第二控制器和第一和第二就绪/忙碌总线的双列直插式存储器模块(DIMM)510。在图5中，主机502经由数据总线512-1、…、512-16、命令/地址总线518-1和518-2以及就绪/忙碌总线527-1和527-2耦合到DIMM510。主机502可以经由多个通道(例如，图1A中的通道103-1、…、103-N)耦合到DIMM510。例如，主机502经由包含数据总线512-1、…、512-4、命令/地址总线518-1和就绪/忙碌总线527-1的第一通道耦合到DIMM 510；并且主机502经由包含数据总线512-5、…、512-8、命令地址/总线518-2和就绪/忙碌总线527-2的第二通道耦合到DIMM510。控制器514-1可以从通道1上的主机502接收命令，并且控制器514-2可以从通道2上的主机502接收命令。来自主机502的命令可以经由总线518-1和/或518-2发送到寄存器时钟驱动器(RCD)517，并且命令可以从RCD 517经由总线519-1发送到控制器514-1以及经由总线519-2发送到控制器514-2。
DIMM 510可以包含控制器514-1和514-2。控制器514-1可以耦合到并发送信号以控制存储器装置521-1、…、521-4和存储器装置424-1、…、424-4的操作。控制器514-2可以耦合到并发送信号以控制存储器装置521-5、…、521-8和存储器装置524-5、…、524-8的操作。具有控制器514-1和514-2的DIMM 510可以允许存储器装置521-1、…、521-4和存储器装置524-1、…、524-4独立于存储器装置521-5、…、521-8和存储器装置524-5、…、524-8进行操作。控制器514-1耦合到控制器514-2，并且可以在控制器514-1与514-2之间传输数据。因此，控制器514-1可以独立于其它存储器装置来操作存储器装置521-1、…、521-4和存储器装置524-1、…、524-4，并且还可以从存储器装置521-1、…、521-4和存储器装置524-1、…、524-4向例如存储器装置521-5、…、521-8和存储器装置524-5、…、524-8等其它存储器装置传输数据。
DIMM 510可以包含第一数量的存储器装置521-1、…、521-8。例如，存储器装置521-1、…、521-8可以是DRAM存储器装置，以及其它类型的易失性和/或非易失性存储器。DIMM 510可以包含第二数量的存储器装置524-1、…、524-8。例如，存储器装置521-1、…、521-8可以是3D XPoint存储器装置，以及其它类型的易失性和/或非易失性存储器。
控制器514-1和514-2可以分别在就绪/忙碌总线527-1和524-2上向主机502发送就绪/忙碌信号。就绪/忙碌信号可以向主机502指示控制器514-1和/或514-2是否准备好从主机502接收命令。例如，如果DIMM 510上的控制器514-1正忙于执行命令，例如在存储器装置521-1、…、521-4与存储器装置524-1、…、524-4之间传输数据，则控制器514-1没有准备好在通道1上接收命令，但是控制器514-2可以在通道2上接收命令。控制器514-1可以在就绪/忙碌总线527-1上向主机502发送就绪/忙碌信号，指示控制器514-1还没有准备好在通道1上接收命令，并且控制器514-2可以在就绪/忙碌总线527-2上向主机发送就绪/忙碌信号，指示控制器514-2已准备好在通道2上从主机502接收命令。主机502可以在第二通道上向控制器514-2发送命令以用于在存储器装置521-5、…、521-8和/或存储器装置524-5、…、524-8上执行。一旦控制器514-1不再忙于执行命令，例如在与通道1相关联的存储器装置上传输数据的命令，控制器514-1就可以在就绪/忙碌总线527-1上向主机502发送就绪/忙碌信号，指示控制器514-1准备好在通道1上从主机502接收命令。主机502可以响应于接收到就绪/忙碌信号而在通道1上向控制器514-1发送命令。
控制器514-1和514-2可以从主机502接收命令。来自主机502的命令可以经由总线518-1和/或518-2发送到寄存器时钟驱动器(RCD)517，并且命令可以分别经由总线519-1和/或519-2从RCD 517发送到控制器514-1和514-2。控制器514-1和514-2可以从RCD 517接收命令并且将与命令相关联的数据(例如，命令指令和/或在命令执行期间从存储器装置521和/或524读取和/或要写入存储器装置521和/或524的数据)存储在缓冲器506中。控制器514-1和514-2可以经由RCD 517向总线525-1和/或525-2上的存储器装置521-1、…、521-8发送命令，并且存储器装置521-1、…、521-8可以通过在存储器装置521-1、…、521-8与主机502和/或存储器装置521-1、…、521-8与存储器装置524-1、…、524-8之间传输数据来执行命令。存储器装置521-1、…、521-8可以在总线525-1和525-2上向RCD 517和控制器514-1和514-2发送信号，这些信号指示存储器装置521-1、…、521-8已完成命令的执行并且准备好执行其它命令。一旦命令已经被执行，控制器514-1和514-2就可以向主机502发送状态信号，指示从主机502接收的命令已经被执行。控制器514-1和514-2可以包含非易失性和/或易失性存储器，例如SRAM存储器，其可以是缓冲器506、在命令执行期间使用的寄存器507、和/或将在存储器装置524-1、…、524-8上执行的后台操作530。
存储器系统500可经配置以通过在命令/地址总线518上从主机控制器508向寄存器时钟驱动器(RCD)517发送命令/地址信息来执行从主机502发送到DIMM 510的命令，并执行数据总线512-1、…、512-8上的数据。来自主机的命令可以包含存储器装置521-1、…521-8的地址信息，其中主机正在请求对存储器装置521-1、…521-16中特定位置的数据进行操作。来自主机的命令可以包含存储器装置524-1、…、524-4的地址信息，其中主机正在请求对存储器装置524-1、…、524-4中特定位置处的数据进行操作，而存储器装置521-5、…521-8可以在命令执行期间充当缓冲器。
在多个实施例中，存储器装置521-1、…521-8可经配置为高速缓存。例如，存储器装置可经配置为用于存储在存储器装置524-1、…、524-8和/或耦合到计算系统的其它存储器装置中的数据的高速缓存。DIMM 510可经配置以具有可由主机502寻址的一部分存储器装置521-1、…521-8以及经配置为高速缓存的一部分存储器装置521-1、…521-8。
在多个实施例中，可以从主机502接收和/或由控制器514-1和514-2生成命令，以在存储器装置524-1、…、524-8之间传输数据。可以使用缓冲器506和/或寄存器507经由控制器514-1和514-2在存储器装置524-1、…、524-8之间传输数据。
控制器514-1和514-2可经配置以在存储器装置524-1、…、524-8上执行后台操作530。例如，响应于控制器514-1向主机502发送指示控制器514-1尚未准备好在通道1上接收命令的就绪/忙碌信号，控制器514-1可以在存储器装置524-1上执行后台操作530。
在多个实施例中，控制器514-1和514-2可经配置以停止在存储器装置524-1、…、524-8上执行后台操作630。例如，响应于控制器514-1向主机502发送指示控制器514-1准备好在通道1上接收命令的就绪/忙碌信号，控制器514-1可以停止在存储器装置524-1上执行后台操作530。图6是根据多个实施例的包含后台操作和时间计算器的控制器的框图。
如上所述，控制器614可以在存储器装置(例如，图5中的存储器装置524-1、…、524-8)上执行后台操作630。后台操作630可以包含清除数据634。例如，存储器装置可经配置以清除未使用的数据作为后台操作630。存储器装置可以响应于存储器装置空闲和/或响应于主机(例如，图5中的主机502)向不同的存储器装置(例如，图5中的存储器装置521-1、…、521-16)发送命令而清除未使用的数据。
后台操作630可以包含在存储器装置(例如，图5中的存储器装置524-1、…、524-8)上执行垃圾收集636。垃圾收集可以包含将数据移动和/或擦除到存储器装置的空闲部分以供将来使用。例如，存储器装置可经配置以响应于存储器装置空闲和/或响应于主机(例如，图5中的主机502)向不同的存储器装置(例如，图5中的存储器装置521-1、…、521-16)发送命令而执行垃圾收集636。
在多个实施例中，后台操作630可以包含调整存储器装置(例如，图5中的存储器装置524-1、…、524-8)的阈值电压638。例如，存储器装置可经配置以响应于存储器装置空闲和/或响应于主机(例如，图5中的主机502)向不同的存储器装置(例如，图5中的存储器装置521-1、…、521-16)发送命令而调整阈值电压638。
后台操作630还可以包含在存储器装置(例如，图5中的521-1、…、521-16)上执行协调操作。例如，存储器装置(例如，图5中的存储器装置521-1)可以通过在所述存储器装置与另一个存储器装置(例如，图5中的存储器装置524-1)之间传输数据来协调存储在其上的数据以匹配存储在其配对存储器装置(例如，图5中的存储器装置521-2)上的数据。例如，可以响应于存储器装置空闲和/或主机(例如，图5中的主机502)向配对存储器装置发送命令而进行协调操作639。
后台操作630可以是清除数据634、执行垃圾收集636、调整阈值电压638以及协调数据，但是后台操作630不限于这些操作。
在多个实施例中，控制器614可以包含时间计算器632。如上所述，可以在存储器装置(例如，图5中的存储器装置524-1、…、524-8)上响应于主机(例如，图5中的主机502)向不同的存储器装置(例如，存储器装置521-1、…、521-16)发送命令而执行后台操作630。时间计算器632可以用于计算不同的存储器装置执行命令将花费的时间段。存储器装置可以基于不同存储器装置执行命令所花费的时间段来选择要执行的后台操作和/或要执行的后台操作的数量。
图7是示出根据本公开的多个实施例的在存储器装置上执行后台操作的实例的流程图。例如，可以通过例如图5所示的存储器装置524-1之类的存储器装置来执行图7中描述的过程。
在框742处，方法740可以包含检测从主机(例如，图5中的主机502)发送到具有多个存储器装置的双列直插式存储器模块(DIMM)上的至少一个存储器装置的命令。在一些实例中，控制器(例如，图5中的控制器514)和/或存储器装置(例如，存储器装置524-1、…、524-8)可以检测命令。
在框744处，方法740可以进一步包含识别多个存储器装置中的第一存储器装置(例如，图5中的存储器装置524-1)的空闲状态。在一些实例中，当第一存储器装置没有要执行的命令时，第一存储器装置可以是空闲的。
在框746处，方法740可以进一步包含确定命令指向多个存储器装置中的第二存储器装置(例如，图5中的存储器装置521-1)。
在框748处，方法740可以进一步包含：响应于所识别的第一存储器装置的空闲状态并确定命令指向第二存储器装置，在第一存储器装置上执行后台操作。
尽管已在本文中说明并描述了具体实施例，但所属领域的一般技术人员应了解，经计算以实现相同结果的布置可取代所展示的具体实施例。本公开意欲涵盖本公开的各种实施例的调适或变化。应理解，以上描述是以说明性方式进行的，而不是限制性的。在查阅以上描述后，以上实施例和本文未具体描述的其它实施例的组合对于所属领域的技术人员来说将显而易见。本公开的各种实施例的范围包含其中使用以上结构和方法的其它应用。因此，本公开的各种实施例的范围应参考所附权利要求书以及此类权利要求被赋予的等效物的完整范围而确定。
本文描述的功能可以硬件、由处理器执行的软件、固件或其任何组合来实施。如果在由处理器执行的软件中实现，则功能可以作为一或多个指令或代码存储在计算机可读媒体上或通过计算机可读媒体传输。其它实例和实施方案在本公开及所附权利要求书的范围内。例如，归因于软件的性质，本文中所描述的功能可使用由处理器执行的软件、硬件、固件、硬连线或任何这些的组合来实施。实施功能的特征也可在物理上位于各个位置处，包含经分布以使得功能的各部分在不同物理位置处实施。
并且，如本文中所使用，包含在权利要求书中，项目的列表(例如，以例如“中的至少一者”或“中的一或多者”的短语开始的项目的列表)中所使用的“或”指示包含性列表，使得(例如)A、B或C中的至少一者的列表意指A或B或C或AB或AC或BC或ABC(即，A和B和C)。为了避免疑问，A、B或C中的至少一者或其任何组合的列表同样是包含性列表。另外，如本文所用，短语“基于”不应理解为提及封闭条件集。例如，在不脱离本公开的范围的情况下，描述为“基于条件A”的示例性步骤可以基于条件A和条件B两者。换句话说，如本文中所使用，短语“基于”应同样地解释为短语“至少部分地基于”。
在前述具体实施方式中，出于简化本公开的目的而将各种特征一起分组在单个实施例中。本公开的这一方法不应被理解为反映本公开的所公开实施例必须比在每项权利要求中明确叙述那样使用更多特征的意图。实际上，如所附权利要求书所反映，本发明标的物在于单个所公开实施例的不到全部的特征。因此，以下权利要求特此并入于具体实施方式中，其中每项权利要求就其自身而言作为单独实施例。

Claims (24)

1.一种存储器设备，其包括：
第一存储器装置，其中所述第一存储器装置包含存储器单元阵列；
多路复用器，其耦合到所述第一存储器装置；
寄存器时钟驱动器，其耦合到所述多路复用器；
控制器，其耦合到所述寄存器时钟驱动器；以及
第二存储器装置，其耦合到所述控制器，其中所述第二存储器装置包含存储器单元阵列，其中所述第二存储器装置经配置以响应于所述多路复用器将所述第二存储器装置与主机隔离而执行后台操作，且其中所述多路复用器响应于所述控制器经由所述寄存器时钟驱动器从所述主机接收用于所述第一存储器装置的命令而隔离所述第二存储器装置。
2.根据权利要求1所述的设备，其中所述第一存储器装置是非易失性双列直插式存储器模块NVDIMM。
3.根据权利要求1所述的设备，其中所述第二存储器装置是非易失性存储器装置。
4.根据权利要求1所述的设备，其中响应于所述多路复用器将所述第二存储器装置与所述主机隔离，所述第一存储器装置使用所述主机与所述第一和第二存储器装置之间的通道的全部带宽。
5.根据权利要求1所述的设备，其中所述第二存储器装置响应于所述第一存储器装置完成所述命令的执行而停止执行所述后台操作。
6.一种存储器系统，其包括：
主机；
寄存器时钟驱动器，其耦合到所述主机；
控制器，其耦合到所述寄存器时钟驱动器；
第一存储器装置，其耦合到所述控制器；
多路复用器，其耦合到所述寄存器时钟驱动器；以及
第二存储器装置，其耦合到所述多路复用器，其中所述第一存储器装置空闲且所述第一存储器装置响应于所述多路复用器将所述第一存储器装置与所述主机隔离而执行后台操作，且其中所述多路复用器响应于所述控制器经由所述寄存器时钟驱动器从所述主机接收用于所述第二存储器装置的命令而隔离所述第一存储器装置。
7.根据权利要求6所述的系统，其中所述第一存储器装置经配置以清除未使用的数据作为所述后台操作。
8.根据权利要求6所述的系统，其中所述第一存储器装置经配置以执行垃圾收集作为所述后台操作。
9.根据权利要求6所述的系统，其中所述第一存储器装置经配置以调整阈值电压作为所述后台操作。
10.根据权利要求6所述的系统，其中所述第一存储器装置计算所述第二存储器装置完成所述命令的执行的时间段。
11.根据权利要求10所述的系统，其中所述第一存储器装置基于所计算的时间段执行多个后台操作。
12.一种用以操作存储器装置的方法，其包括：
检测经由寄存器时钟驱动器从主机发送到具有多个存储器装置的双列直插式存储器模块DIMM上的至少一个存储器装置的命令；
识别所述多个存储器装置中的第一存储器装置的空闲状态；
经由控制器确定所述命令指向所述多个存储器装置中的第二存储器装置；
响应于检测到所述命令且确定所述命令指向所述第二存储器装置而将所述第一存储器装置与所述主机隔离；以及
响应于多路复用器隔离所述第一存储器装置而在所述第一存储器装置上执行后台操作。
13.根据权利要求12所述的方法，其进一步包括在所述第一存储器装置处从所述主机接收不同命令。
14.根据权利要求13所述的方法，其进一步包括延迟所述不同命令的执行，直到所述命令的执行完成为止。
15.根据权利要求12所述的方法，其进一步包括响应于接收到所述命令而在所述第二存储器装置上执行读取操作。
16.根据权利要求12所述的方法，其进一步包括计算所述第二存储器装置完成所述命令的执行的时间段。
17.根据权利要求16所述的方法，其中基于所计算的时间段来选择所述后台操作。
18.根据权利要求12所述的方法，其进一步包括刷新所述第二存储器装置。
19.根据权利要求18所述的方法，其进一步包括响应于刷新所述第二存储器装置而终止所述后台操作。
20.根据权利要求12所述的方法，其进一步包括在所述第一存储器装置处从所述主机接收另一命令。
21.根据权利要求12所述的方法，其中所述后台操作包含清除未使用的数据。
22.根据权利要求12所述的方法，其中所述后台操作包含执行垃圾收集。
23.根据权利要求12所述的方法，其中所述后台操作包含调整阈值电压。
24.根据权利要求12所述的方法，其中所述后台操作包含协调操作。
CN202010125717.4A 2019-03-01 2020-02-27 用以执行存储器中的后台操作的设备、系统和方法 Active CN111639040B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/290,110 2019-03-01
US16/290,110 US10789015B2 (en) 2019-03-01 2019-03-01 Background operations in memory

Publications (2)

Publication Number Publication Date
CN111639040A CN111639040A (zh) 2020-09-08
CN111639040B true CN111639040B (zh) 2021-10-08

Family

ID=72236091

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010125717.4A Active CN111639040B (zh) 2019-03-01 2020-02-27 用以执行存储器中的后台操作的设备、系统和方法

Country Status (2)

Country Link
US (2) US10789015B2 (zh)
CN (1) CN111639040B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3786804B1 (en) * 2019-08-30 2023-04-05 Canon Kabushiki Kaisha Recording apparatus, image capturing apparatus, control method, and storage medium

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107491396A (zh) * 2016-06-10 2017-12-19 爱思开海力士有限公司 存储器系统及其操作方法
WO2019030571A1 (en) * 2017-08-07 2019-02-14 Toshiba Memory Corporation SSD ARCHITECTURE SUPPORTING LOW LATENCY OPERATION

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7404032B2 (en) * 2000-01-05 2008-07-22 Rambus Inc. Configurable width buffered module having switch elements
US7133960B1 (en) * 2003-12-31 2006-11-07 Intel Corporation Logical to physical address mapping of chip selects
FR2884629B1 (fr) * 2005-04-15 2007-06-22 Atmel Corp Dispositif d'amelioration de la bande passante pour des circuits munis de controleurs memoires multiples
US8000134B2 (en) * 2006-05-15 2011-08-16 Apple Inc. Off-die charge pump that supplies multiple flash devices
JP4901316B2 (ja) * 2006-06-06 2012-03-21 株式会社日立製作所 ストレージシステム及び記憶制御装置
US20080270683A1 (en) * 2007-04-25 2008-10-30 International Business Machines Corporation Systems and methods for a dram concurrent refresh engine with processor interface
US20080307156A1 (en) * 2007-06-08 2008-12-11 Sinclair Alan W System For Interfacing A Host Operating Through A Logical Address Space With A Direct File Storage Medium
US9015399B2 (en) * 2007-08-20 2015-04-21 Convey Computer Multiple data channel memory module architecture
US8185685B2 (en) * 2007-12-14 2012-05-22 Hitachi Global Storage Technologies Netherlands B.V. NAND flash module replacement for DRAM module
US10380022B2 (en) * 2011-07-28 2019-08-13 Netlist, Inc. Hybrid memory module and system and method of operating the same
US9880754B2 (en) * 2014-07-09 2018-01-30 Dell Products, Lp System and method for enabling transportability of a non volatile dual inline memory module
US11579774B2 (en) * 2015-01-20 2023-02-14 Ultrata, Llc Object memory data flow triggers
US9696934B2 (en) * 2015-02-12 2017-07-04 Western Digital Technologies, Inc. Hybrid solid state drive (SSD) using PCM or other high performance solid-state memory
US10157017B2 (en) 2015-04-30 2018-12-18 Hewlett Packard Enterprise Development Lp Replicating data using dual-port non-volatile dual in-line memory modules
US20170371776A1 (en) 2015-04-30 2017-12-28 Hewlett Packard Enterprise Development Lp Migrating data using dual-port non-volatile dual in-line memory modules
US10649680B2 (en) 2015-04-30 2020-05-12 Hewlett Packard Enterprise Development Lp Dual-port non-volatile dual in-line memory modules
US20160349817A1 (en) * 2015-05-29 2016-12-01 Intel Corporation Power protected memory with centralized storage
KR102251815B1 (ko) * 2015-07-02 2021-05-13 삼성전자주식회사 메모리 장치 및 메모리 시스템
KR102430561B1 (ko) 2015-09-11 2022-08-09 삼성전자주식회사 듀얼 포트 디램을 포함하는 메모리 모듈
US10073790B2 (en) 2015-12-03 2018-09-11 Samsung Electronics Co., Ltd. Electronic system with memory management mechanism and method of operation thereof
US10592114B2 (en) * 2016-03-03 2020-03-17 Samsung Electronics Co., Ltd. Coordinated in-module RAS features for synchronous DDR compatible memory
KR102535738B1 (ko) * 2016-03-28 2023-05-25 에스케이하이닉스 주식회사 비휘발성 듀얼 인 라인 메모리 시스템, 메모리 모듈, 및 메모리 모듈의 동작 방법
KR102554496B1 (ko) * 2016-07-14 2023-07-13 에스케이하이닉스 주식회사 복수개의 메모리 모듈을 포함하는 데이터 처리 시스템
US20180059945A1 (en) * 2016-08-26 2018-03-01 Sandisk Technologies Llc Media Controller with Response Buffer for Improved Data Bus Transmissions and Method for Use Therewith
US10180793B2 (en) * 2017-01-31 2019-01-15 Hewlett Packard Enterprise Development Lp Performance attributes for memory
US10229018B2 (en) 2017-02-27 2019-03-12 Dell Products, Lp System and method for data restore flexibility on dual channel NVDIMMs
US20180246643A1 (en) 2017-02-28 2018-08-30 Dell Products, Lp System and Method to Perform Runtime Saves on Dual Data Rate NVDIMMs
KR20190030790A (ko) * 2017-09-14 2019-03-25 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
KR20190106228A (ko) * 2018-03-08 2019-09-18 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
KR102617016B1 (ko) * 2018-09-17 2023-12-27 삼성전자주식회사 자주 접근되는 어드레스를 검출하는 레지스터 클럭 드라이버를 포함하는 메모리 모듈

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107491396A (zh) * 2016-06-10 2017-12-19 爱思开海力士有限公司 存储器系统及其操作方法
WO2019030571A1 (en) * 2017-08-07 2019-02-14 Toshiba Memory Corporation SSD ARCHITECTURE SUPPORTING LOW LATENCY OPERATION

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
《NDN host mode》;Haitao Zhang 等;《ACM SIGCOMM Computer Communication Review》;20180903;第48卷(第3期);第35-41页 *

Also Published As

Publication number Publication date
US20210011664A1 (en) 2021-01-14
US10789015B2 (en) 2020-09-29
US11762582B2 (en) 2023-09-19
US20200278811A1 (en) 2020-09-03
CN111639040A (zh) 2020-09-08

Similar Documents

Publication Publication Date Title
US10553273B2 (en) Semiconductor memory device and data path configuration method thereof
CN111639040B (zh) 用以执行存储器中的后台操作的设备、系统和方法
CN111639039B (zh) 与双速存储器有关的设备和方法
CN111638777B (zh) 存储器中的电力管理及其相关方法
CN112714933A (zh) 在存储器中以及在存储器模块的装置之间的直接数据传送
CN112771614B (zh) 端口开关存储器中的数据传送
EP3857348A1 (en) Addressing in memory with a read identification (rid) number
CN113508367B (zh) 存储器、存储器模块和非易失性存储器的存储器映射
US20110047318A1 (en) Reducing capacitive load in a large memory array
JP2014149669A (ja) 半導体記憶装置
US20220214600A1 (en) Command bus in memory

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant