CN112769427A - 一种自时钟异步系统 - Google Patents

一种自时钟异步系统 Download PDF

Info

Publication number
CN112769427A
CN112769427A CN202110369984.0A CN202110369984A CN112769427A CN 112769427 A CN112769427 A CN 112769427A CN 202110369984 A CN202110369984 A CN 202110369984A CN 112769427 A CN112769427 A CN 112769427A
Authority
CN
China
Prior art keywords
signal
output module
signal output
state
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110369984.0A
Other languages
English (en)
Other versions
CN112769427B (zh
Inventor
袁甲
胡晓宇
凌康
于增辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Zhongke Xinrui Technology Co ltd
Original Assignee
Beijing Zhongke Xinrui Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Zhongke Xinrui Technology Co ltd filed Critical Beijing Zhongke Xinrui Technology Co ltd
Priority to CN202110369984.0A priority Critical patent/CN112769427B/zh
Publication of CN112769427A publication Critical patent/CN112769427A/zh
Application granted granted Critical
Publication of CN112769427B publication Critical patent/CN112769427B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Information Transfer Systems (AREA)

Abstract

本发明公开了一种自时钟异步系统，包括：当前状态信号输出模块、第一状态信号输出模块、比较模块、第一请求信号输出模块、第一控制模块和第二控制模块。当前状态信号输出模块输出当前状态信号，第一状态信号输出模块用于根据当前状态信号输出第一状态信号，比较模块用于比较第一状态信号和当前状态信号是否相等，如果不相等则产生比较信号；第一请求信号输出模块用于根据比较信号和第二请求信号输出第一请求信号；第一控制模块用于根据第一请求信号和第二应答信号输出第一应答信号和第三请求信号；第二控制模块用于根据第一应答信号和第三请求信号输出第二请求信号、第二应答信号和第一时钟信号。本发明解决了状态机的时钟信号抖动和倾斜问题。

Description

一种自时钟异步系统
技术领域
本发明涉及状态机技术领域，特别是涉及一种自时钟异步系统。
背景技术
状态机在控制电路设计中应用广泛，现有的同步状态机通过单一外部时钟信号控制，设计中时钟周期必须保证组合逻辑最长延时路径的时序要求，而且时钟信号受时钟抖动和倾斜影响较大，较难与其它时钟域的系统兼容。因此亟需解决状态机的时钟信号抖动和倾斜问题。
发明内容
本发明的目的是提供一种自时钟异步系统，解决了状态机的时钟信号抖动和倾斜问题。
为实现上述目的，本发明提供了一种自时钟异步系统，所述自时钟异步系统包括：
当前状态信号输出模块，用于根据第一状态信号和第一时钟信号输出当前状态信号；
第一状态信号输出模块，分别与状态机和所述当前状态信号输出模块连接，用于接收状态机输出的数据信号，并根据所述当前状态信号输出所述第一状态信号和处理后的数据信号；
比较模块，分别与所述第一状态信号输出模块和所述当前状态信号输出模块连接，用于比较所述第一状态信号和所述当前状态信号是否相等，如果相等，则不产生比较信号，如果不相等，则产生比较信号；
第一请求信号输出模块，与所述比较模块连接，用于根据所述比较信号和第二请求信号输出第一请求信号；
第一控制模块，与所述第一请求信号输出模块连接，用于根据所述第一请求信号和第二应答信号输出第一应答信号和第三请求信号；
第二控制模块，分别与所述第一请求信号输出模块、所述第一控制模块和所述当前状态信号输出模块连接，用于根据所述第一应答信号和所述第三请求信号输出第二请求信号、第二应答信号和第一时钟信号，并将所述第二请求信号发送至所述第一请求信号输出模块，将所述第二应答信号发送至所述第一控制模块，将所述第一时钟信号发送至当前状态信号输出模块。
可选地，所述当前状态信号输出模块为状态寄存器。
可选地，所述第一状态信号输出模块为组合逻辑电路。
可选地，所述比较模块为异或门。
可选地，所述第一请求信号输出模块为与门。
可选地，所述第一控制模块为延迟控制器。
可选地，所述第二控制模块为寄存控制器。
根据本发明提供的具体实施例，本发明公开了以下技术效果：
本发明公开了一种自时钟异步系统，所述系统包括：当前状态信号输出模块、第一状态信号输出模块、比较模块、第一请求信号输出模块、第一控制模块和第二控制模块。当前状态信号输出模块用于根据第一状态信号和第一时钟信号输出当前状态信号，第一状态信号输出模块用于根据当前状态信号输出第一状态信号，比较模块用于比较第一状态信号和当前状态信号是否相等，如果不相等则产生比较信号；第一请求信号输出模块用于根据比较信号和第二请求信号输出第一请求信号；第一控制模块用于根据第一请求信号和第二应答信号输出第一应答信号和第三请求信号；第二控制模块用于根据第一应答信号和第三请求信号输出第二请求信号、第二应答信号和第一时钟信号。本发明解决了状态机的时钟信号抖动和倾斜问题。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例自时钟异步系统结构图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明的目的是提供一种自时钟异步系统，解决了状态机的时钟信号抖动和倾斜问题。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。
图1为本发明实施例自时钟异步系统结构图，如图1所示，所述系统包括：当前状态信号输出模块Reg state、第一状态信号输出模块CL、比较模块XOR、第一请求信号输出模块AND、第一控制模块Dumming control+delay和第二控制模块Reg Control。第一状态信号输出模块2分别与状态机和所述当前状态信号输出模块1连接，比较模块3分别与所述第一状态信号输出模块2和所述当前状态信号输出模块1连接，第一请求信号输出模块4与所述比较模块3连接，第一控制模块5与所述第一请求信号输出模块4连接，第二控制模块6分别与所述第一请求信号输出模块4、所述第一控制模块5和当前状态信号输出模块1连接。当前状态信号输出模块1用于根据第一状态信号Next State和第一时钟信号输出当前状态信号Current State；第一状态信号输出模块2用于接收状态机输出的数据信号，并根据所述当前状态信号输出所述第一状态信号和处理后的数据信号；比较模块3用于比较所述第一状态信号和所述当前状态信号是否相等，如果相等，则不产生比较信号，如果不相等，则产生比较信号；第一请求信号输出模块4用于根据所述比较信号和第二请求信号B.req1输出第一请求信号B.req；第一控制模块5用于根据所述第一请求信号和第二应答信号B.ack输出第一应答信号A.ack和第三请求信号A.req；第二控制模块6用于根据所述第一应答信号和所述第三请求信号输出第二请求信号、第二应答信号和第一时钟信号g，并将所述第二请求信号发送至所述第一请求信号输出模块4，将所述第二应答信号发送至所述第一控制模块5，将所述第一时钟信号发送至所述当前状态信号输出模块1。
在本发明实施例中，所述当前状态信号输出模块1为状态寄存器。所述第一状态信号输出模块2为组合逻辑电路。所述比较模块3为异或门。所述第一请求信号输出模块4为与门。所述第一控制模块5为延迟控制器。所述第二控制模块6为寄存控制器。
本发明公开了一种自时钟异步状态机，利用两个异步流水线控制器（寄存控制器和延迟控制器）和异或门构成的状态震荡回路，实现的状态机内部的状态寄存器的控制。当组合逻辑电路输出的下一状态（第一状态信号）与状态寄存器输出的当前状态（当前状态信号）不同时，异或门开启异步流水线状态震荡，寄存控制器产生第一时钟信号触发状态寄存器更新状态机的状态。当状态寄存器输出的当前状态信号与组合逻辑电路输出的下一状态一致时，异或门关闭异步流水线状态震荡，寄存控制器停止产生用于触发状态寄存器更新状态的第一时钟信号。
本发明根据组合逻辑电路的延迟，匹配延迟控制器的握手信号延迟以满足状态机正确运行，使状态机在组合逻辑电路输出的第一状态信号发生变化时产生自时钟信号（第一时钟信号），触发状态寄存器更新状态机的状态，而不需要外部时钟信号的控制。从而解决了同步状态机的时钟信号抖动和倾斜问题，而且由于不存在外部时钟控制信号，本发明减小了状态机与其它时钟域系统兼容的难度，且从根本上减少了电路中由于时钟信号产生的动态功耗。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。
本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处。综上所述，本说明书内容不应理解为对本发明的限制。

Claims (7)

1.一种自时钟异步系统，其特征在于，所述自时钟异步系统包括：
当前状态信号输出模块，用于根据第一状态信号和第一时钟信号输出当前状态信号；
第一状态信号输出模块，分别与状态机和所述当前状态信号输出模块连接，用于接收状态机输出的数据信号，并根据所述当前状态信号输出所述第一状态信号和处理后的数据信号；
比较模块，分别与所述第一状态信号输出模块和所述当前状态信号输出模块连接，用于比较所述第一状态信号和所述当前状态信号是否相等，如果相等，则不产生比较信号，如果不相等，则产生比较信号；
第一请求信号输出模块，与所述比较模块连接，用于根据所述比较信号和第二请求信号输出第一请求信号；
第一控制模块，与所述第一请求信号输出模块连接，用于根据所述第一请求信号和第二应答信号输出第一应答信号和第三请求信号；
第二控制模块，分别与所述第一请求信号输出模块、所述第一控制模块和所述当前状态信号输出模块连接，用于根据所述第一应答信号和所述第三请求信号输出第二请求信号、第二应答信号和第一时钟信号，并将所述第二请求信号发送至所述第一请求信号输出模块，将所述第二应答信号发送至所述第一控制模块，将所述第一时钟信号发送至当前状态信号输出模块。
2.根据权利要求1所述的自时钟异步系统，其特征在于，所述当前状态信号输出模块为状态寄存器。
3.根据权利要求1所述的自时钟异步系统，其特征在于，所述第一状态信号输出模块为组合逻辑电路。
4.根据权利要求1所述的自时钟异步系统，其特征在于，所述比较模块为异或门。
5.根据权利要求1所述的自时钟异步系统，其特征在于，所述第一请求信号输出模块为与门。
6.根据权利要求1所述的自时钟异步系统，其特征在于，所述第一控制模块为延迟控制器。
7.根据权利要求1所述的自时钟异步系统，其特征在于，所述第二控制模块为寄存控制器。
CN202110369984.0A 2021-04-07 2021-04-07 一种自时钟异步系统 Active CN112769427B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110369984.0A CN112769427B (zh) 2021-04-07 2021-04-07 一种自时钟异步系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110369984.0A CN112769427B (zh) 2021-04-07 2021-04-07 一种自时钟异步系统

Publications (2)

Publication Number Publication Date
CN112769427A true CN112769427A (zh) 2021-05-07
CN112769427B CN112769427B (zh) 2021-10-08

Family

ID=75691190

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110369984.0A Active CN112769427B (zh) 2021-04-07 2021-04-07 一种自时钟异步系统

Country Status (1)

Country Link
CN (1) CN112769427B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114696812A (zh) * 2022-04-08 2022-07-01 北京中科芯蕊科技有限公司 一种自时钟异步状态机

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108090015A (zh) * 2017-12-22 2018-05-29 西安烽火电子科技有限责任公司 一种用于多类型接口异构互联的高速串口通信方法
EP3399616A1 (en) * 2017-05-05 2018-11-07 Hamilton Sundstrand Corporation Ground/voltage open input
CN209640845U (zh) * 2019-03-27 2019-11-15 上海磐启微电子有限公司 一种自适应低功耗异步串行接口
CN112019166A (zh) * 2020-09-04 2020-12-01 北京中科芯蕊科技有限公司 一种亚阈值单周期时钟降频控制电路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3399616A1 (en) * 2017-05-05 2018-11-07 Hamilton Sundstrand Corporation Ground/voltage open input
CN108090015A (zh) * 2017-12-22 2018-05-29 西安烽火电子科技有限责任公司 一种用于多类型接口异构互联的高速串口通信方法
CN209640845U (zh) * 2019-03-27 2019-11-15 上海磐启微电子有限公司 一种自适应低功耗异步串行接口
CN112019166A (zh) * 2020-09-04 2020-12-01 北京中科芯蕊科技有限公司 一种亚阈值单周期时钟降频控制电路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114696812A (zh) * 2022-04-08 2022-07-01 北京中科芯蕊科技有限公司 一种自时钟异步状态机
CN114696812B (zh) * 2022-04-08 2024-06-07 北京中科芯蕊科技有限公司 一种自时钟异步状态机

Also Published As

Publication number Publication date
CN112769427B (zh) 2021-10-08

Similar Documents

Publication Publication Date Title
KR102367967B1 (ko) 명령 지연 조절 회로를 포함하는 장치 및 방법
US8384435B2 (en) Clock switching circuit with priority multiplexer
JP4751178B2 (ja) 同期型半導体装置
EP2808800B1 (en) Multiple data rate memory with read timing information
JP2010287304A (ja) 半導体メモリ装置および出力イネーブル信号生成方法
CN109800192B (zh) 电子设备、fpga芯片及其接口电路
CN112769427B (zh) 一种自时钟异步系统
EP2223193B1 (en) Glitch free 2-way clock switch
CN113009961A (zh) 一种跨时钟同步电路及SoC系统
JPH0654474B2 (ja) 時間に関連した誤り検出装置とその方法
US7395450B2 (en) Synchronous/asynchronous interface circuit and electronic device
TW487923B (en) Delay locked loop for use in semiconductor memory device
JP2018514873A (ja) 集積回路間の通信
KR100656462B1 (ko) 반도체 메모리 장치의 데이터 출력 클럭 생성 회로 및 방법
US7042267B1 (en) Gated clock circuit with a substantially increased control signal delay
US6195769B1 (en) Failsafe asynchronous data transfer corruption indicator
JPWO2008152755A1 (ja) タイミングリカバリ回路、通信ノード、ネットワークシステム、及び電子機器
US6842052B2 (en) Multiple asynchronous switching system
JP2002300009A (ja) Ｄ型フリップフロップ回路装置
US10429881B2 (en) Semiconductor device for stopping an oscillating clock signal from being provided to an IP block, a semiconductor system having the semiconductor device, and a method of operating the semiconductor device
US6041418A (en) Race free and technology independent flag generating circuitry associated with two asynchronous clocks
CN116248087B (zh) 避免毛刺生成的方法和电路
US11487600B2 (en) Electronic circuit
CN218825352U (zh) 数据传输电路、芯片、电子部件及电子设备
JP5315882B2 (ja) 半導体装置及び通信方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant