CN112768457A - 形成三维存储器结构的方法和掩膜板 - Google Patents
形成三维存储器结构的方法和掩膜板 Download PDFInfo
- Publication number
- CN112768457A CN112768457A CN202011537966.0A CN202011537966A CN112768457A CN 112768457 A CN112768457 A CN 112768457A CN 202011537966 A CN202011537966 A CN 202011537966A CN 112768457 A CN112768457 A CN 112768457A
- Authority
- CN
- China
- Prior art keywords
- mask
- openings
- substrate
- forming
- stacked structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 88
- 230000015654 memory Effects 0.000 title claims abstract description 32
- 239000000758 substrate Substances 0.000 claims abstract description 74
- 238000005530 etching Methods 0.000 claims abstract description 50
- 229920002120 photoresistant polymer Polymers 0.000 claims description 25
- 150000004767 nitrides Chemical class 0.000 claims description 21
- 238000005468 ion implantation Methods 0.000 claims description 16
- 238000000206 photolithography Methods 0.000 claims description 12
- 238000000151 deposition Methods 0.000 claims description 9
- 238000001039 wet etching Methods 0.000 claims description 7
- 239000000463 material Substances 0.000 abstract description 6
- 238000001259 photo etching Methods 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 12
- 239000000126 substance Substances 0.000 description 8
- 150000002500 ions Chemical class 0.000 description 7
- 238000007517 polishing process Methods 0.000 description 7
- 230000008021 deposition Effects 0.000 description 6
- 239000000945 filler Substances 0.000 description 6
- 239000012535 impurity Substances 0.000 description 6
- 238000005137 deposition process Methods 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 239000005388 borosilicate glass Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 229910003437 indium oxide Inorganic materials 0.000 description 1
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000005360 phosphosilicate glass Substances 0.000 description 1
- 230000011218 segmentation Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
- H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
- H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
Abstract
本申请提供了一种形成三维存储器结构的方法和掩膜板，方法包括：在衬底上形成底部层叠结构，并在底部层叠结构远离衬底的一侧形成第一掩膜；基于所述第一掩膜对所述底部层叠结构进行刻蚀，以形成贯穿所述底部层叠结构和所述衬底一部分的多个开口；以及在所述底部层叠结构上形成暴露所述多个开口中的至少一部分开口的第二掩膜，并基于所述第二掩膜向经由所述至少一部分开口暴露的衬底进行掺杂。通过改变现有的工艺顺序，将底部层叠结构的刻蚀工艺和零层刻蚀工艺设置在一起，使得底部层叠结构的刻蚀工艺和零层刻蚀工艺能够共用一层掩膜，节省了掩膜材料，同时减少了光刻过程，简化了工艺。
Description
技术领域
本申请涉及半导体设计及制造领域，更具体地，涉及一种形成三维存储器结构的方法和掩膜板。
背景技术
近年来，闪存存储器的发展尤为迅速。闪存存储器的主要特点为在不加电的情况下能长期保持存储的信息，且具有集成度高、存取速度快、易于擦除和重写等优点，因而在微机、自动化控制等多项领域得到了广泛的应用。为了进一步提高闪存存储器的位密度，同时减少位成本，三维的闪存存储器的技术得到了迅速发展。
以3D NAND存储器为例，在其形成过程中，需要在衬底上形成牺牲层与绝缘层堆叠而成的底部层叠结构；然后刻蚀底部层叠结构形成多个开口，在部分开口的位置处，可进行重掺杂。
当前的工艺在形成上述开口并进行重掺杂时，通常包括如图1(a) ～图1(d)所示的工艺处理。
首先，参见图1(a)，在例如包含硅材料的衬底101上沉积垫层氧化物层102，该垫层氧化物层102用于在后续的离子注入工艺中对衬底101进行保护并控制注入衬底101中离子的射程。然后，将离子注入至衬底101中，在衬底101中与垫层氧化物层102接触的部分形成高压P型阱区(HVPW)101’。继而通过第一次光刻工艺在垫层氧化物层102上形成掩膜103。基于掩膜103在衬底101中刻蚀形成开口121作为零层标记。
此后，参见图1(b)，在掩膜103的基础上，通过第二次光刻工艺形成另一掩膜103’，并基于掩膜103’将P型离子注入至高压P型阱区101’中，形成P+重掺杂区104。
随后，参见1(c)，去除掩膜103’后，由于垫层氧化物层102中在上述重掺杂离子注入工艺后掺杂有高浓度离子，因此需先去除该垫层氧化物层102，并形成新的垫层氧化物，并在新的垫层氧化物的基础上在带有开口121的衬底101上形成由层105至109堆叠而成的底部层叠结构。具体地，首先在新的垫层氧化物中进行离子注入掺杂形成氧化物层105，然后在氧化物层105上依次层叠氮化物层106、氧化物层107、氮化物层108和氧化物层109形成ONO(氧氮氧)结构的底部层叠结构。开口121经堆叠后形成开口121’。
接着，参见图1(d)，通过第三次光刻工艺在氧化物层109上形成新的掩膜110，基于掩膜110对底部层叠结构进行刻蚀以形成开口 122和123。
在现有技术的上述工艺中，需要进行多次光刻以形成具有开口 122和123、零层标记开口121’以及重掺杂区104的结构。光刻工艺通常比较复杂，并且在不同次光刻之间需要较高的对准精度以确保光刻的准确性，因此，期望能够简化上述工艺并提高器件成品率。
发明内容
本申请提供了一种可解决或至少部分解决现有技术中存在的上述问题的形成三维存储器结构的方法。
本申请的第一方面提供了一种形成三维存储器结构的方法，包括：在衬底上形成底部层叠结构，并在所述底部层叠结构远离所述衬底的一侧形成第一掩膜；基于所述第一掩膜对所述底部层叠结构进行刻蚀，以形成贯穿所述底部层叠结构和所述衬底一部分的多个开口；以及在所述底部层叠结构上形成暴露所述多个开口中的至少一部分开口的第二掩膜，并基于所述第二掩膜向经由所述至少一部分开口暴露的衬底进行掺杂。
在一个实施方式中，形成所述多个开口的步骤包括：
基于所述第一掩膜对所述底部层叠结构进行第一刻蚀，以在所述底部层叠结构中形成多个第一开口；以及
基于所述第一掩膜经由所述多个第一开口对所述衬底进行第二刻蚀，以形成贯穿所述底部层叠结构和所述衬底一部分的多个第二开口。
在一个实施方式中，所述多个第二开口中的至少之一为用作刻蚀对准标记的零层标记开口。
在一个实施方式中，所述多个第二开口中的至少之一为下选择晶体管开口。
在一个实施方式中，在所述底部层叠结构上形成暴露所述多个开口中的至少一部分开口的第二掩膜的步骤包括：
在所述底部层叠结构上形成填充所述多个开口的光致抗蚀剂层；以及
基于所述光致抗蚀剂层进行光刻，以形成暴露所述多个开口中的至少一部分开口的第二掩膜。
在一个实施方式中，所述在衬底上形成底部层叠结构包括：
在所述衬底的第一侧形成垫层氧化物；
经由所述垫层氧化物向所述衬底进行离子注入，以在所述衬底中靠近所述垫层氧化物的部分掺杂形成高压阱区；
在所述垫层氧化物上依次交替形成氮化物层和氧化物层。
在一个实施方式中，所述第一掩膜包括光致抗蚀剂层，所述第一掩膜中用于刻蚀的开口区域包括由多条光致抗蚀剂分段线划分的多个子开口区域。
在一个实施方式中，与所述至少一个开口区域对应的所述多个开口中的至少一个开口被形成为包括多个子开口。
在一个实施方式中，所述多条光致抗蚀剂分段线彼此平行或非平行。
在一个实施方式中，所述方法还包括：
去除所述第二掩膜；
在所述底部层叠结构上沉积填充层，以填充所述第二开口，其中，所述底部层叠结构包括交替层叠的氧化物层和氮化物层；
对所述填充层进行平坦化处理，以暴露出最靠近所述底部层叠结构外侧的氮化物层。
在一个实施方式中，所述填充层为氧化物层。
在一个实施方式中，所述方法还包括：通过湿法刻蚀去除所述暴露出的氮化物层。
本申请的第二方面提供了一种掩膜板，所述掩膜板包括光致抗蚀剂层，所述光致抗蚀剂层包含用于刻蚀的至少一个开口区域；
所述开口区域由多条分段线划分为多个子开口区域。
在一个实施方式中，所述多条分段线彼此平行或非平行。
在一个实施方式中，所述多个子开口区域具有相同或不同的形状
根据上述提供的形成三维存储器结构的至少一种方法，可通过改变现有的工艺顺序，将底部层叠结构的刻蚀工艺和零层刻蚀工艺设置在一起，使得底部层叠结构的刻蚀工艺和零层刻蚀工艺能够共用一层掩膜，节省了掩膜材料，同时减少了一次掩膜的光刻过程，简化了工艺，提高了器件的成品率。
附图说明
通过阅读参照以下附图所作的对非限制性实施方式的详细描述，本申请的其它特征、目的和优点将会变得更明显。其中：
图1(a)至图1(d)是根据现有技术的形成存储器结构的工艺的流程示意图；
图2是根据本申请一个实施方式的形成三维存储器结构的方法的流程示意图；
图3(a)至图3(e)是根据本申请一个实施方式的形成三维存储器结构的工艺的流程示意图；
图4是根据本申请一个实施方式的第一掩膜的结构的局部示意图；
图5是根据本申请一个实施方式的第二掩膜的结构的局部示意图；
图6是根据本申请另一实施方式的形成存储器结构的方法的流程示意图；以及
图7(a)至图7(c)是根据本申请另一实施方式的形成三维存储器结构的部分工艺的流程示意图。
具体实施方式
为了更好地理解本申请，将参考附图对本申请的各个方面做出更详细的说明。应理解，这些详细说明只是对本申请的示例性实施方式的描述，而非以任何方式限制本申请的范围。在说明书全文中，相同的附图标号指代相同的元件。表述“和/或”包括相关联的所列项目中的一个或多个的任何和全部组合。
应注意，在本说明书中，第一、第二、第三等的表述仅用于将一个特征与另一个特征区分开来，而不表示对特征的任何限制，尤其不表示任何的先后顺序。因此，在不背离本申请的教导的情况下，本申请中讨论的第一侧也可被称作第二侧，第一窗口也可称为第二窗口，反之亦然。
在附图中，为了便于说明，已稍微调整了部件的厚度、尺寸和形状。附图仅为示例而并非严格按比例绘制。如在本文中使用的，用语“大致”、“大约”以及类似的用语用作表近似的用语，而不用作表程度的用语，并且旨在说明将由本领域普通技术人员认识到的、测量值或计算值中的固有偏差。
还应理解的是，诸如“包括”、“包括有”、“具有”、“包含”和/或“包含有”等表述在本说明书中是开放性而非封闭性的表述，其表示存在所陈述的特征、元件和/或部件，但不排除一个或多个其它特征、元件、部件和/或它们的组合的存在。此外，当诸如“...中的至少一个”的表述出现在所列特征的列表之后时，其修饰整列特征，而非仅仅修饰列表中的单独元件。此外，当描述本申请的实施方式时，使用“可”表示“本申请的一个或多个实施方式”。并且，用语“示例性的”旨在指代示例或举例说明。
除非另外限定，否则本文中使用的所有措辞(包括工程术语和科技术语)均具有与本申请所属领域普通技术人员的通常理解相同的含义。还应理解的是，除非本申请中有明确的说明，否则在常用词典中定义的词语应被解释为具有与它们在相关技术的上下文中的含义一致的含义，而不应以理想化或过于形式化的意义解释。
需要说明的是，在不冲突的情况下，本申请中的实施方式及实施方式中的特征可以相互组合。另外，除非明确限定或与上下文相矛盾，否则本申请所记载的方法中包含的具体步骤不必限于所记载的顺序，而可以任意顺序执行或并行地执行。下面将参考附图并结合实施方式来详细说明本申请。
此外，在本申请中当使用“连接”或“联接”时可表示相应部件之间为直接的接触或间接的接触，除非有明确的其它限定或者能够从上下文推导出的除外。
图2是根据本申请的实施方式的形成三维存储器结构的方法的流程示意图。如图2所示，本实施方式提供的形成三维存储器结构的方法200包括：在步骤S201中，在衬底上形成底部层叠结构，并在所述底部层叠结构远离所述衬底的一侧形成第一掩膜；接着在步骤S202中，基于所述第一掩膜对所述底部层叠结构进行刻蚀，以形成贯穿所述底部层叠结构和所述衬底一部分的多个开口；最后在步骤S203中，在所述底部层叠结构上形成暴露所述多个开口中的至少一部分开口的第二掩膜，并基于所述第二掩膜向经由所述至少一部分开口暴露的衬底进行掺杂。
下面对各个步骤S201～S203分别做进一步的描述。
在步骤S201中，在衬底上形成底部层叠结构，并在底部层叠结构远离衬底的一侧形成第一掩膜。衬底可例如为单晶Si(硅)衬底、Ge (锗)衬底、SiGe衬底、SOI(单晶硅)或GIO(镓铟氧化物)等，根据器件的实际需求，可以选择合适的半导体材料作为衬底，在此不作限定。在本实施方式中，衬底采用硅衬底。底部层叠结构可例如具有通过沉积工艺在衬底上由至少一个氧化物层和至少一个氮化物层交替沉积的结构。
在一个示例性具体实现(implementation)中，在形成底部层叠结构之前还可在衬底上形成垫层氧化物(PAD OX)层，并向垫层氧化物层进行离子注入，以在衬底中形成高压阱区。在本文的以下描述中，以高压P型阱区(HVPW)作为上述高压阱区的示例进行说明，然而本领域技术人员可以理解的是，上述高压阱区也可为N阱区，本申请对此不作限制。高压阱区用于提高相邻器件之间的穿通电压，防止后续通电之后因电压过高而使得衬底和导电层穿通。接着，在该垫层氧化物层的基础上在高压阱区上面顺序形成氧化物层和氮化物层依次堆叠的底部层叠结构。此后，在底部层叠结构远离衬底的一侧(即，顶侧)上形成第一掩膜。在示例性实施方式中，用于形成第一掩膜的第一掩膜板上的开口区域可通过多条分段线将每个开口区域划分为多个段获得。所述分段线根据刻蚀要求平行或非平行地设置在各个开口区域内。作为一个示例，这些条分段线可根据刻蚀要求均匀或非均匀地设置在各个开口区域内。
接着，在步骤S202中，可具体地包括：基于所述第一掩膜对所述底部层叠结构进行第一刻蚀，以在所述底部层叠结构中形成多个第一开口；以及基于所述第一掩膜经由所述多个第一开口对所述衬底进行第二刻蚀，以形成贯穿所述底部层叠结构和所述衬底一部分的多个第二开口。
具体地，基于所述第一掩膜对所述底部层叠结构进行刻蚀，以形成贯穿所述底部层叠结构和所述衬底一部分的多个开口。具体地，可基于第一掩膜对底部层叠结构进行第一刻蚀，第一刻蚀为例如图3(c) 中的刻蚀，以在底部层叠结构中形成多个第一开口。多个第一开口延伸穿过上述堆叠结构时停止于衬底表面。可采用干法刻蚀或湿法刻蚀对底部层叠结构进行刻蚀。基于上述的第一掩膜对衬底中的高压P型阱区进一步刻蚀，例如图3(d)中的刻蚀，以形成与多个第一开口对应的多个第二开口。其刻蚀原理与第一刻蚀相同，通过改变刻蚀条件，采用干法刻蚀或湿法刻蚀对衬底进行刻蚀，即对每个第一开口进一步刻蚀，增加了第一开口的深度，使其贯穿底部层叠结构并停止于衬底的高压P型阱区中。
最后，在步骤S203中，利用填充物填充至少一个所述第二开口，所述填充物与第一掩膜共同形成第二掩膜。基于所述第二掩膜向多个第二开口中的未被所述填充物填充的开口进行离子注入，由此向所述未填充的开口底部的衬底中注入掺杂杂质进行高浓度掺杂，以形成重掺杂区。所述掺杂杂质可为P型杂质或N型杂质。所述高浓度掺杂为 P型重掺杂或N型重掺杂。根据本申请的一个示例性实施例，所掺杂的杂质为与高压P型阱区掺杂类型相同的P型杂质。
图3(a)～图3(e)是根据本申请一个实施方式的形成三维存储器结构的工艺的流程示意图。下面将参照图3(a)～图3(e)进一步描述根据上述实施方式的形成三维存储器结构的方法200。
图3(a)所示为根据本实施方式的用于通过离子注入形成高压P 型阱区301’的工艺示意图。
首先，在形成底部层叠结构之前，在衬底301上沉积一层垫层氧化物，形成垫层氧化物层302，用于在后续的离子注入工艺中对衬底 301进行保护并控制注入衬底301中离子的射程。然后，向衬底301进行离子注入，以在衬底301中形成高压P型阱区301’。高压P型阱区 301’位于衬底中的上部并与垫层氧化物层302接触。
在现有技术中，如图1(a)至图1(c)所示，在形成高压P型阱区之前，需要先形成一层垫层氧化物，而该垫层氧化物在形成P+重掺杂区104后由于掺杂了高浓度离子将被去除。因此，在后续形成底部层叠结构时，需要在衬底上重新形成新的垫层氧化物层，以在该新的垫层氧化物层的基础上，沉积形成底部层叠结构。而在本实施方式中，由于改变了工艺的顺序，使得高压P型阱区301’和底部层叠结构相继形成，因此垫层氧化物在形成底部层叠结构之前，并未掺杂高浓度离子，故高压P型阱区301’和底部层叠结构的形成工艺能够共用一层垫层氧化物。与现有技术相比，本实施方式的形成三维存储器结构的方法简化了工艺并提高了资源利用率。
图3(b)所示为根据本实施方式的形成底部层叠结构的示意图，其对应于步骤S201。
具体地，在形成如图3(b)所示的底部层叠结构时，首先向垫层氧化物层302进行离子注入，以在高压P型阱区301’的上表面形成离子掺杂后的第一氧化物层303。第一氧化物层303的第一氧化物可以为硼硅酸盐玻璃氧化物、磷硅酸盐玻璃氧化物或其它氧化物，其可通过在例如由氧化硅形成的垫层氧化物层302的基础上，进行离子注入掺杂形成。随后，依次通过沉积工艺形成第一氮化硅层304、第二氧化物层305、第二氮化硅层306和帽氧化物层307。通过上述步骤形成如图3(b)所示的5层底部层叠结构。本实施方式中以5层为例，也可以形成其它层数的底部层叠结构，在此不作限定。
图3(c)所示为根据本实施方式的底部层叠结构的刻蚀工艺的示意图，其对应于步骤S202。
具体地，首先在衬底301上形成的底部层叠结构303-307上形成第一掩膜308，然后基于第一掩膜308对该底部层叠结构进行光刻和刻蚀，以在所述底部层叠结构中形成多个第一开口。在该步骤中，在帽氧化物层307上形成第一掩膜308。其中，第一掩膜308通过图4所示的掩膜板形成，后文将结合图4对该过程进行详细描述。
然后，可基于该第一掩膜308具有的开口区域采用干法刻蚀和/或湿法刻蚀对底部层叠结构进行刻蚀，以形成如图3(c)所示的第一开口321、322和323。第一开口321、322和323分别穿透第三氧化物层307、第二氮化物层306、第二氧化物层305、第一氮化物层304和第一氧化物层303，停止于衬底中高压P型阱区301’的上表面。
本实施方式中以三个第一开口为例，也可以形成其它数量的开口，在此不作限定。
图4是根据本申请的实施方式的用于形成第一掩膜308的第一掩膜板的示意图。如图4所示，第一掩膜板上设有多个透光的开口区域 321’、322’和323’，所述开口区域用于在光致抗蚀剂层(例如光刻胶)显影后暴露出刻蚀区域，后续基于所述刻蚀区域在上述底部层叠结构303-307中分别刻蚀出如图3(c)所示的第一开口321、322和 323。第一掩膜板上的其余区域为非透光区域，对应于光刻胶显影后保留在底部层叠结构上的第一掩膜308。以上以光刻胶为正胶的情况对第一掩膜板的设置进行了说明，但本领域技术人员可以理解的是，对应于采用负胶作为光刻胶的情况，第一掩膜板上的开口区域和非透光区域可以相反地设置。
在现有技术中，第一掩膜板上的开口区域具有完全透光的开口形状。然而在根据本实施方式提供的第一掩膜板中，每个开口区域通过多条分段线331被划分为多个段(Segment)，即，在每个开口区域中进一步设置段标记(Segment Mark)。以第一开口323对应的开口区域为例，如图4所示，右上角的开口区域中包括多个段(图4中的多个白色区域)，每个段之间通过分段线331分隔。所述多条分段线331具有平行或非平行的形状，和/或，被设置为将所述多个开口区域的图案形成为具有相同或不同的形状。在利用现有技术的掩膜板形成第一开口321、322和323时，由于开口部分较大，因此后续进行打磨工艺时，开口内所填充的填充物将会具有从开口边缘向开口中心逐渐凹陷的表面，开口越大通常该凹陷越深，不利于后续的平坦化操作。然而利用本实施方式的第一掩膜板，由于设置了段标记(即，分段线331)，每个开口区域被分隔为多个子开口区域。相应地，光刻胶在显影后在底部层叠结构上保留有与段标记对应的部分，因此后续对底部层叠结构进行刻蚀后，每个第一开口被分隔为多个子开口。通过将第一开口分隔为开口更小的子开口，可大大减小因开口造成的填充物的凹陷程度，进一步方便后续的平坦化操作，例如使用化学机械研磨工艺(CMP) 的平坦化操作。
图3(d)所示为根据本实施方式的进一步形成重掺杂区域开口的示意图，其对应于步骤S202。
具体地，借助于多个第一开口321、322和323，对高压P型阱区 301’继续进行刻蚀处理，形成与多个第一开口321、322和323一一对应的多个第二开口324、325和326。如图3(d)所示，第二开口324、 325和326分别穿透第三氧化物层307、第二氮化物层306、第二氧化物层305、第一氮化物层304和第一氧化物层303，延伸并停止在衬底 301的高压P型阱区301’中。
在本实施方式的上述刻蚀工艺中，仍然利用第一掩膜308进行刻蚀。根据本申请的一个示例性实施例，图3(d)所示的三个第二开口 324、325和326可以分别为标记(Mark)开口324、重掺杂区域开口 325和下选择晶体管(BSG)开口326。标记开口324用于供后续刻蚀时对准所述零层标记形成接触孔，重掺杂区域开口325用于供后续进行高浓度离子注入，下选择晶体管开口326用于供后续为下选择晶体管增加读的再分配能力。其中，标记开口324可作为零层标记。具体地，在半导体制造工艺中，通常需要经过多次光刻过程，其中形成衬底中的第一层(最下层)的图形的刻蚀称为零层刻蚀。零层刻蚀所形成的衬底中的第一层图形称为零层标记，零层标记是供后续刻蚀时对准之用。
图3(e)所示为根据本实施方式的形成重掺杂区域工艺的示意图，其对应于步骤S203。
首先，选择所有的高浓度离子注入区域，将其它区域的第二开口结构进行填充。具体地，根据本申请的一个示例性实施例，可在图3 (d)所示结构上再次形成光刻胶，利用图5所示的第二掩膜板对光刻胶进行曝光显影，从而形成如图3(e)所示的第二开口324和326被填充、而第二开口325未被填充的结构。经过上述处理后，第一掩膜 308形成仅暴露第二开口325的第二掩膜308’。根据本申请的另一个示例性实施例，也可通过其他填充物实现第二开口324和326的上述填充。
然后，向第二开口中未被填充的开口，例如第二开口325，进行高浓度离子注入，以在第二开口325下方的衬底中形成如图3(e)所示的p型重掺杂区域309。通过在该第二开口325底部形成p型重掺杂区域309，能够大大降低后续欧姆接触的电阻，例如，可以从几千欧降为几百欧。
图5是根据本申请的实施方式的用于形成第二掩膜308’的第二掩膜板的示意图。如图5所示，第二掩膜板上设有多个透光的开口区域325’，其余区域为非透光区域。在利用图5的第二掩膜板对上述填充物进行光刻后，将暴露如图3(e)所示的第二开口325。以上以光刻胶为正胶的情况对第一掩膜板的设置进行了说明，但本领域技术人员可以理解的是，对应于采用负胶作为光刻胶的情况，第二掩膜板上的开口区域和非透光区域可以相反地设置。
图5所示的第二掩膜板与图4所示的第一掩膜板相比的区别在于，减少了开口区域321’和323’，保留了与开口区域322’对应的开口区域325’。与图4中的每个开口区域相同，图5中的每个开口区域中也设置有段标记。
由于本申请的实施方式的第二掩膜是在第一掩膜的基础上形成，因此相比于现有技术，本实施方式简化了工艺，提高了器件的成品率。
图6是根据本申请的另一实施方式的形成三维存储器结构的方法 600的流程示意图，如图6所示，形成三维存储器结构的方法600包括以下步骤S601～S607。
在步骤S601中，在衬底上形成底部层叠结构，并在所述底部层叠结构远离所述衬底的一侧形成第一掩膜，接着在步骤S602中，基于第一掩膜对底部层叠结构进行刻蚀，以在底部层叠结构中形成多个第一开口；然后在步骤S603中，基于所述第一掩膜经由所述多个第一开口对衬底中的高压P型阱区进行刻蚀，以形成与多个第一开口一一对应的贯穿所述底部层叠结构的多个第二开口。最后在步骤S604中遮挡至少一个第二开口，使得遮挡结构和所述第一掩膜组合形成第二掩膜，并向所述多个第二开口中的未被遮挡的开口进行高浓度离子注入，以形成所述三维存储器结构。步骤S601和上述第一实施方式的步骤S201 类似，步骤S602～S603和上述第一实施方式的步骤S202类似，步骤 S604和上述第一实施方式的步骤S203类似，因此在此不再赘述。
在执行完步骤S604后，首先在步骤S605中去除所述底部层叠结构上的第二掩膜，并进行沉积以在底部层叠结构上形成填充层；接着在步骤S606中对沉积后形成于底部层叠结构上表面的填充层进行减薄去除；最后在步骤S607中对底部层叠结构的上表面暴露出的氮化物层进行去除。
图7(a)～图7(c)是根据本实施方式的形成三维存储器结构的部分工艺的流程示意图，分别对应上述步骤S605～S607。下面将参照图7(a)～图7(c)分别对各个步骤S605～S607分别做进一步的描述。
在步骤S605中，去除所述第二掩膜308’(参见图3(e))，并在底部层叠结构上进行沉积以形成填充第二开口324、325和326的填充层，形成如图7(a)所示的结构。根据本申请的一个示例性实施例，所述沉积可为高密度等离子体沉积，所述填充层可由氧化物形成。图7(a)所示为根据本实施方式的高密度等离子体沉积工艺后的结构示意图。
具体地，可通过在溶剂中溶解或灰化以去除第二掩膜，接着在去除第二掩膜的结构上进行高密度等离子体沉积。
在步骤S606中，对沉积后的三维存储器结构的上表面的填充层进行减薄去除，形成如图7(b)所示的结构。根据本申请的一个示例性实施例，所述减薄去除工艺可为化学机械研磨工艺。图7(b)所示为根据本实施方式的化学机械研磨工艺后的结构示意图。
具体地，化学机械研磨工艺可以包括以下步骤：
S6061、采用化学机械研磨工艺平坦化第四氧化物层307’的表面，使得第四氧化物层307’的上表面平坦化。
S6062、采用化学机械研磨工艺继续对第四氧化物层307’的上表面进行进一步地平坦化，以暴露出第二氮化物层306，形成如图7(b) 所示的三维存储器结构。
其中，图7(b)为剖视图，在俯视图中，图7(b)中的被填充第二开口324、325和326即对应于图4中的开口区域321’、322’和 323’。如前所述，由于第二开口324、325和326被划分为多个子开口，因此其凹陷程度将大大降低，从而便于进行上述化学机械研磨的平坦化操作。
在步骤S607中，对化学机械研磨后的三维存储器结构的上表面的氮化物层进行去除，形成如图7(c)所示的结构。根据本申请的一个示例性实施例，所述去除工艺可采用湿法腐蚀。图7(c)所示为根据本实施方式的去除工艺后的结构示意图。
具体地，采用湿法刻蚀的去除工艺能够将上层的氮化层刻蚀完全，不会产生氮化层的残留，避免在开口结构的突出边缘处留下氮化硅残留，能够尽量减少侧向刻蚀，刻蚀均匀性良好。
本实施方式提供的形成三维存储器结构的方法，改变了现有的工艺顺序，将底部层叠结构的刻蚀工艺和零层刻蚀工艺相邻设置，使得底部层叠结构的刻蚀工艺和零层刻蚀工艺能够共用一层掩膜，节省了掩膜材料，同时减少了光刻过程，简化了工艺，提高了器件的成品率。另外，通过改变工艺的顺序，使得高压P型阱区和底部层叠结构相继形成，共用一层垫层氧化物，节省了垫层氧化物材料。此外，通过在现有掩膜板的开口区域增加分段线，能够在不影响刻蚀效果的前提下，大大减小后续化学机械研磨工艺中开口填充物的凹陷程度，便于平坦化操作。
以上描述仅为本申请的实施方式以及对所运用技术原理的说明。本领域技术人员应当理解，本申请中所涉及的保护范围，并不限于上述技术特征的特定组合而成的技术方案，同时也应涵盖在不脱离技术构思的情况下，由上述技术特征或其等同特征进行任意组合而形成的其它技术方案。例如上述特征与本申请中公开的(但不限于)具有类似功能的技术特征进行互相替换而形成的技术方案。
Claims (14)
1.一种形成三维存储器结构的方法，其特征在于，所述方法包括：
在衬底上形成底部层叠结构，并在所述底部层叠结构远离所述衬底的一侧形成第一掩膜；
基于所述第一掩膜对所述底部层叠结构进行刻蚀，以形成贯穿所述底部层叠结构和所述衬底一部分的多个开口；以及
在所述底部层叠结构上形成暴露所述多个开口中的至少一部分开口的第二掩膜，并基于所述第二掩膜向经由所述至少一部分开口暴露的衬底进行掺杂。
2.根据权利要求1所述的方法，其特征在于，形成所述多个开口的步骤包括：
基于所述第一掩膜对所述底部层叠结构进行第一刻蚀，以在所述底部层叠结构中形成多个第一开口；以及
基于所述第一掩膜经由所述多个第一开口对所述衬底进行第二刻蚀，以形成贯穿所述底部层叠结构和所述衬底一部分的多个第二开口。
3.根据权利要求2所述的方法，其特征在于，所述多个第二开口中的至少之一为用作刻蚀对准标记的零层标记开口。
4.根据权利要求2所述的方法，其特征在于，所述多个第二开口中的至少之一为下选择晶体管开口。
5.根据权利要求1所述的方法，其特征在于，在所述底部层叠结构上形成暴露所述多个开口中的至少一部分开口的第二掩膜的步骤包括：
在所述底部层叠结构上形成填充所述多个开口的光致抗蚀剂层；以及
基于所述光致抗蚀剂层进行光刻，以形成暴露所述多个开口中的至少一部分开口的第二掩膜。
6.根据权利要求1所述的方法，其特征在于，所述在衬底上形成底部层叠结构包括：
在所述衬底的第一侧形成垫层氧化物；
经由所述垫层氧化物向所述衬底进行离子注入，以在所述衬底中靠近所述垫层氧化物的部分掺杂形成高压阱区；
在所述垫层氧化物上依次交替形成氮化物层和氧化物层。
7.根据权利要求1所述的方法，其特征在于，所述第一掩膜包括光致抗蚀剂层，所述第一掩膜中用于刻蚀的开口区域包括由多条光致抗蚀剂分段线划分的多个子开口区域。
8.根据权利要求7所述的方法，其特征在于，与所述至少一个开口区域对应的所述多个开口中的至少一个开口被形成为包括多个子开口。
9.根据权利要求7所述的方法，其特征在于，所述多条光致抗蚀剂分段线彼此平行或非平行。
10.根据权利要求2所述的方法，其特征在于，所述方法还包括：
去除所述第二掩膜；
在所述底部层叠结构上沉积填充层，以填充所述第二开口，其中，所述底部层叠结构包括交替层叠的氧化物层和氮化物层；
对所述填充层进行平坦化处理，以暴露出最靠近所述底部层叠结构外侧的氮化物层。
11.根据权利要求10所述的方法，其特征在于，所述填充层为氧化物层。
12.根据权利要求10所述的方法，其特征在于，所述方法还包括：通过湿法刻蚀去除所述暴露出的氮化物层。
13.一种掩膜板，其特征在于，所述掩膜板包含用于刻蚀的至少一个开口区域；
所述开口区域由多条分段线划分为多个子开口区域。
14.根据权利要求13所述的掩膜板，其特征在于，所述多条分段线彼此平行或非平行。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011537966.0A CN112768457A (zh) | 2020-12-23 | 2020-12-23 | 形成三维存储器结构的方法和掩膜板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011537966.0A CN112768457A (zh) | 2020-12-23 | 2020-12-23 | 形成三维存储器结构的方法和掩膜板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112768457A true CN112768457A (zh) | 2021-05-07 |
Family
ID=75694813
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011537966.0A Pending CN112768457A (zh) | 2020-12-23 | 2020-12-23 | 形成三维存储器结构的方法和掩膜板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112768457A (zh) |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6410387B1 (en) * | 1998-11-26 | 2002-06-25 | Stmicroelectronics, S.R.L. | Process for integrating in a same chip a non-volatile memory and a high-performance logic circuitry |
| US20050117443A1 (en) * | 2003-11-28 | 2005-06-02 | Samsung Electronics Co., Ltd. | EEPROM cell and EEPROM device with high integration and low source resistance and method of manufacturing the same |
| US20060057815A1 (en) * | 2004-09-16 | 2006-03-16 | Samsung Electronics Co., Ltd. | Method of manufacturing a semiconductor device |
| US20060118854A1 (en) * | 2004-12-03 | 2006-06-08 | Aplus Flash Technology, Inc. | Unified non-volatile memory device and method for integrating nor and nand-type flash memory and eeprom device on a single substrate |
| CN101872114A (zh) * | 2009-04-24 | 2010-10-27 | 中芯国际集成电路制造(上海)有限公司 | 用于制造金属互连线的掩模板版图 |
| US9576967B1 (en) * | 2016-06-30 | 2017-02-21 | Sandisk Technologies Llc | Method of suppressing epitaxial growth in support openings and three-dimensional memory device containing non-epitaxial support pillars in the support openings |
| CN108149190A (zh) * | 2017-12-06 | 2018-06-12 | 信利（惠州）智能显示有限公司 | 掩膜板及其制作方法 |
| CN108281575A (zh) * | 2018-01-26 | 2018-07-13 | 京东方科技集团股份有限公司 | 掩膜板及其制作方法 |
| CN109148461A (zh) * | 2018-08-17 | 2019-01-04 | 长江存储科技有限责任公司 | 3d存储器件及其制造方法 |
| CN110176458A (zh) * | 2019-06-18 | 2019-08-27 | 长江存储科技有限责任公司 | 一种3d nand存储器件及其制造方法 |
| CN110396660A (zh) * | 2019-08-30 | 2019-11-01 | 昆山国显光电有限公司 | 掩膜板及掩膜板制备方法 |
-
2020
- 2020-12-23 CN CN202011537966.0A patent/CN112768457A/zh active Pending
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6410387B1 (en) * | 1998-11-26 | 2002-06-25 | Stmicroelectronics, S.R.L. | Process for integrating in a same chip a non-volatile memory and a high-performance logic circuitry |
| US20050117443A1 (en) * | 2003-11-28 | 2005-06-02 | Samsung Electronics Co., Ltd. | EEPROM cell and EEPROM device with high integration and low source resistance and method of manufacturing the same |
| US20060057815A1 (en) * | 2004-09-16 | 2006-03-16 | Samsung Electronics Co., Ltd. | Method of manufacturing a semiconductor device |
| US20060118854A1 (en) * | 2004-12-03 | 2006-06-08 | Aplus Flash Technology, Inc. | Unified non-volatile memory device and method for integrating nor and nand-type flash memory and eeprom device on a single substrate |
| CN101872114A (zh) * | 2009-04-24 | 2010-10-27 | 中芯国际集成电路制造(上海)有限公司 | 用于制造金属互连线的掩模板版图 |
| US9576967B1 (en) * | 2016-06-30 | 2017-02-21 | Sandisk Technologies Llc | Method of suppressing epitaxial growth in support openings and three-dimensional memory device containing non-epitaxial support pillars in the support openings |
| CN108149190A (zh) * | 2017-12-06 | 2018-06-12 | 信利（惠州）智能显示有限公司 | 掩膜板及其制作方法 |
| CN108281575A (zh) * | 2018-01-26 | 2018-07-13 | 京东方科技集团股份有限公司 | 掩膜板及其制作方法 |
| CN109148461A (zh) * | 2018-08-17 | 2019-01-04 | 长江存储科技有限责任公司 | 3d存储器件及其制造方法 |
| CN110176458A (zh) * | 2019-06-18 | 2019-08-27 | 长江存储科技有限责任公司 | 一种3d nand存储器件及其制造方法 |
| CN110396660A (zh) * | 2019-08-30 | 2019-11-01 | 昆山国显光电有限公司 | 掩膜板及掩膜板制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9236392B1 (en) | Multiheight electrically conductive via contacts for a multilevel interconnect structure | |
| US9401309B2 (en) | Multiheight contact via structures for a multilevel interconnect structure | |
| US7211498B2 (en) | Method of manufacturing an isolation layer of a flash memory | |
| US11056498B2 (en) | Semiconductor device and manufacturing method therefor | |
| CN109786384B (zh) | 半导体结构及其制造方法 | |
| US20220115391A1 (en) | Array boundary structure to reduce dishing | |
| US11264396B2 (en) | Multi-type high voltage devices fabrication for embedded memory | |
| CN101609816A (zh) | 半导体器件的制造方法 | |
| CN110349967B (zh) | 一种三维存储器的形成方法及三维存储器 | |
| US10109638B1 (en) | Embedded non-volatile memory (NVM) on fully depleted silicon-on-insulator (FD-SOI) substrate | |
| US20240047219A1 (en) | Integrated circuit device | |
| US7170128B2 (en) | Multi-bit nanocrystal memory | |
| CN112567515A (zh) | 存储器结构及其形成方法 | |
| CN111180458A (zh) | 3d存储器件及其制造方法 | |
| CN112768457A (zh) | 形成三维存储器结构的方法和掩膜板 | |
| US11637106B2 (en) | Capacitive element comprising a monolithic conductive region having one part covering a front surface of a substrate and at least one part extending into an active region perpendicularly to the front surface | |
| CN113451326B (zh) | 三维存储器及其制备方法 | |
| US7094644B2 (en) | Method for manufacturing a semiconductor device | |
| CN210535667U (zh) | 三维存储结构 | |
| CN103943571B (zh) | 非易失性存储器的制造方法 | |
| CN110707092B (zh) | 半导体存储器元件及其制作方法 | |
| CN112420730A (zh) | 半导体工艺和半导体结构 | |
| US7122428B2 (en) | Device isolation method of semiconductor memory device and flash memory device fabricating method using the same | |
| US11195841B2 (en) | Integrated circuit and method for manufacturing the same | |
| KR20140141347A (ko) | 반도체 장치 및 그의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |