CN112748898B - 一种复数向量运算装置及运算方法 - Google Patents

Abstract

一种复数向量运算装置及运算方法，运算装置包括数据输入端口及与其连接的时分复用控制器，所述时分复用控制器连接有至少一个实部计算通道和一个虚部计算通道；所述实部计算通道和虚部计算通道分别包括一个与所述时分复用控制器连接的乘法器和与乘法器连接的第一数据选择器，与所述第一数据选择器连接的加减法器，与所述加减法器连接的第二数据选择器；所述第二数据选择器还与本通道内所述第一数据选择器连接。本发明所述的复数向量运算装置内部没有存储单元，其内部的实部与虚部运算通道所使用的乘法器和加减法器数目减少,利于降低功耗和成本，而且可以根据运算需求灵活增加实部和虚部运算通道数目，利于系统集成。

Description

一种复数向量运算装置及运算方法

技术领域

本发明属于数字信号处理领域，涉及数据计算,具体涉及一种复数向量运算装置及运算方法。

背景技术

目前随着智能语音技术和声纹技术的发展，需要对麦克风获取的音频信号进行一系列前期处理，如端点检测、回声消除、噪声抑制、降混响等。此类音频处理算法的流程是将时域的音频信号经过傅里叶变换至频域后进行运算，最后将处理后的频域信号逆变换为时域信号，以达到所需的工程处理要求，其中频域信号的处理均以复数向量和复数矩阵运算为主。

然而目前的CPU和DSP内部均为标量、实数处理单元，经过多次循环运算才能完成简单的复数向量运算处理，与此同时占用片上存储器的部分存储空间作为临时缓存器，用于缓存中间结果。对于处理连续的音频信号，CPU和DSP就显得力不从心。

随着音频信号处理的实时性、自适应性的需求日益增加，利用硬件加速实现复数向量运算成为了一种高性价比的方案。

发明内容

为克服现有技术存在的缺陷，本发明公开了一种复数向量运算装置。

本发明所述复数向量运算装置，包括数据输入端口及与其连接的时分复用控制器，所述时分复用控制器连接有至少一个实部计算通道和一个虚部计算通道；

所述实部计算通道和虚部计算通道分别包括一个与所述时分复用控制器连接的乘法器和与乘法器连接的第一数据选择器，与所述第一数据选择器连接的加减法器，与所述加减法器连接的第二数据选择器；所述第二数据选择器还与本通道内所述第一数据选择器连接；

运算装置还包括与所述第二数据选择器连接的结果合并输出器，及与时分复用控制器、第一数据选择器和第二数据选择器连接的运算信号控制器。

优选的：所述时分复用控制器为数据选择器。

本发明还公开了一种复数向量运算方法，包括如下步骤：

对输入的复数向量，分解为一个以上的复数元素，并将复数元素分解为实部和虚部；

根据复数运算法则将复数元素分组对应，计算各组对应复数元素相互运算得到的实部和虚部，具体为：

对于两个复数元素A1和B1的乘法，

在第一步计算实部A1re*B1re和虚部A1im*B1re，并将计算结果暂存；

在第二步计算实部A1im *B1im和虚部 A1re*B1im，

其中A1re、B1re为A1、B1各自的实部，A1im、B1im为A1、B1各自的虚部；

两步完成后，第二步计算的结果与第一步暂存的结果实部虚部对应相加；作为该组复数元素的计算结果并暂存；

依次进行其他组复数元素运算，得到其他组复数元素的对应实部虚部结果；逐一合并对应的实部虚部结果，即得到复数向量A与复数向量B的乘法的结果向量C。

本发明与现有技术相比，本发明所述的复数向量运算装置内部没有存储单元，其内部的实部与虚部运算通道所使用的乘法器和加减法器数目减少，系统功耗更小，成本更低；而且可以根据运算需求灵活增加实部和虚部运算通道数目，可适应于不同场景下的复数向量和复数矩阵运算需求。本发明所述的复数向量加速方法对输入的复数向量数据限制少，输出的数据格式简单，利于系统集成。

附图说明

图1为本发明所述复数向量运算装置一个具体实施例的结构示意图；

图2是本发明提供的复数向量运算装置中的向量运算单元电路示意图；

图3是现有技术中实现复数向量点乘运算装置的具体实施方式示意图；

图4现有技术中实现复数向量叉乘运算装置的具体实施方式示意图。

具体实施方式

下面对本发明的具体实施方式作进一步的详细说明。

本发明针对复数运算在硬件中的具体实现和性能改善，特别是复数向量的乘法运算，实现在复数运算中使用尽可能少的运算器及存储空间。典型的复数运算包括复数加减和复数相乘。

对于复数加减法:

例如复数A=Are+i*Aim，复数B=Bre+i*Bim；其中Are、Bre为A、B各自的实部，Aim、Bim为A、B各自的虚部；

对于复数直接简单相加的无权重加减法：

A+B= (Are+i*Aim) + (Bre+i*Bim)

= (Are+Bre) + i*(Aim+Bim)

= CP

即结果CP的实部为(Are+Bre)，虚部为(Aim+Bim)。

对于带权重的复数加法：设k和m为A、B各自的加权系数

kA+mB=k*(Are+i*Aim) + m*(Bre+i*Bim)

= (kAre+mBre) + i*(kAim+mBim)

= CQ

即CQ的实部为(kAre+mBre)，虚部为(kAim+mBim)

对复数向量加减，

两个复数向量A=[A1,A2,…,An]，B=[B1,B2,…,Bn]；

每个向量的n个元素均为复数，即Aj=Are_j+i*Aim_j，j=1,2…n。 Are_j,Aim_j分别为复数向量A第j个元素Aj的实部和虚部；

复数向量加法:（每个复数元素的加法）

A+B= [A1+B1, A2+B2,…,An+Bn]

=[C1,C2,…,Cn]

减法与加法类似。

对于复数乘法，通常包括复数向量的点乘和叉乘，

复数向量A=[A1,A2,…,An]，B=[B1,B2,…,Bn]

复数向量元素点乘

A•B= [A1*B1, A2*B2, …,An*Bn]

=[C1,C2,…,Cn]

=CR

复数向量叉乘:

A×B=[A1,A2,…,An]╳[B1,B2,…,Bn]

=A1*B1+ A2*B2+ …+ An*Bn

=CS

对于点乘，每个向量例如C1=A1*B1 =(A1re+i*A1im) * (B1re+i*B1im)

= (A1re*B1re – A1im*B1im) + i*(B1re*A1im+B1im*A1re)

为实现上述运算，通常需要如图3所示的计算装置。

C1 、C2…Cn的实部和虚部计算分别需要两个乘法器,1个加减法器和1个加法器，分别对应

(A1re*B1re – A1im*B1im) 或(B1re*A1im+B1im*A1re)中的两个乘法、1个加减法运算，共计需要四个乘法器和2个加法器。

对于复数向量矩阵相乘，

A×B=[A1,A2,…,An]╳[B1,B2,…,Bn]

=A1*B1+ A2*B2+ …+ An*Bn

=CS

其中A1*B1 =(A1re+i*A1im) * (B1re+i*B1im)，其余类似。

可见对复数向量的矩阵相乘，相对点乘运算，后续还需要增加一个加法器累加模块。为实现上述运算，通常需要如图4所示的计算装置。

由于加法器和乘法器面积较大，故合并相同功能的计算单元，乘法器减少一半，加法器减少两个，利用时分复用完成数据载入和计算。

本发明所述复数向量运算装置，包括数据输入端口及与其连接的时分复用控制器，所述时分复用控制器连接有至少一个实部计算通道和一个虚部计算通道；

所述实部计算通道和虚部计算通道分别包括一个与所述时分复用控制器连接的乘法器和与乘法器连接的第一数据选择器，与所述第一数据选择器连接的加减法器，与所述加减法器连接的第二数据选择器；所述第二数据选择器还与本通道内所述第一数据选择器连接；

运算装置还包括与所述第二数据选择器连接的结果合并输出器，及与时分复用控制器、第一数据选择器和第二数据选择器连接的运算信号控制器；

如图2所示。其中实部运算通道、虚部运算通道均由乘法器、第一数据选择器、加减法器和第二数据选择器构成。

其中时分复用控制器通常以数据选择器的形式实现，依据运算信号控制器发送的控制信号完成对输入复数向量A、复数向量B、加权系数k和加权系数m 的实部虚部分解，并分别载入实部运算通道和虚部运算通道的乘法器，乘法器完成运算后将结果送入第一数据选择器。

第一数据选择器将两个乘法器的计算结果和两个运算通道上一次计算并从第二数据选择器输出的结果按照运算信号控制器发出的运算控制信号分别加载到各自通道的加减法器，加减法器依据运算控制信号分别完成指定的加法或减法运算，并将结果送入第二数据选择器。

第二数据选择器分别按照运算控制信号，将所在通道的数据输出或返回送入第一数据选择器，最后将实部运算通道获得的结果与虚部运算通道在结果合并输出器进行结果合并，即得到所述运算指令需要计算的复数向量结果。

以最为复杂的复数向量叉乘为例说明本发明的具体实施过程。

复数向量A=[A1,A2,…,An]，B=[B1,B2,…,Bn]，

A×B=[A1,A2,…,An]╳[B1,B2,…,Bn]

=A1*B1+ A2*B2+ …+ An*Bn

=CS

其中A1*B1 =(A1re+i*A1im) * (B1re+i*B1im)

= (A1re*B1re – A1im*B1im) + i*(B1re*A1im+B1im*A1re)

A1re、B1re为A1、B1各自的实部，A1im、B1im为A1、B1各自的虚部。其余A2,…,An,B2,…,Bn以此类推。

时分复用控制器接收到复数向量A和B后，首先计算A1*B1，

在第一个时钟周期，时分复用控制器分别将A1re、B1re和A1im、B1re送入实部运算通道和虚部运算通道的乘法器，乘法器计算出A1re*B1re和A1im*B1re分别为A1*B1的实部和虚部结果的一部分，其中实部运算通道计算出的 A1re*B1re的结果符号为正。在第一个时钟周期开始时，第二数据选择器内没有数据或已被清零， 第一数据选择器对乘法器输出的结果单独送入加减法器。

在第二个时钟周期，时分复用控制器分别将A1im、B1im和A1re、B1im送入实部运算通道和虚部运算通道的乘法器，乘法器计算出A1im *B1im和A1re*B1im分别为A1*B1的实部和虚部结果的另一部分，其中实部通道计算出的 A1im *B1im为实部的另一部分，由于i*i=-1，其结果符号为负。

在第二个时钟周期，第一数据选择器发现第一个时钟周期产生的并暂存在第二数据选择器的数据，将乘法器和第二数据选择器暂存的数据一起送入加减法器进行加减运算，实部运算通道和虚部运算通道在第一个时钟周期里运算得到的结果A1re*B1re和A1im*B1re分别暂存在各自通道的第二数据选择器内，与第二个时钟周期里乘法器输出的数据一起送入加减法器进行加减运算，运算后的结果送入第二数据选择器，并覆盖掉第一个时钟周期产生的结果。

通过第一个时钟周期和第二个时钟周期，计算出A1*B1的实部和虚部。

在第三个和第四个时钟周期，对A2*B2进行计算，与第一个时钟周期不同的是，第三个时钟周期内，第一数据选择器会将第二个时钟周期产生并暂存在第二数据选择器的A1*B1的计算结果与乘法器的输出一起送入加减法器进行运算，第三个时钟周期运算完后，结果会再次覆盖第二个时钟周期产生的结果；在第四个时钟周期，第二数据选择器得到A1*B1+A2*B2的实部和虚部结果。

其余以此类推，顺次对复数向量的全部元素进行实部和虚部的元素乘法运算和累加运算。对全部元素累加运算完成后，时分复用控制器检测到输入的复数向量元素全部使用后的结果已经通过结果合并输出器对实部和虚部合并输出，可以由运算信号控制器对第二数据选择器暂存的输出结果清零，避免影响下一次复数运算。

本发明采用了实部和虚部两条通道分别处理，可以直接对计算结果进行累加和覆盖，精简了运算装置，由于中间数据不断被覆盖，因此实部运算通道和虚部运算通道均不需要调用额外的存储空间。

对于两个复数向量的简单加减法运算，例如复数向量A=[A1,A2,…,An]，B=[B1,B2,…,Bn]，可以处理成A+B=1*A+1*B的形式，即输入乘法器的分别是复数向量和实数1，即可进行加减法运算。

对于带权重的复数加法： k和m为A、B各自的加权系数，计算k*A+m*B，输入乘法器的分别是复数向量A、B和实数k、m，即可进行权重加减法运算。

对于复数向量的点乘运算，实际是多个复数的对应相乘，利用之前所述的两个复数向量的简单加减法运算，重复多次输出，即可得到两个复数向量点乘后的输出结果向量。

本发明不再需要面积和资源耗费较大的向量寄存器构成的数据存储模块；对复数数据存储格式无特定排序要求，更灵活；通过时分复用减小了所需器件的数量。

通过本发明所述复数向量运算装置，可以在仅使用2个乘法器，2个加减法器和3个具备数据暂存功能的数据选择器实现复数向量的加减乘法运算，而数据选择器仅需要根据控制信号对数据进行控制性的选择通道输出，占用硬件资源远小于加法器或乘法器，本发明所需的时钟信号可以采用系统内其他时钟信号，无需单独增加时钟模块。

本发明与现有技术相比，本发明所述的复数向量运算装置内部没有存储单元，其内部的实部与虚部运算通道所使用的乘法器和加法器数目减少，而且可以根据运算需求灵活增加实部和虚部运算通道数目，可适应于不同场景下的复数向量和复数矩阵运算需求。本发明所述的复数向量加速方法对输入的复数向量数据限制少，输出的数据格式简单，利于系统集成。本发明虽然描述和具体实施方式均以加法器为例，显然也适用于减法器和加减法器。

前文所述的为本发明的各个优选实施例，各个优选实施例中的优选实施方式如果不是明显自相矛盾或以某一优选实施方式为前提，各个优选实施方式都可以任意叠加组合使用，所述实施例以及实施例中的具体参数仅是为了清楚表述发明人的发明验证过程，并非用以限制本发明的专利保护范围，本发明的专利保护范围仍然以其权利要求书为准，凡是运用本发明的说明书内容所作的等同结构变化，同理均应包含在本发明的保护范围内。

Claims (2)

1.一种复数向量运算装置，其特征在于，包括数据输入端口及与其连接的时分复用控制器，所述时分复用控制器连接有至少一个实部计算通道和一个虚部计算通道；

所述实部计算通道和虚部计算通道分别包括一个与所述时分复用控制器连接的乘法器和与乘法器连接的第一数据选择器，与所述第一数据选择器连接的加减法器，与所述加减法器连接的第二数据选择器；所述第二数据选择器还与本通道内所述第一数据选择器连接；

运算装置还包括与所述第二数据选择器连接的结果合并输出器，及与时分复用控制器、第一数据选择器和第二数据选择器连接的运算信号控制器；

所述时分复用控制器的控制方式包括：第一数据选择器将两个乘法器的计算结果和两个运算通道上一次计算并从第二数据选择器输出的结果按照运算信号控制器发出的运算控制信号分别加载到各自通道的加减法器，加减法器依据运算控制信号分别完成指定的加法或减法运算，并将结果送入第二数据选择器。

2.根据权利要求1所述的复数向量运算装置，其特征在于：所述时分复用控制器为数据选择器。

Images