CN112740401B - 功率半导体模块以及复合模块 - Google Patents

功率半导体模块以及复合模块 Download PDF

Info

Publication number
CN112740401B
CN112740401B CN201880097547.4A CN201880097547A CN112740401B CN 112740401 B CN112740401 B CN 112740401B CN 201880097547 A CN201880097547 A CN 201880097547A CN 112740401 B CN112740401 B CN 112740401B
Authority
CN
China
Prior art keywords
module
power semiconductor
surrounding
bus bar
semiconductor chips
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880097547.4A
Other languages
English (en)
Other versions
CN112740401A (zh
Inventor
藤田重人
松田哲也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN112740401A publication Critical patent/CN112740401A/zh
Application granted granted Critical
Publication of CN112740401B publication Critical patent/CN112740401B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10272—Busbars, i.e. thick metal bars mounted on the printed circuit board [PCB] as high-current conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Inverter Devices (AREA)

Abstract

抑制设置了多个的功率半导体芯片间的电流分布的不均等。功率半导体模块具有：模块主体部(103)；多个功率半导体芯片(1001)，它们配置于模块主体部的上表面；以及周围构造(104A)，其将模块主体部的俯视观察时的周围的一部分包围，是绝缘强磁体，多个功率半导体芯片在俯视观察时沿纵向及横向排列，至少1个功率半导体芯片是被其它功率半导体芯片包围地配置的。

Description

功率半导体模块以及复合模块
技术领域
本申请的说明书所公开的技术涉及功率半导体模块以及复合模块。
背景技术
当前，使用内含多个功率半导体芯片的功率半导体模块(例如，参照专利文献1)。
专利文献1：日本特开2006-351986号公报
发明内容
专利文献1所公开的功率半导体模块内含少量的功率半导体元件，另一方面，就内含大量的功率半导体芯片的压接型功率半导体模块而言，在通断动作时，电流在位于压接型功率半导体模块的四角的功率半导体芯片处集中。如此，产生如下问题，即，由于功率半导体芯片间的电流分布变得不均等，因此功率半导体芯片间的温度分布变得不均等。
本申请的说明书所公开的技术就是为了解决以上所记载的问题而提出的，其目的在于，提供用于对设置了多个的功率半导体芯片间的电流分布的不均等进行抑制的技术。
本申请的说明书所公开的技术的第1方式具有：模块主体部；多个功率半导体芯片，它们配置于所述模块主体部的上表面；以及周围构造，其将所述模块主体部的俯视观察时的周围的一部分包围，是绝缘强磁体，多个所述功率半导体芯片在俯视观察时沿纵向及横向排列，至少1个所述功率半导体芯片是被其它所述功率半导体芯片包围地配置的。
另外，本申请的说明书所公开的技术的第2方式具有：模块主体部；多个功率半导体芯片，它们配置于所述模块主体部的上表面；以及周围构造，其将所述模块主体部的俯视观察时的周围的一部分包围，是绝缘强磁体，在所述模块主体部的周围，设置至少2个未形成所述周围构造的切断部。
另外，本申请的说明书所公开的技术的第3方式具有：第1模块构造，其具有第1模块主体部和在所述第1模块主体部的上表面配置的多个第1功率半导体芯片；第2模块构造，其具有第2模块主体部和在所述第2模块主体部的上表面配置的多个第2功率半导体芯片；作为电极的第1母线，其配置于所述第1模块构造的下表面；作为电极的第2母线，其配置于所述第1模块构造的上表面，且配置于所述第2模块构造的下表面；作为电极的第3母线，其配置于所述第2模块构造的上表面；以及周围构造，其将所述第1模块构造以及所述第2模块构造中的至少一者的俯视观察时的周围的一部分包围，是绝缘强磁体。
发明的效果
本申请的说明书所公开的技术的第1方式具有：模块主体部；多个功率半导体芯片，它们配置于所述模块主体部的上表面；以及周围构造，其将所述模块主体部的俯视观察时的周围的一部分包围，是绝缘强磁体，多个所述功率半导体芯片在俯视观察时沿纵向及横向排列，至少1个所述功率半导体芯片是被其它所述功率半导体芯片包围地配置的。根据这样的结构，由于将模块主体部的周围的一部分包围的周围构造，由传输电流产生的磁场的磁力线从压接型功率半导体模块的外周向周围构造内转移。因此，位于压接型功率半导体模块四角的功率半导体芯片的附近处的磁场的集中得到缓和。因此，能够不引起磁饱和地抑制设置了多个的功率半导体芯片间的电流分布的不均等。
另外，本申请的说明书所公开的技术的第2方式具有：模块主体部；多个功率半导体芯片，它们配置于所述模块主体部的上表面；以及周围构造，其将所述模块主体部的俯视观察时的周围的一部分包围，是绝缘强磁体，在所述模块主体部的周围，设置至少2个未形成所述周围构造的切断部。根据这样的结构，由于将模块主体部的周围的一部分包围的周围构造，由传输电流产生的磁场的磁力线从压接型功率半导体模块的外周向周围构造内转移。因此，位于压接型功率半导体模块四角的功率半导体芯片的附近处的磁场的集中得到缓和。因此，能够不引起磁饱和地抑制设置了多个的功率半导体芯片间的电流分布的不均等。
另外，本申请的说明书所公开的技术的第3方式具有：第1模块构造，其具有第1模块主体部和在所述第1模块主体部的上表面配置的多个第1功率半导体芯片；第2模块构造，其具有第2模块主体部和在所述第2模块主体部的上表面配置的多个第2功率半导体芯片；作为电极的第1母线，其配置于所述第1模块构造的下表面；作为电极的第2母线，其配置于所述第1模块构造的上表面，且配置于所述第2模块构造的下表面；作为电极的第3母线，其配置于所述第2模块构造的上表面；以及周围构造，其将所述第1模块构造以及所述第2模块构造中的至少一者的俯视观察时的周围的一部分包围，是绝缘强磁体。根据这样的结构，由于将模块主体部的周围的一部分包围的周围构造，由传输电流产生的磁场的磁力线从压接型功率半导体模块的外周向周围构造内转移。因此，位于压接型功率半导体模块四角的功率半导体芯片的附近处的磁场的集中得到缓和。因此，能够不引起磁饱和地抑制设置了多个的功率半导体芯片间的电流分布的不均等。
另外，与本申请的说明书所公开的技术相关的目的、特征、方案以及优点通过以下所示的详细说明和附图而变得更清楚。
附图说明
图1是概略地表示实施方式涉及的压接型功率半导体模块的结构的例子的俯视图。
图2是概念性地表示周围构造内的磁通密度与由流过图1所示的结构的传输电流产生的磁场的关联的图，该周围构造是绝缘强磁体。
图3是表示实施方式涉及的周围构造与压接型功率半导体模块的模块构造之间的位置关系的例子的侧视图。
图4是表示实施方式涉及的周围构造与压接型功率半导体模块的模块构造之间的位置关系的例子的侧视图。
图5是概略地表示实施方式涉及的复合模块的结构的例子的侧视图。
图6是概略地表示图5所例示的实施方式涉及的复合模块的结构的例子的斜视图。
图7是概略地表示实施方式涉及的复合模块的结构的例子的侧视图。
图8是表示实施方式涉及的周围构造与压接型功率半导体模块的构造之间的位置关系的例子的侧视图。
图9是表示实施方式涉及的周围构造与压接型功率半导体模块的构造之间的位置关系的例子的俯视图。
图10是表示实施方式涉及的周围构造与压接型功率半导体模块的构造之间的位置关系的例子的俯视图。
图11是概略地表示压接型功率半导体模块的结构的例子的俯视图。
图12是概略地表示压接型功率半导体模块的结构的例子的俯视图。
图13是概念性地表示周围构造内的磁通密度与由流过图12所例示的结构的传输电流产生的磁场的关联的图，该周围构造是绝缘强磁体。
具体实施方式
以下，一边参照附图，一边对实施方式进行说明。
此外，附图是概略地示出的，为了便于说明，适当地省略结构或简化结构。另外，在不同的附图分别示出的结构等的大小以及位置的相互关系并不一定是准确地记载的，可以适当变更。另外，在不是剖面图的俯视图等附图中，为了使实施方式的内容易于理解，有时会标注阴影。
另外，在以下所示的说明中，对相同的结构要素标注相同的标号而进行图示，它们的名称和功能也是同样的。因此，为了避免重复，有时会省略关于它们的详细的说明。
另外，在以下所记载的说明中，即使有时会使用“上”、“下”、“左”、“右”、“侧”、“底”、“表”或者“背”等表示特定的位置和方向的术语，这些术语也只是为了使实施方式的内容易于理解，出于方便起见所使用的，与实际实施时的方向没有关系。
另外，在以下所记载的说明中，即使有时使用“第1”或“第2”等序数，这些术语也只是为了使实施方式的内容易于理解，出于方便起见所使用的，不限定于能够由这些序数产生的顺序等。
＜第1实施方式＞
以下，对本实施方式涉及的功率半导体模块进行说明。为了便于说明，首先，对在压接型功率半导体模块处由传输电流产生的磁场进行以下说明。
就内含大量的功率半导体芯片的压接型功率半导体模块而言，在通断动作时，电流在位于压接型功率半导体模块的四角的功率半导体芯片处集中。如此，产生如下问题，即，由于功率半导体芯片间的电流分布变得不均等，因此功率半导体芯片间的温度分布变得不均等。
图11是概略地表示压接型功率半导体模块的结构的例子的俯视图。一边参照图11，一边对排列有多个功率半导体芯片的子模块100间的电流分布变得不均等的原因进行说明。
如图11所例示的那样，在压接型功率半导体模块101中，在模块主体部103处，内含有大量的子模块100。
在图11所示的子模块100处的功率半导体芯片是绝缘栅型双极晶体管(insulatedgate bipolar transistor，即，IGBT)的情况下，图11的表面侧(即，纸面近端侧)为集电极，背侧(即，纸面远端侧)为发射极。
如图11所例示的那样，由于流过各个子模块100的电流即传输电流(如图示的那样，朝向纸面近端的电流)，在各个子模块100产生磁场。
在各个子模块100产生的磁场的相邻分量彼此抵消，因此作为压接型功率半导体模块101整体，产生如磁力线102所示那样的磁场。
上述磁场(磁力线102)侵入至压接型功率半导体模块101的四角而集中。因此，电流流过位于压接型功率半导体模块101四角的子模块100的功率半导体芯片，以抵消磁场(磁力线102)。
该电流是与功率半导体芯片的通电电流同方向的电流，因此，作为结果，流过位于压接型功率半导体模块101四角的功率半导体芯片的电流变大。如此，位于压接型功率半导体模块101四角的功率半导体芯片的温度变得比压接型功率半导体模块101的其它位置处的功率半导体芯片的温度高。
在功率半导体芯片间的电流分布不均等的情况下，有可能成为压接型功率半导体模块101的故障的原因，或者，产生压接型功率半导体模块101的寿命的下降。
为了使电流不在位于压接型功率半导体模块101四角的功率半导体芯片处集中，只要使由功率半导体芯片的传输电流产生的磁场不在位于压接型功率半导体模块101四角的功率半导体芯片处集中即可。
通过使用铁素体等绝缘强磁体将配置有功率半导体芯片的模块主体部103的周围包围，从而由传输电流产生的磁场的磁力线102从压接型功率半导体模块101的外周向该绝缘强磁体内转移。
因此，位于压接型功率半导体模块101四角的功率半导体芯片的附近处的磁场的集中得到缓和。
如此，能够使功率半导体芯片间的电流分布均一化。因此，认为抑制了功率半导体芯片局部地发热。
由此，能够实现压接型功率半导体模块101的可靠性的提高和长寿命化。
图12是概略地表示压接型功率半导体模块的结构的例子的俯视图。在图12中，压接型功率半导体模块101A具有：多个功率半导体芯片1001，它们配置于模块主体部103的上表面；以及周围构造104，其在俯视观察时将模块主体部103的周围包围，是绝缘强磁体。
另外，图13是概念性地表示周围构造104内的磁通密度与由流过图12所例示的结构的传输电流产生的磁场的关联的图，其中，该周围构造104是绝缘强磁体。在图13中，纵轴表示磁通密度，横轴表示磁场。
如果参照图13，则作为绝缘强磁体的周围构造104磁饱和。因此，周围构造104吸引磁场的效果有限。
＜关于功率半导体模块的结构＞
图1是概略地表示本实施方式涉及的压接型功率半导体模块的结构的例子的俯视图。在图1中，压接型功率半导体模块101B具有：多个功率半导体芯片1001，它们配置于模块主体部103的上表面；以及周围构造104A、周围构造104B及周围构造104C，它们在俯视观察时将模块主体部103的周围的一部分包围，是绝缘强磁体。
这里，多个功率半导体芯片1001例如以半导体基板上的3×3矩阵为单位形成子模块100。在图1中，就模块主体部103而言，子模块100以4×4的矩阵而配置。
另外，在图1中，模块主体部103呈设置多个子模块100的构造，但在模块主体部103设置的子模块100也可以是1个。
多个功率半导体芯片1001在图1中沿纵向及横向排列。另外，至少1个功率半导体芯片1001(例如，从上算起第2且从左算起第2的功率半导体芯片1001)(包含跨至其它子模块100的情况)被其它功率半导体芯片1001包围地配置。
周围构造104A、周围构造104B以及周围构造104C例如是铁素体。另外，周围构造104A、周围构造104B以及周围构造104C在俯视观察时并非将模块主体部103的整个周围包围，而是例如像图1所示的那样，在模块主体部103的周围，形成至少1个(在图1中是2个)未形成周围构造104A的切断部105。
另外，在图1中，与模块主体部103的相对的边对应地分别设置有周围构造104A。
图2是概念性地表示周围构造104A、周围构造104B以及周围构造104C内的磁通密度与由流过图1所示的结构的传输电流产生的磁场的关联的图，其中，该周围构造104A、周围构造104B以及周围构造104C是绝缘强磁体。在图2中，纵轴表示磁通密度，横轴表示磁场。
这里，周围构造104A、周围构造104B以及周围构造104C(铁素体)的磁通密度B能够表示为下式(1)。
【式1】
B＝μ0×I/d…(1)
在上述的式(1)中，μ0表示真空中(空气中)的磁导率，I表示流过压接型功率半导体模块101B的电流值，d表示切断部105的宽度的合计值。
这里，针对上述的式(1)进行以下3个假设。
即，第1，假设绝缘强磁体的相对磁导率μr足够大。第2，假设与压接型功率半导体模块101B的边的长度的合计值相比，切断部105的宽度的合计值小。因此，所产生的磁通不会从切断部105的侧面泄露。另外，由于绝缘强磁体的相对磁导率μr足够大，因此磁通也不会从绝缘强磁体的侧面泄露。
第3，假设沿模块主体部103的边配置的绝缘强磁体的截面积恒定。此外，该“截面积恒定”的假设是为了便于说明而提出的，实际上也可以少许不同。
根据第1个假设、第2个假设以及所产生的磁通的连续性，从包含切断部105的绝缘强磁体穿过的磁通是恒定的。
并且，根据磁通恒定以及第3个假设(即，绝缘强磁体的截面积恒定)，从切断部105以及绝缘强磁体中穿过的磁通密度(即，磁通/截面积)也恒定。
即，如果将切断部105的磁通密度设为Bgap，将绝缘强磁体中的磁通密度设为Bferr，则下式(2)成立。
【式2】
Bgap＝Bferr…(2)
接下来，对绝缘强磁体中的磁通密度Bferr进行探讨。首先，安培的积分式表示为下式(3)。
【式3】
∫Hd|＝I…(3)
这里，H表示磁场，d1表示沿包含切断部105的模块主体部103的边的距离，I表示电流。
如果将模块主体部103的边的长度设为Lferr，将切断部105的宽度的合计长度设为d，将绝缘强磁体的磁场设为Hferr，将切断部105的磁场设为Hgap，则安培的积分式表示为下式(4)。
【式4】
Hferr·Lferr+Hgap·d＝I…(4)
上述的式(4)是磁场的式子，因此将式(4)变换为磁通密度的式子。由于切断部105是空气区域，因此H与B的关系能够使用真空的磁导率而表示为下式(5)。
【式5】
Hgap＝Bgap/μ0…(5)
并且，绝缘强磁体中的H与B的关系能够表示为下式(6)。
【式6】
Hxerr＝Bferr/(μr·μ0)…(6)
如果将这些式(5)以及式(6)代入上述的式(4)，则得到下式(7)。
【式7】
{Bferr/(μr·μ0)}·Lferr+{Bgap/μ0}·d＝I…(7)
这里，在式(7)中，根据μr足够大的假设，能够忽略第1项，因此式(7)能够变形为下式(8)。
【式8】
(Bgap/μ0)·d＝I…(8)
因此，穿过切断部105的磁场表示为下式(9)。
【式9】
Bgap＝μ0·I/d…(9)
并且，如上述的式(2)所示的那样，Bgap＝Bferr，因此，绝缘强磁体中的磁通密度Bferr与上述的式(1)同样地，表示为下式(10)。
【式10】
Bferr＝μ0·I/d…(10)
这里，例如，如果将切断部105的宽度的合计值设为50mm，将压接型功率半导体模块101B的模块主体部103的边的长度的合计值设为1000mm，将流过压接型功率半导体模块101B的电流值设为5000A，则周围构造104A、周围构造104B以及周围构造104C(铁素体)的磁通密度B能够表示为下式(11)。
【式11】
B＝μ0×5000/0.05
＝0.1[T]…(11)
如果参照图2，则0.1[T]与成为磁饱和的磁通密度相比足够小。因此，在图1所示的结构中，不会成为磁饱和。
这是因为通过在作为绝缘强磁体的周围构造104A、周围构造104B以及周围构造104C设置至少1个与绝缘强磁体相比磁阻大的切断部105，从而周围构造104A、周围构造104B以及周围构造104C和切断部形成的磁回路整体的磁阻变大，其结果，产生的磁通变小，因此不会成为磁饱和。
图3是表示具有上述切断部的周围构造与压接型功率半导体模块的模块构造之间的位置关系的例子的侧视图。如图3所例示的那样，与图1所示的任意的周围构造对应的周围构造104D的高度也可以到达在压接型功率半导体模块的模块构造101C中的最上表面形成的母线106。
这里，在模块构造101C中例如包含图1所示的模块主体部103以及多个子模块100。
图4是表示具有上述切断部的周围构造与压接型功率半导体模块的模块构造之间的位置关系的例子的侧视图。如图4所例示的那样，与图1所示的任意周围构造对应的周围构造104E的高度也可以到达进一步超过在压接型功率半导体模块的模块构造101C中的最上表面形成的母线106的上表面的高度。
＜第2实施方式>
对本实施方式涉及的功率半导体模块以及具有功率半导体模块的复合模块进行说明。此外，在以下的说明中，对于与在以上所记载的实施方式中说明过的结构要素相同的结构要素标注相同的标号而进行图示，适当省略其详细说明。
＜关于功率半导体模块的结构＞
图5是概略地表示本实施方式涉及的复合模块的结构的例子的侧视图。本实施方式涉及的复合模块具有3层构造的母线(电极)和分别被夹在这些母线之间的上下的压接型功率半导体模块。
如图5所例示的那样，本实施方式涉及的复合模块具有：作为电极的母线106C；压接型功率半导体模块的模块构造101D，其配置于母线106C的上表面；作为电极的母线106B，其配置于模块构造101D的上表面；压接型功率半导体模块的模块构造101E，其配置于母线106B的上表面；以及作为电极的母线106A，其配置于模块构造101E的上表面。
上述中的模块构造101D以及模块构造101E包含图1所示的模块主体部103以及多个子模块100，例如是IGBT。另外，母线106B还作为冷却器而起作用。
另外，在上述模块构造101D以及模块构造101E中的至少一者的俯视观察时的周围配置周围构造104F，该周围构造104F是铁素体等绝缘强磁体。
周围构造104F是将压接型功率半导体模块的模块主体部的周围中的与纸面垂直的2条边的至少一条边包围地配置的。
另外，在模块构造101D的周围配置的周围构造104F配置为夹在母线106B与母线106C之间。
另外，在模块构造101E的周围配置的周围构造104F配置为夹在母线106B与母线106A之间。
根据本实施方式涉及的结构，当周围构造104F被设置于模块化多电平转换器(modular multilevel converter，即，MMC)时，即使在任意一条母线从模块构造的周围探出而配置的情况下，也能够适当地配置周围构造104F。
另一方面，在图5所例示的压接型功率半导体模块的模块主体部的周围中的与平行于纸面的2条边对应的位置处，仅在一部分配置周围构造。
图6是概略地表示图5所例示的本实施方式涉及的复合模块的结构的例子的斜视图。
如图6所例示的那样，在图5所例示的压接型功率半导体模块的与模块主体部的平行于纸面的2条边对应的位置处配置周围构造104I以及周围构造104J。
如图6所例示的那样，周围构造104I与周围构造104J彼此分离地配置。由此，在配置周围构造104I和周围构造104J的模块主体部的边形成切断部105A。
＜第3实施方式＞
对本实施方式涉及的功率半导体模块以及具有功率半导体模块的复合模块进行说明。此外，在以下的说明中，对于与在以上所记载的实施方式中说明过的结构要素相同的结构要素标注相同的标号而进行图示，适当省略其详细说明。
＜关于功率半导体模块的结构＞
图7是概略地表示本实施方式涉及的复合模块的结构的例子的侧视图。本实施方式涉及的复合模块具有3层构造的母线(电极)和分别被夹在这些母线之间的上下的压接型功率半导体模块。
如图7所例示的那样，本实施方式涉及的复合模块具有：母线106C；模块构造101D，其配置于母线106C的上表面；母线106B，其配置于模块构造101D的上表面；模块构造101E，其配置于母线106B的上表面；以及母线106A，其配置于模块构造101E的上表面。
另外，本实施方式涉及的复合模块具有从母线106C的下表面跨越至母线106A的上表面而形成的周围构造104G，该周围构造104G是铁素体等绝缘强磁体。周围构造104G形成为将母线106C的下表面以及侧面覆盖、将母线106B的侧面覆盖、且将母线106A的上表面以及侧面覆盖。
周围构造104G是将压接型功率半导体模块的模块主体部的周围中的与纸面垂直的边包围地配置的。
周围构造104G通过将母线106C的侧面、母线106B的侧面以及母线106A的侧面覆盖而将压接型功率半导体模块的模块主体部的俯视观察时的周围的一部分包围。另外，周围构造104G通过将母线106C的下表面以及母线106A的上表面覆盖而将压接型功率半导体模块的模块主体部的侧视观察时的周围包围。
此外，在图7所例示的压接型功率半导体模块的与模块主体部的平行于纸面的2条边对应的位置处配置图6所示这样的周围构造。
图8是表示周围构造与压接型功率半导体模块的构造之间的位置关系的例子的侧视图。如图8所例示的那样，作为铁素体等绝缘强磁体的周围构造104H是从压接型功率半导体模块的模块构造101F的下表面经由侧面而跨越至模块构造101F的上表面形成的。
这里，在模块构造101F中，例如包含图1所示的模块主体部103以及多个子模块100。
周围构造104H是将压接型功率半导体模块的模块主体部的周围中的与纸面垂直的边包围地配置的。
周围构造104H通过将模块构造101F的侧面覆盖而将压接型功率半导体模块的模块主体部的俯视观察时的周围的一部分包围。另外，周围构造104H通过将模块构造101F的下表面以及上表面覆盖而将压接型功率半导体模块的模块主体部的侧视观察时的周围包围。
此外，在图8所例示的压接型功率半导体模块的与模块主体部的平行于纸面的2条边对应的位置处配置图6所示这样的周围构造。
如图7所例示的那样，在具有从母线106C的下表面跨越至母线106A的上表面而形成的周围构造104G的情况下，压接型功率半导体模块的模块主体部的周围中的与纸面垂直的其它边(即，图7中的右侧的边)也可以被在第2实施方式中示出的周围构造104F包围。
另外，在压接型功率半导体模块中，也可以混杂地具有本实施方式所示的周围构造和例如第1实施方式所示的周围构造。
根据本实施方式涉及的结构，与具有仅将母线的侧面覆盖的板形状的周围构造的情况相比，强磁体还将母线106C的下表面以及母线106A的上表面覆盖，因此周围构造吸引磁场的效果升高。
＜第4实施方式＞
对本实施方式涉及的功率半导体模块进行说明。此外，在以下的说明中，对于与在以上所记载的实施方式中说明过的结构要素相同的结构要素标注相同的标号而进行图示，适当省略其详细说明。
＜关于功率半导体模块的结构＞
图9是表示具有切断部的周围构造与压接型功率半导体模块的构造之间的位置关系的例子的俯视图。如图9所例示的那样，作为铁素体等绝缘强磁体的周围构造104L以及周围构造104M形成于压接型功率半导体模块的模块构造101I的周围的一部分。在图9中，在模块构造101I的周围中的一条边处，周围构造104L与周围构造104M彼此分离地形成。
这里，在模块构造101I中，例如包含图1所示的模块主体部103以及多个子模块100。
这里，周围构造104L与周围构造104M之间的距离l大于或等于沿周围构造104L与周围构造104M分离的方向的模块主体部的边的长度L的1/2。
通过以上述的方式对周围构造104L与周围构造104M之间的距离l进行设定，从而包含周围构造104L、周围构造104M、以及未形成它们的部分在内的磁回路的磁阻变得足够大。因此，由传输电流产生的磁通变少，因此能够可靠地抑制磁饱和。
＜第5实施方式＞
对本实施方式涉及的功率半导体模块进行说明。此外，在以下的说明中，对于与在以上所记载的实施方式中说明过的结构要素相同的结构要素标注相同的标号而进行图示，适当省略其详细说明。
＜关于功率半导体模块的结构＞
图10是表示具有切断部的周围构造与压接型功率半导体模块的构造之间的位置关系的例子的俯视图。如图10所例示的那样，作为铁素体等绝缘强磁体的周围构造104N以及周围构造104P形成于压接型功率半导体模块的模块构造101J的周围的一部分。在图10中，在模块构造101J的周围中的一条边处，周围构造104N与周围构造104P彼此分离地形成。
这里，在模块构造101J中，例如包含图1所示的模块主体部103以及多个子模块100。
另外，如图10所例示的那样，作为铁素体等绝缘强磁体的周围构造104S以及周围构造104T形成于压接型功率半导体模块的模块构造101J的周围的一部分。在图10中，在模块构造101J的周围中的另一条边处，周围构造104S与周围构造104T彼此分离地形成。
另外，如图10所例示的那样，作为铁素体等绝缘强磁体的周围构造104Q以及周围构造104R分别形成于压接型功率半导体模块的模块构造101J的周围的相对的一条边。
另外，周围构造104N和周围构造104S彼此位于模块构造101J的相反侧的边，相对于中心线1000而线对称。即，就周围构造104N和周围构造104S而言，形成的宽度A1相同，且相对的边处的形成面积以及配置的位置相同。
另外，周围构造104P和周围构造104T彼此位于模块构造101J的相反侧的边，相对于中心线1000而线对称。即，就周围构造104P和周围构造104T而言，形成的宽度A2相同，且相对的边处的形成面积以及配置的位置相同。
通过以上述的方式形成周围构造104N、周围构造104S、周围构造104P以及周围构造104T，从而能够使结构部件共通化。因此，材料加工变得容易。
此外，压接型功率半导体模块的周围构造的形成位置以及数量不限于上述实施方式所例示的情况。例如，在图10中，周围构造104N的宽度A1与周围构造104P的宽度A2可以相等，但不限于相等的情况。
＜关于由以上所记载的实施方式产生的效果＞
接下来，示出由以上所记载的实施方式产生的效果的例子。此外，在以下的说明中，该效果是基于以上所记载的实施方式所例示的具体的结构而记载的，但也可以在产生相同的效果的范围，与本申请的说明书所例示的其它具体的结构进行置换。
另外，该置换也可以横跨多个实施方式。即，也可以是将在不同的实施方式中所例示的各种结构进行组合而产生相同的效果。
根据以上所记载的实施方式，功率半导体模块具有模块主体部103、周围构造104A和多个功率半导体芯片1001，该周围构造104A是绝缘强磁体。功率半导体芯片1001配置于模块主体部103的上表面。周围构造104A将模块主体部103的俯视观察时的周围的一部分包围。多个功率半导体芯片1001在俯视观察时沿纵向及横向排列。并且，至少1个功率半导体芯片1001是被其它功率半导体芯片1001包围地配置的。
根据这样的结构，由于将模块主体部103的周围的一部分包围的周围构造104A，由传输电流产生的磁场的磁力线102从压接型功率半导体模块的外周向周围构造104A内转移。因此，位于压接型功率半导体模块四角的功率半导体芯片1001的附近处的磁场的集中得到缓和。因此，能够不引起磁饱和地抑制设置了多个的功率半导体芯片1001间的电流分布的不均等。
另外，根据以上所记载的实施方式，功率半导体模块具有模块主体部103、周围构造104A和多个功率半导体芯片1001，该周围构造104A是绝缘强磁体。多个功率半导体芯片1001配置于模块主体部103的上表面。周围构造104A将模块主体部103的俯视观察时的周围的一部分包围。并且，在模块主体部103的周围，设置至少2个未形成周围构造104A的切断部105。
根据这样的结构，由于将模块主体部103的周围的一部分包围的周围构造104A，由传输电流产生的磁场的磁力线102从压接型功率半导体模块的外周向周围构造104A内转移。因此，位于压接型功率半导体模块四角的功率半导体芯片1001的附近处的磁场的集中得到缓和。因此，能够不引起磁饱和地抑制设置了多个的功率半导体芯片1001间的电流分布的不均等。
此外，关于这些结构以外的本申请的说明书所例示的其它结构，能够适当省略。即，只要至少具有这些结构，就能够产生以上所记载的效果。
但是，即使在将本申请的说明书所例示的其它结构中的至少1个适当地追加至以上所记载的结构的情况下，即，在适当地追加了没有作为以上所记载的结构而提及的本申请的说明书所例示的其它结构的情况下，也能够产生相同的效果。
另外，根据以上所记载的实施方式，各个切断部105的周向上的宽度大于或等于模块主体部103的边的长度的1/2。根据这样的结构，包含周围构造104L、周围构造104M、以及未形成它们的部分在内的磁回路的磁阻变得足够大。因此，由传输电流产生的磁通变少，因此能够可靠地抑制磁饱和。
另外，根据以上所记载的实施方式，与模块主体部103的相对的边对应地分别设置周围构造104A。根据这样的结构，能够有效地将模块主体部103的俯视观察时的周围的一部分包围。
另外，根据以上所记载的实施方式，周围构造104N与周围构造104S相对于与相对的边平行的模块主体部103的中心线1000而线对称。根据这样的结构，能够将周围构造104N和周围构造104S设为相同的构造，因此制造以及组装变得容易。
另外，根据以上所记载的实施方式，周围构造104H以及周围构造104J将模块主体部103的俯视观察时的周围的一部分以及模块主体部103的侧视观察时的周围包围。根据这样的结构，除了模块主体部103的俯视观察时的周围，强磁体还将侧视观察时的周围包围，因此周围构造吸引磁场的效果升高。
另外，根据以上所记载的实施方式，功率半导体模块具有在功率半导体芯片1001的上方配置的母线106。并且，周围构造104D以到达母线106的上表面的方式设置。根据这样的结构，由于将模块主体部103的周围的一部分包围的周围构造104D，由传输电流产生的磁场的磁力线从压接型功率半导体模块的外周向周围构造104D内转移。因此，位于压接型功率半导体模块四角的功率半导体芯片1001的附近处的磁场的集中得到缓和。
另外，根据以上所记载的实施方式，周围构造104E以超过母线106的上表面的方式设置。根据这样的结构，由于将模块主体部103的周围的一部分包围的周围构造104E，由传输电流产生的磁场的磁力线从压接型功率半导体模块的外周向周围构造104E内转移。因此，位于压接型功率半导体模块四角的功率半导体芯片1001的附近处的磁场的集中得到缓和。
另外，根据以上所记载的实施方式，复合模块具有第1模块构造、第2模块构造、作为电极的第1母线、作为电极的第2母线、作为电极的第3母线和作为绝缘强磁体的周围构造104F。这里，第1模块构造例如对应于模块构造101D。另外，第2模块构造例如对应于模块构造101E。另外，第1母线例如对应于母线106C。另外，第2母线例如对应于母线106B。另外，第3母线例如对应于母线106A。模块构造101D具有第1模块主体部和在第1模块主体部的上表面配置的多个第1功率半导体芯片。这里，第1模块主体部例如对应于模块主体部103。另外，第1功率半导体芯片例如对应于功率半导体芯片1001。模块构造101E具有第2模块主体部和在第2模块主体部的上表面配置的多个第2功率半导体芯片。这里，第2模块主体部例如对应于模块主体部103。另外，第2功率半导体芯片例如对应于功率半导体芯片1001。母线106C配置于模块构造101D的下表面。母线106B配置于模块构造101D的上表面，且配置于模块构造101E的下表面。母线106A配置于模块构造101E的上表面。并且，周围构造104F将模块构造101D以及模块构造101E中的至少一者的俯视观察时的周围的一部分包围。
根据这样的结构，由于将模块主体部的周围的一部分包围的周围构造104F，由传输电流产生的磁场的磁力线从压接型功率半导体模块的外周向周围构造104F内转移。因此，位于压接型功率半导体模块四角的功率半导体芯片的附近处的磁场的集中得到缓和。因此，能够不引起磁饱和地抑制设置了多个的功率半导体芯片间的电流分布的不均等。
此外，关于这些结构以外的本申请的说明书所例示的其它结构，能够适当省略。即，只要至少具有这些结构，就能够产生以上所记载的效果。
但是，即使在将本申请的说明书所例示的其它结构中的至少1个适当地追加至以上所记载的结构的情况下，即，在适当地追加了没有作为以上所记载的结构而提及的本申请的说明书所例示的其它结构的情况下，也能够产生相同的效果。
另外，根据以上所记载的实施方式，周围构造104F配置为夹在母线106C与母线106B之间，或者，母线106B与母线106A之间。根据这样的结构，当周围构造104F被设置于MMC时，即使在任意一条母线从模块构造的周围探出地配置的情况下，也能够适当地配置周围构造104F。
另外，根据以上所记载的实施方式，周围构造104G从母线106C的下表面跨越至母线106A的上表面而形成。根据这样的结构，与具有仅将母线的侧面覆盖的板形状的周围构造的情况相比，强磁体还将母线106C的下表面以及母线106A的上表面覆盖，因此，周围构造吸引磁场的效果升高。
＜关于以上所记载的实施方式的变形例＞
在以上所记载的实施方式中，虽然有时对各结构要素的材质、材料、尺寸、形状、相对配置关系或实施条件等进行了记载，但这些在所有方面都是一个例子，并不限于本申请的说明书所记载的内容。
因此，在本申请的说明书所公开的技术范围内，可想到未例示的无数变形例以及等同物。例如，包含对至少1个结构要素进行变形的情况、进行追加的情况或进行省略的情况，以及提取至少1个实施方式中的至少1个结构要素而与其它实施方式的结构要素进行组合的情况。
另外，在不产生矛盾的情况下，在以上所记载的实施方式中，记载为具有“1个”的结构要素也可以是具有“大于或等于1个”。
并且，以上所记载的实施方式中的各个结构要素是概念性的单位，在本申请的说明书所公开的技术范围内，包含1个结构要素由多个构造物构成的情况、1个结构要素对应于某个构造物的一部分的情况、以及多个结构要素包含于1个构造物的情况。
另外，就以上所记载的实施方式中的各个结构要素而言，只要发挥相同的功能，则包含具有其它构造或形状的构造物。
另外，本申请的说明书中的说明是为了与本技术相关的所有目的而参考的，均不应该被认为是现有技术。
另外，在以上所记载的实施方式中，在没有特别指定而记载了材料名称等的情况下，只要不产生矛盾，则包含在该材料中含有其他添加物的例如合金等。
标号的说明
100子模块，101、101A、101B压接型功率半导体模块，101C、101D、101E、101F、101I、101J模块构造，102磁力线，103模块主体部，104、104A、104B、104C、104D、104E、104F、104G、104H、104I、104J、104L、104M、104N、104P、104Q、104R、104S、104T周围构造，105、105A切断部，106、106A、106B、106C母线，1000中心线，1001功率半导体芯片，A1、A2宽度。

Claims (11)

1.一种功率半导体模块，其具有：
模块主体部；
多个功率半导体芯片，它们配置于所述模块主体部的上表面；以及
周围构造，其将所述模块主体部的俯视观察时的周围的一部分包围，是绝缘强磁体，
多个所述功率半导体芯片在俯视观察时沿纵向及横向排列，
至少1个所述功率半导体芯片是被其它所述功率半导体芯片包围地配置的。
2.一种功率半导体模块，其具有：
模块主体部；
多个功率半导体芯片，它们配置于所述模块主体部的上表面；以及
周围构造，其将所述模块主体部的俯视观察时的周围的一部分包围，是绝缘强磁体，
在所述模块主体部的周围，设置至少2个未形成所述周围构造的切断部。
3.根据权利要求2所述的功率半导体模块，其中，
各个所述切断部的周向上的宽度大于或等于所述模块主体部的边的长度的1/2。
4.根据权利要求1至3中任一项所述的功率半导体模块，其中，
与所述模块主体部的相对的边对应地分别设置所述周围构造。
5.根据权利要求4所述的功率半导体模块，其中，
各个所述周围构造相对于与相对的所述边平行的所述模块主体部的中心线而线对称。
6.根据权利要求1至3中任一项所述的功率半导体模块，其中，
所述周围构造将所述模块主体部的俯视观察时的周围的一部分以及所述模块主体部的侧视观察时的周围包围。
7.根据权利要求1至3中任一项所述的功率半导体模块，其中，
还具有在所述功率半导体芯片的上方配置的母线，
所述周围构造以到达所述母线的上表面的方式设置。
8.根据权利要求7所述的功率半导体模块，其中，
所述周围构造以超过所述母线的上表面的方式设置。
9.一种复合模块，其具有：
第1模块构造，其具有第1模块主体部和在所述第1模块主体部的上表面配置的多个第1功率半导体芯片；
第2模块构造，其具有第2模块主体部和在所述第2模块主体部的上表面配置的多个第2功率半导体芯片；
作为电极的第1母线，其配置于所述第1模块构造的下表面；
作为电极的第2母线，其配置于所述第1模块构造的上表面，且配置于所述第2模块构造的下表面；
作为电极的第3母线，其配置于所述第2模块构造的上表面；以及
周围构造，其将所述第1模块构造以及所述第2模块构造中的至少一者的俯视观察时的周围的一部分包围，是绝缘强磁体。
10.根据权利要求9所述的复合模块，其中，
所述周围构造配置为夹在所述第1母线与所述第2母线之间，或者，所述第2母线与所述第3母线之间。
11.根据权利要求9所述的复合模块，其中，
所述周围构造从所述第1母线的下表面跨越至所述第3母线的上表面而形成。
CN201880097547.4A 2018-09-20 2018-09-20 功率半导体模块以及复合模块 Active CN112740401B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2018/034715 WO2020059062A1 (ja) 2018-09-20 2018-09-20 パワー半導体モジュール、および、複合モジュール

Publications (2)

Publication Number Publication Date
CN112740401A CN112740401A (zh) 2021-04-30
CN112740401B true CN112740401B (zh) 2023-11-03

Family

ID=69887015

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880097547.4A Active CN112740401B (zh) 2018-09-20 2018-09-20 功率半导体模块以及复合模块

Country Status (5)

Country Link
US (1) US11824048B2 (zh)
JP (1) JP6980124B2 (zh)
CN (1) CN112740401B (zh)
DE (1) DE112018007999T5 (zh)
WO (1) WO2020059062A1 (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1839474A (zh) * 2004-01-28 2006-09-27 松下电器产业株式会社 模块及使用它的安装构造体
JP2006351986A (ja) * 2005-06-20 2006-12-28 Fuji Electric Device Technology Co Ltd パワー半導体モジュール
JP2006351737A (ja) * 2005-06-15 2006-12-28 Hitachi Ltd 半導体パワーモジュール
CN105655323A (zh) * 2014-11-28 2016-06-08 三菱电机株式会社 半导体模块、电力变换装置
CN108022736A (zh) * 2017-12-27 2018-05-11 广州致远电子有限公司 一种微功率电源模块

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4167505A (en) * 1978-01-12 1979-09-11 Rohm And Haas Company Impact modified high melt flow polycarbonamide
JP4127763B2 (ja) * 2002-01-22 2008-07-30 株式会社東芝 半導体装置
JP4423462B2 (ja) 2003-12-22 2010-03-03 富士電機システムズ株式会社 半導体パワーモジュール
DE102004046806B4 (de) * 2004-09-27 2009-07-09 Infineon Technologies Ag Leistungshalbleitermodul
JP5652346B2 (ja) 2011-06-30 2015-01-14 株式会社明電舎 パワー半導体モジュール
CN104428889B (zh) * 2012-07-11 2017-05-10 三菱电机株式会社 半导体装置及其制造方法
KR101567141B1 (ko) * 2013-10-15 2015-11-06 현대자동차주식회사 전기전자부품 하우징의 열전도도 제어 장치
US10290587B2 (en) * 2016-11-03 2019-05-14 Toyota Motor Engineering & Manufacturing North America, Inc. Cooler with emi-limiting inductor

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1839474A (zh) * 2004-01-28 2006-09-27 松下电器产业株式会社 模块及使用它的安装构造体
JP2006351737A (ja) * 2005-06-15 2006-12-28 Hitachi Ltd 半導体パワーモジュール
JP2006351986A (ja) * 2005-06-20 2006-12-28 Fuji Electric Device Technology Co Ltd パワー半導体モジュール
CN105655323A (zh) * 2014-11-28 2016-06-08 三菱电机株式会社 半导体模块、电力变换装置
CN108022736A (zh) * 2017-12-27 2018-05-11 广州致远电子有限公司 一种微功率电源模块

Also Published As

Publication number Publication date
CN112740401A (zh) 2021-04-30
JPWO2020059062A1 (ja) 2021-02-18
JP6980124B2 (ja) 2021-12-15
US11824048B2 (en) 2023-11-21
DE112018007999T5 (de) 2021-06-02
US20210257342A1 (en) 2021-08-19
WO2020059062A1 (ja) 2020-03-26

Similar Documents

Publication Publication Date Title
US9660356B1 (en) Semiconductor device
US9960096B2 (en) Semiconductor device
JP6750514B2 (ja) 半導体装置
US9025341B2 (en) Power converter
US8987777B2 (en) Stacked half-bridge power module
US9443787B2 (en) Electronic component and method
JP5728258B2 (ja) 半導体装置
JP2022079670A (ja) 半導体パワーモジュール
JP2013058640A (ja) 半導体装置
US11380656B2 (en) Semiconductor device
KR20140123935A (ko) 반도체 장치
US10135337B2 (en) Semiconductor device
US10749522B2 (en) Electric power conversion apparatus
US20150115313A1 (en) Semiconductor Device Package
KR20150062921A (ko) 반도체 장치
JP6488996B2 (ja) 電力変換装置
US9853023B2 (en) Semiconductor device and semiconductor package
CN112740401B (zh) 功率半导体模块以及复合模块
JP4356434B2 (ja) ３レベルインバータ回路
US10741550B2 (en) Reverse-conducting insulated gate bipolar transistor
JP2008306872A (ja) 半導体装置
JP2017163109A (ja) 半導体装置
US11450647B2 (en) Semiconductor module and semiconductor device including the same
WO2023199639A1 (ja) 半導体装置
US20230170292A1 (en) Semiconductor device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant