CN112737552A - 一种信号传输电路 - Google Patents

一种信号传输电路 Download PDF

Info

Publication number
CN112737552A
CN112737552A CN201911033179.XA CN201911033179A CN112737552A CN 112737552 A CN112737552 A CN 112737552A CN 201911033179 A CN201911033179 A CN 201911033179A CN 112737552 A CN112737552 A CN 112737552A
Authority
CN
China
Prior art keywords
signal
switching tube
switch tube
potential
input signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911033179.XA
Other languages
English (en)
Other versions
CN112737552B (zh
Inventor
张利地
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangyin Shengbang Microelectronics Manufacturing Co ltd
Original Assignee
SG Micro Beijing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SG Micro Beijing Co Ltd filed Critical SG Micro Beijing Co Ltd
Priority to CN201911033179.XA priority Critical patent/CN112737552B/zh
Publication of CN112737552A publication Critical patent/CN112737552A/zh
Application granted granted Critical
Publication of CN112737552B publication Critical patent/CN112737552B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches

Landscapes

  • Electronic Switches (AREA)

Abstract

本发明公开了一种信号传输电路，包括信号开关管、驱动电路以及下冲保护电路，下冲保护电路用于选择性地将输入信号和参考地中电位更低者连接至驱动电路的低供电端，以调节用于控制信号开关管的栅极控制信号的逻辑低电平，当输入信号的电位小于参考地的电位与一预设电压之差时，下冲保护电路将输入信号连接至驱动电路的低供电端，此时栅极控制信号的逻辑低电平等于输入信号，使得信号开关管的栅源电压Vgs＝0V，从而保证在输入信号出现下冲而小于参考地电位时避免信号开关管的误导通，有效的保持信号开关输出的逻辑状态，对后级控制电路不产生影响，提高电路的稳定性。

Description

一种信号传输电路
技术领域
本发明涉及集成电路技术领域，更具体地涉及一种信号传输电路。
背景技术
诸如MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor，金属氧化物半导体场效应晶体管)的晶体管的一个主要应用就是作为信号导通和关断的开关器件。
图1和图2分别示出根据现有技术的一种信号传输电路的电路示意图和输出示意图。如图1所示，信号传输电路100包括信号开关管Mnsw和驱动电路110。信号开关管Mnsw例如采用N型MOSFET，驱动电路110根据输入的使能信号OE生成控制信号开关管Mnsw导通和关断的栅极控制信号。信号开关管Mnsw的控制端与驱动电路110的输出端连接，第一端接收输入信号Vin。电阻R1和电阻R2串联连接在电源电压VCC与地之间，电阻R1和电阻R2的中间节点与信号开关管Mnsw的第二端连接，该节点用于提供输出信号Vout。其中电源电压VCC例如等于+7V，电阻R1和电阻R2阻值相等而且阻抗较大。当使能信号OE为逻辑低电平时，信号开关管Mnsw关断，输出信号Vout为+3.5V的逻辑高电平；当使能信号OE为逻辑高电平时，信号开关管Mnsw导通，输出信号Vout等于输入信号Vin。
现有技术的信号传输电路存在以下的问题：当输入信号Vin在0V和电源电压VCC之间变化时，在使能信号OE为逻辑低电平时信号开关管Mnsw可正常关断，输出信号为+3.5V的逻辑高电平，如图2中的时间段T1所示。但是当输入信号Vin下冲至小于0V(例如输入信号Vin的电位等于-2V)时，在使能信号OE为逻辑低电平(使能信号OE的电位等于0V)时信号开关管Mnsw的栅源电压Vgs＝2V，导致信号开关管Mnsw处于导通状态，使得输出信号Vout出现一个相应的负脉冲，如图2中的时间段T2所示，这个负脉冲使输出信号Vout逻辑状态由高变低，可能会对后级控制电路产生较大的影响，降低了电路的稳定性。
发明内容
有鉴于此，本发明的目的在于提供一种信号传输电路，可在输入信号出现下冲而小于参考地电位时避免信号开关管的误导通，有效的保持信号开关输出的逻辑状态，对后级控制电路不产生影响，提高电路的稳定性。
根据本发明实施例，提供了一种信号传输电路，包括：信号开关管，输入端用于接收输入信号并在输出端提供输出信号；驱动电路，用于根据接收到的使能信号得到栅极控制信号，所述栅极控制信号用于控制所述信号开关管的导通和关断；以及下冲保护电路，用于选择性地将所述输入信号和参考地中电位更低者连接至所述驱动电路的低供电端。
优选地，当所述输入信号的电位小于所述参考地的电位与一预设电压之差时，所述下冲保护电路将所述输入信号连接至所述驱动电路的低供电端，当所述输入信号的电位大于/等于所述参考地的电位与所述预设电压之差时，所述下冲保护电路将所述参考地连接至所述驱动电路的低供电端。
优选地，所述下冲保护电路包括：第一下拉模块，用于在导通时将所述驱动电路的低供电端连接至参考地；开关模块，与所述第一下拉模块的控制端相连，用于在所述输入信号的电位大于/等于所述参考地的电位与所述预设电压之差时导通所述第一下拉模块，并在所述输入信号的电位小于所述参考地的电位与所述预设电压之差时关断所述第一下拉模块；以及第二下拉模块，控制端连接至所述参考地，用于所述输入信号的电位小于所述参考地的电位与所述预设电压之差时导通，以将所述驱动电路的低供电端连接至所述输入信号。
优选地，所述开关模块包括：依次串联于电源电压和所述输入信号之间的电流源、第一开关管以及第二开关管，其中，所述第一开关管和所述第二开关管的控制端连接至所述参考地，所述第一开关管和所述第二开关管的衬底相互连接，并连接至二者的中间节点，所述电流源和所述第一开关管的中间节点连接至所述第一下拉模块。
优选地，所述第一下拉模块包括：依次串联于所述驱动电路的低供电端和地之间的第三开关管和第四开关管，其中，所述第三开关管和所述第四开关管的控制端连接至所述电流源和所述第一开关管的中间节点，所述第三开关管和所述第四开关管的衬底相互连接，并连接至二者的中间节点。
优选地，所述第二下拉模块包括：依次串联于所述驱动电路的低供电端和所述输入信号之间的第五开关管和第六开关管，其中，所述第五开关管和所述第六开关管的控制端连接至所述参考地，所述第五开关管和所述第六开关管的衬底相互连接，并连接至二者的中间节点。
优选地，所述第一开关管和所述第二开关管导通时的阻抗远小于所述电流源。
优选地，所述预设电压等于所述第一开关管、所述第二开关管、所述第五开关管和第六开关管的导通阈值。
优选地，所述驱动电路包括缓冲器。
优选地，所述缓冲器为源跟随器或CMOS缓冲器。
本发明实施例的信号传输电路包括信号开关管、驱动电路以及下冲保护电路，下冲保护电路用于选择性地将输入信号和参考地中电位更低者连接至驱动电路的低供电端，以调节用于控制信号开关管的栅极控制信号的逻辑低电平，当输入信号小于参考地的电位与一预设电压之差时，下冲保护电路将输入信号连接至驱动电路的低供电端，此时栅极控制信号的逻辑低电平等于输入信号，使得信号开关管的栅源电压Vgs＝0V，从而保证在输入信号出现下冲而小于参考地电位时避免信号开关管的误导通，有效的保持信号开关输出的逻辑状态，对后级控制电路不产生影响，，提高电路的稳定性。并且上述实施例的下冲保护电路与信号传输电路的驱动能力无关，可以有效避免下冲时大电流对芯片的损坏。
附图说明
通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚。
图1示出根据现有技术的一种信号传输电路的电路示意图；
图2示出图1中的信号传输电路的输出示意图；
图3示出根据现有技术的另一种信号传输电路的电路示意图；
图4示出根据本发明实施例的一种信号传输电路的电路示意图。
具体实施方式
以下将参照附图更详细地描述本发明。在各个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，在图中可能未示出某些公知的部分。
在下文中描述了本发明的许多特定的细节，例如部件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本发明。
应当理解，在以下的描述中，“电路”是指由至少一个元件或子电路通过电气连接或电磁连接构成的导电回路。当称元件或电路“连接到”另一元件或称元件/电路“连接在”两个节点之间时，它可以直接耦合或连接到另一元件或者可以存在中间元件，元件之间的连接可以是物理上的、逻辑上的、或者其结合。相反，当称元件“直接耦合到”或“直接连接到”另一元件时，意味着两者不存在中间元件。
图3示出根据现有技术的另一种信号传输电路的电路示意图。如图3所示，信号传输电路200包括信号开关管Mnsw、驱动电路210以及二极管D1。信号开关管Mnsw例如采用N型MOSFET，驱动电路210根据输入的使能信号OE生成控制信号开关管Mnsw导通和关断的栅极控制信号。信号开关管Mnsw的控制端与驱动电路210的输出端连接，第一端接收输入信号Vin。电阻R1和电阻R2串联连接在电源电压VCC与地之间，电阻R1和电阻R2的中间节点与信号开关管Mnsw的第二端连接，该节点用于提供输出信号Vout。其中电源电压VCC例如等于+7V，电阻R1和电阻R2阻值相等而且阻抗较大。当使能信号OE为逻辑低电平时，信号开关管Mnsw关断，输出信号Vout为+3.5V的逻辑高电平；当使能信号OE为逻辑高电平时，信号开关管Mnsw导通，输出信号Vout等于输入信号Vin。
在现有技术的另一种方案中，信号传输电路200通过二极管D1和信号开关管Mnsw的体二极管D2进行钳位，其中，二极管D1为ESD(Electro-Static discharge，静电释放)二极管。如图3所示，根据输入信号Vin的驱动能力以及二极管电流公式可以得到钳位电压。但是图3中的信号传输电路200对信号开关管Mnsw的下冲保护与电路的驱动能力有关。当电路的驱动能力较小时，钳位电压较低，这种结构可以对信号开关管Mnsw进行一定的下冲保护；当电路的驱动能力较大时，这种结构就无法对信号开关管Mnsw进行有效的下冲保护，当输入信号Vin出现下冲时信号开关管Mnsw依旧会导通，在输出信号Vout产生一个负脉冲，导致输出信号Vout的逻辑状态由高变低。
为了解决现有的技术问题，本发明实施例的信号传输电路还包括下冲保护电路，下冲保护电路可根据输入信号Vin调节信号开关管Mnsw的栅极控制信号，避免当输入信号Vin出现下冲时造成信号开关管Mnsw的误导通，有效的保持信号开关输出的逻辑状态，对后级控制电路不产生影响，提高电路的稳定性。
图4示出根据本发明实施例的信号传输电路的电路示意图。如图4所示，信号传输电路包括信号开关管Mnsw、驱动电路310以及下冲保护电路320。
信号开关管Mnsw例如采用N型MOSFET，驱动电路310根据输入的使能信号OE生成控制信号开关管Mnsw导通和关断的栅极控制信号。信号开关管Mnsw的控制端与驱动电路310的输出端连接，第一端接收输入信号Vin。电阻R1和电阻R2串联连接在电源电压VCC2与地之间，电阻R1和电阻R2的中间节点与信号开关管Mnsw的第二端连接于输出节点B，输出节点B用于提供输出信号Vout。
其中，电源电压VCC2例如等于+7V，电阻R1和电阻R2阻值相等而且阻抗较大。当使能信号OE为逻辑低电平时，信号开关管Mnsw关断，输出信号Vout为+3.5V的逻辑高电平；当使能信号OE为逻辑高电平时，信号开关管Mnsw导通，输出信号Vout等于输入信号Vin。
下冲保护电路320用于选择性的将输入信号Vin和参考地中电位更低者连接至驱动电路310的低供电端，以调节栅极控制信号的逻辑低电平的电位。其中，当输入信号Vin大于/等于参考地的电位(参考地的电位例如为0V)与一预设电压之差时，下冲保护电路320将参考地连接至驱动电路310的低供电端，栅极控制信号的逻辑低电平等于参考地的电位(即栅极控制信号的逻辑低电平等于0V)；当输入信号Vin小于参考地的电位与一预设电压之差时，下冲保护电路320将输入信号Vin连接至驱动电路310的低供电端，此时栅极控制信号的逻辑低电平等于输入信号Vin，使得信号开关管Mnsw的栅源电压Vgs＝0V，从而保证在输入信号Vin出现下冲而小于参考地电位时避免信号开关管Mnsw的误导通，有效的保持信号开关输出的逻辑状态，对后级控制电路不产生影响，提高电路的稳定性。
进一步的，下冲保护电路320包括第一下拉模块321、开关模块322以及第二下拉模块323。开关模块322与第一下拉模块321的控制端连接，用于根据输入信号Vin控制第一下拉模块321的导通和关断，当输入信号Vin的电位大于/等于参考地的电位与一预设电压之差时，所述开关模块322导通该第一下拉模块321，同时第二下拉模块323关断，第一下拉模块321将驱动电路310的低供电端拉低至参考地的电位。当输入信号Vin的电位小于参考地的电位与一预设电压之差时，开关模块322关断该第一下拉模块321，同时第二下拉模块323导通，第二下拉模块323将驱动电路310的低供电端拉低至输入信号Vin的电位。
作为一个非限制性的例子，本实施例的开关模块322包括依次串联连接在电源电压VCC1和输入信号Vin之间的电流源I1、开关管Mn1以及开关管Mn2。开关管Mn1和开关管Mn2例如采用N型MOSFET，开关管Mn1和开关管Mn2的栅极彼此连接，且都连接至参考地，开关管Mn2的源极用于接收所述输入信号Vin。电流源I1和开关管Mn1之间的节点A连接至第一下拉模块321的控制端。此外，开关管Mn1和开关管Mn2的衬底彼此连接，并连接至二者的中间节点，可避免当输入信号Vin下冲时造成开关管Mn1和开关管Mn2中的体二极管的漏电，保护开关管Mn1和开关管Mn2不被损坏。
第一下拉模块321包括依次串联连接在驱动电路310的低供电端和地之间的开关管Mn3和开关管Mn4。开关管Mn3和开关管Mn4例如采用N型MOSFET，开关管Mn3和开关管Mn4的栅极彼此连接，且都连接至节点A。同样的，开关管Mn3和开关管Mn4的衬底彼此连接，并连接至二者的中间节点，可避免当输入信号Vin下冲时造成开关管Mn3和开关管Mn4中的体二极管的漏电，保护开关管Mn3和开关管Mn4不被损坏。
第二下拉模块323包括依次串联连接在驱动电路310的低供电端和输入信号Vin之间的开关管Mn5和开关管Mn6。开关管Mn5和开关管Mn6例如采用N型MOSFET，开关管Mn5和开关管Mn6的栅极彼此连接，且都连接至参考地。同样的，开关管Mn5和开关管Mn6的衬底彼此连接，并连接至二者的中间节点，可避免当输入信号Vin下冲时造成开关管Mn5和开关管Mn6中的体二极管的漏电，保护开关管Mn5和开关管Mn6不被损坏。
在本实施例中，开关管Mn5和开关管Mn6与开关管Mn1和开关管Mn2完全相同，且所述预设电压例如等于开关管Mn1、开关管Mn2、开关管Mn5、开关管Mn6的导通阈值。
进一步的，本发明实施例的具体工作原理如下：当输入信号Vin在参考地(参考地的电位例如为0V)和电源电压VCC1之间波动时，开关管Mn1和开关管Mn2关断，开关管Mn5和开关管Mn6关断，电流源I1对节点A进行充电，将节点A的电位拉高以导通开关管Mn3和开关管Mn4，开关管Mn3和开关管Mn4将驱动电路310的低供电端拉低至地，则栅极控制信号的逻辑低电平等于参考地的电位(即栅极控制信号的逻辑低电平等于0V)，此时信号开关管Mnsw保持关断。当输入信号Vin出现下冲时，输入信号Vin小于参考地的电位，且输入信号Vin与参考地电位之间的电压差的绝对值大于开关管Mn1和开关管Mn2的导通阈值时，开关管Mn1和开关管Mn2导通，由于开关管Mn1和开关管Mn2的导通时的阻抗远小于电流源I1，则节点A被拉低，开关管Mn3和开关管Mn4关断。由于本实施例中开关管Mn5和开关管Mn6与开关管Mn1和开关管Mn2完全相同，则当输入信号Vin与参考电位之间的电压差的绝对值大于开关管Mn1和开关管Mn2的导通阈值时开关管Mn5和开关管Mn6导通，开关管Mn5和开关管Mn6将驱动电路310的低供电端拉低至输入信号Vin的电位，此时栅极控制信号的逻辑低电平等于输入信号Vin，使得信号开关管Mnsw的栅源电压Vgs＝0V，从而保证在输入信号Vin出现下冲而小于参考地电位时避免信号开关管Mnsw的误导通，有效的保持信号开关输出的逻辑状态，对后级控制电路不产生影响，提高电路的稳定性。
在本发明的其他实施例中，驱动电路310包括缓冲器。缓冲器用于隔离前端控制电路与信号开关管Mnsw的栅极之间的较大的寄生电容，且使得所述信号开关管Mnsw具有较快的摆率驱动，可以提高信号开关管的响应速度，从而进一步减小过冲或下冲。在其中一个实施例中，所述缓冲器可以为源跟随器、CMOS缓冲器或者其他合适的缓冲器。
在本发明的其他实施例中，信号开关管Mnsw、以及开关管Mn1至Mn6也可以为NPN达林顿管、NPN型双极性晶体管、PNP型双极性晶体管、以及P型MOSFET等。
本发明实施例的信号传输电路包括信号开关管、驱动电路以及下冲保护电路，下冲保护电路用于选择性地将输入信号和参考地中电位更低者连接至驱动电路的低供电端，以调节用于控制信号开关管的栅极控制信号的逻辑低电平。当输入信号大于/等于参考地的电位(参考地的电位例如为0V)时，下冲保护电路将参考地连接至驱动电路的低供电端，栅极控制信号的逻辑低电平等于参考地的电位(即栅极控制信号的逻辑低电平等于0V)；当输入信号的电位小于参考地的电位与一预设电压之差时，下冲保护电路将输入信号连接至驱动电路的低供电端，此时栅极控制信号的逻辑低电平等于输入信号，使得信号开关管的栅源电压Vgs＝0V，从而保证在输入信号出现下冲而小于参考地电位时避免信号开关管的误导通，有效的保持信号开关输出的逻辑状态，对后级控制电路不产生影响，提高电路的稳定性。并且上述实施例的下冲保护电路与信号传输电路的驱动能力无关，可以有效避免下冲时大电流对芯片的损坏。
应当说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
依照本发明的实施例如上文所述，这些实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明仅受权利要求书及其全部范围和等效物的限制。

Claims (10)

1.一种信号传输电路，包括：
信号开关管，输入端用于接收输入信号并在输出端提供输出信号；
驱动电路，用于根据接收到的使能信号得到栅极控制信号，所述栅极控制信号用于控制所述信号开关管的导通和关断；以及
下冲保护电路，用于选择性地将所述输入信号和参考地中电位更低者连接至所述驱动电路的低供电端。
2.根据权利要求1所述的信号传输电路，其特征在于，当所述输入信号的电位小于所述参考地的电位与一预设电压之差时，所述下冲保护电路将所述输入信号连接至所述驱动电路的低供电端，
当所述输入信号的电位大于/等于所述参考地的电位与所述预设电压之差时，所述下冲保护电路将所述参考地连接至所述驱动电路的低供电端。
3.根据权利要求2所述的信号传输电路，其特征在于，所述下冲保护电路包括：
第一下拉模块，用于在导通时将所述驱动电路的低供电端连接至参考地；
开关模块，与所述第一下拉模块的控制端相连，用于在所述输入信号的电位大于/等于所述参考地的电位与所述预设电压之差时导通所述第一下拉模块，并在所述输入信号的电位小于所述参考地的电位与所述预设电压之差时关断所述第一下拉模块；以及
第二下拉模块，控制端连接至所述参考地，用于所述输入信号的电位小于所述参考地的电位与所述预设电压之差时导通，以将所述驱动电路的低供电端连接至所述输入信号。
4.根据权利要求3所述的信号传输电路，其特征在于，所述开关模块包括：
依次串联于电源电压和所述输入信号之间的电流源、第一开关管以及第二开关管，
其中，所述第一开关管和所述第二开关管的控制端连接至所述参考地，
所述第一开关管和所述第二开关管的衬底相互连接，并连接至二者的中间节点，
所述电流源和所述第一开关管的中间节点连接至所述第一下拉模块。
5.根据权利要求4所述的信号传输电路，其特征在于，所述第一下拉模块包括：
依次串联于所述驱动电路的低供电端和地之间的第三开关管和第四开关管，
其中，所述第三开关管和所述第四开关管的控制端连接至所述电流源和所述第一开关管的中间节点，
所述第三开关管和所述第四开关管的衬底相互连接，并连接至二者的中间节点。
6.根据权利要求5所述的信号传输电路，其特征在于，所述第二下拉模块包括：
依次串联于所述驱动电路的低供电端和所述输入信号之间的第五开关管和第六开关管，
其中，所述第五开关管和所述第六开关管的控制端连接至所述参考地，
所述第五开关管和所述第六开关管的衬底相互连接，并连接至二者的中间节点。
7.根据权利要求4所述的信号传输电路，其特征在于，所述第一开关管和所述第二开关管导通时的阻抗远小于所述电流源。
8.根据权利要求6所述的信号传输电路，其特征在于，所述预设电压等于所述第一开关管、所述第二开关管、所述第五开关管和第六开关管的导通阈值。
9.根据权利要求1所述的信号传输电路，其特征在于，所述驱动电路包括缓冲器。
10.根据权利要求9所述的信号传输电路，其特征在于，所述缓冲器为源跟随器或CMOS缓冲器。
CN201911033179.XA 2019-10-28 2019-10-28 一种信号传输电路 Active CN112737552B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911033179.XA CN112737552B (zh) 2019-10-28 2019-10-28 一种信号传输电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911033179.XA CN112737552B (zh) 2019-10-28 2019-10-28 一种信号传输电路

Publications (2)

Publication Number Publication Date
CN112737552A true CN112737552A (zh) 2021-04-30
CN112737552B CN112737552B (zh) 2022-09-16

Family

ID=75589284

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911033179.XA Active CN112737552B (zh) 2019-10-28 2019-10-28 一种信号传输电路

Country Status (1)

Country Link
CN (1) CN112737552B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117498288A (zh) * 2023-11-16 2024-02-02 安徽曦合微电子有限公司 电压稳定电路和芯片

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5801550A (en) * 1994-11-30 1998-09-01 Kabushiki Kaisha Toshiba Output circuit device preventing overshoot and undershoot
US6018450A (en) * 1998-11-20 2000-01-25 Sun Microsystems, Inc. Output driver with overshoot and undershoot protection
DE10044453A1 (de) * 1999-10-04 2001-04-05 Fairchild Semiconductor Aktiver, gegen Unterschwingen gehärteter FET-Schalter
US6320408B1 (en) * 2001-03-02 2001-11-20 Pericom Semiconductor Corp. Dual-sided undershoot-isolating bus switch
CN101047378A (zh) * 2006-03-29 2007-10-03 川崎微电子股份有限公司 输出缓冲电路以及包括该输出缓冲电路的系统
CN104252852A (zh) * 2013-06-29 2014-12-31 乐金显示有限公司 用于液晶显示设备的数据驱动装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5801550A (en) * 1994-11-30 1998-09-01 Kabushiki Kaisha Toshiba Output circuit device preventing overshoot and undershoot
US6018450A (en) * 1998-11-20 2000-01-25 Sun Microsystems, Inc. Output driver with overshoot and undershoot protection
DE10044453A1 (de) * 1999-10-04 2001-04-05 Fairchild Semiconductor Aktiver, gegen Unterschwingen gehärteter FET-Schalter
US6236259B1 (en) * 1999-10-04 2001-05-22 Fairchild Semiconductor Corporation Active undershoot hardened fet switch
US6320408B1 (en) * 2001-03-02 2001-11-20 Pericom Semiconductor Corp. Dual-sided undershoot-isolating bus switch
CN101047378A (zh) * 2006-03-29 2007-10-03 川崎微电子股份有限公司 输出缓冲电路以及包括该输出缓冲电路的系统
CN104252852A (zh) * 2013-06-29 2014-12-31 乐金显示有限公司 用于液晶显示设备的数据驱动装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117498288A (zh) * 2023-11-16 2024-02-02 安徽曦合微电子有限公司 电压稳定电路和芯片

Also Published As

Publication number Publication date
CN112737552B (zh) 2022-09-16

Similar Documents

Publication Publication Date Title
US6661276B1 (en) MOSFET driver matching circuit for an enhancement mode JFET
US8466735B2 (en) High temperature gate drivers for wide bandgap semiconductor power JFETs and integrated circuits including the same
US7586721B2 (en) ESD detection circuit
US20060181322A1 (en) Input circuits configured to operate using a range of supply voltages
US7705638B2 (en) Switching control circuit with reduced dead time
CN111313878B (zh) 一种模拟开关电路
US9698774B2 (en) 20V to 50V high current ASIC PIN diode driver
CN112737552B (zh) 一种信号传输电路
CN114400996A (zh) 一种耗尽型功率器件的直驱电路
CN107395183B (zh) 一种脉冲大电流点火开关电路
US10411690B2 (en) Low side output driver reverse current protection circuit
US20200264643A1 (en) Controller area network (can) transceiver
CN105897246B (zh) 用于高电压应用的电压电平移位器
WO2020144554A1 (en) Apparatus for optimized turn-off of a cascode amplifier
US11489519B2 (en) Analog switch with boost current for fast turn on
CN113422503A (zh) 电源钳位电路及esd保护电路
US8228115B1 (en) Circuit for biasing a well from three voltages
US11863177B2 (en) H-bridge driver with output signal compensation
CN220139232U (zh) 保护电路、电压检测电路、保护系统及芯片
CN113078888B (zh) 栅极驱动设备和控制方法
CN113702790B (zh) 高压应用中的一种电流检测电路
US11994887B2 (en) Low dropout linear regulator with high power supply rejection ratio
US11171477B2 (en) Turn off circuit for protection switch
CN109194319B (zh) Pmos管驱动电路
CN107817378B (zh) 使用在io上的电压检测电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20220826

Address after: Room 2018, Building M, No. 18, Changshan Avenue, Jiangyin, Wuxi City, Jiangsu Province, 214400

Applicant after: Jiangyin Shengbang Microelectronics Manufacturing Co.,Ltd.

Address before: 100089 Beijing Haidian District West Third Ring Road 87 13 13 3-1301

Applicant before: SG MICRO Corp.

GR01 Patent grant
GR01 Patent grant