CN112736097B - 显示装置及显示装置的制备方法 - Google Patents

显示装置及显示装置的制备方法 Download PDF

Info

Publication number
CN112736097B
CN112736097B CN202110068168.6A CN202110068168A CN112736097B CN 112736097 B CN112736097 B CN 112736097B CN 202110068168 A CN202110068168 A CN 202110068168A CN 112736097 B CN112736097 B CN 112736097B
Authority
CN
China
Prior art keywords
substrate
electrode
layer
drain electrode
source electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110068168.6A
Other languages
English (en)
Other versions
CN112736097A (zh
Inventor
翟玉浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL Huaxing Photoelectric Technology Co Ltd
Original Assignee
TCL Huaxing Photoelectric Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TCL Huaxing Photoelectric Technology Co Ltd filed Critical TCL Huaxing Photoelectric Technology Co Ltd
Priority to CN202110068168.6A priority Critical patent/CN112736097B/zh
Publication of CN112736097A publication Critical patent/CN112736097A/zh
Application granted granted Critical
Publication of CN112736097B publication Critical patent/CN112736097B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods

Abstract

本发明公开了一种显示装置及显示装置的制备方法，所述显示装置包括：衬底基板；栅极，设置于所述衬底基板上；栅极绝缘层，设置于所述衬底基板上且包覆所述栅极；半导体层，设置于所述栅极绝缘层上；源极和漏极，设置于所述栅极绝缘层上且分别位于所述半导体层的两端；其中，所述源极和所述漏极在所述衬底基板上的正投影与所述栅极在所述衬底基板上的正投影之间互不重叠。本发明通过使得所述源极和所述漏极的正投影与所述栅极的正投影之间互不重叠，避免了光线向所述半导体层照射时被所述栅极、所述源极或者所述漏极遮挡，从而扩大了所述半导体层的感光面积，提高了所述显示装置对光的敏感性和响应速度，提升产品质量。

Description

显示装置及显示装置的制备方法
技术领域
本发明涉及显示技术领域，具体涉及一种显示装置及显示装置的制备方法。
背景技术
低成本和低功耗的光电探测器(Photodetectors)对于智能穿戴产品的应用至关重要，遥感，光度计，热成像，环境监控等。光电探测器主要基于量子点，超晶格和异质结结构等被广泛使用，目前的主要问题是低电荷传输迁移率成为发展的瓶颈。
IGZO TFT(Indium Gallium Zinc Oxide Thin Film Transistor，铟镓锌氧化物薄膜晶体管)具有低的亚阈值摆幅(Subthreshold Swing，S.S.)，关态电流密度低，并且具有10–50cm2V-1s-1的高电子迁移率，因此IGZO与光敏感膜层结合后，具有高迁移率的电子传输层的情况，可以更有效地将光转换为电流，因此异质结晶体管光电探测器可以实现高效率和高响应率。现有技术中，显示器件的结构是半导体层采用IGZO+IZO(Indium ZincOxide，铟锌氧化物)，底层的IGZO来调节阈值电压，上层的IZO禁带宽度比较小，吸收光。根据TFT器件电性(开关态电流/阈值电压等)的不同，反应器件受光照强度，波长的不同。然而，常规的BCE(Back Channel Etch，背沟道蚀刻)IGZO结构显示器件半导体层的感光面积较小，对光的灵敏度不够高、响应速度慢。
综上所述，现有技术中存在显示器件半导体层的感光面积较小、对光的灵敏度不够高以及响应速度慢的技术问题。
发明内容
本发明实施例提供一种显示装置及显示装置的制备方法，用于解决现有技术中存在的显示器件半导体层的感光面积较小、对光的灵敏度不够高以及响应速度慢等技术问题。
为解决上述问题，第一方面，本发明提供一种显示装置，其中，包括：
衬底基板；
栅极，设置于所述衬底基板上；
栅极绝缘层，设置于所述衬底基板上且包覆所述栅极；
半导体层，设置于所述栅极绝缘层上；
源极和漏极，设置于所述栅极绝缘层上且分别位于所述半导体层的两端；
其中，所述源极和所述漏极在所述衬底基板上的正投影与所述栅极在所述衬底基板上的正投影之间互不重叠。
在本发明的一些实施例中，所述半导体层包括有源层，所述有源层的材料包括非晶型铟镓锌氧化物。
在本发明的一些实施例中，所述半导体层包括感光层，所述感光层的材料包括石墨烯、二硫化钼、二碲化钼、硒化钼、硫化亚硒、硫化钨、氮化硼中的至少一种。
在本发明的一些实施例中，所述源极和所述漏极在所述衬底基板上的正投影与所述栅极在所述衬底基板上的正投影之间的最小间距为1um～5um。
在本发明的一些实施例中，所述栅极、所述源极和所述漏极中至少一者上设置有至少一个透光部，所述透光部为贯穿所述栅极、所述源极或者所述漏极的通孔。
第二方面，本发明提供一种显示装置的制备方法，所述制备方法用于制备如第一方面中任一所述的显示装置，包括以下步骤：
提供一衬底基板，在所述衬底基板上制备栅极；
在所述衬底基板上制备栅极绝缘层，所述栅极绝缘层包覆所述栅极；
在所述栅极绝缘层上制备半导体层；
在所述栅极绝缘层上制备源极和漏极，所述源极和所述漏极分别位于所述半导体层的两端；
其中，所述源极和所述漏极在所述衬底基板上的正投影与所述栅极在所述衬底基板上的正投影之间互不重叠。
在本发明的一些实施例中，在制备所述半导体层的步骤中还包括：将非晶型铟镓锌氧化物沉积至所述栅极绝缘层上形成有源层，将感光材料沉积至所述有源层上形成感光层，对所述有源层和所述感光层进行蚀刻处理，图案化形成所述半导体层。
在本发明的一些实施例中，在制备所述栅极的步骤中还包括：将导电材料沉积在所述衬底基板上，对所述导电材料进行黄光和刻蚀处理，图案化形成所述栅极；在制备所述源极和所述漏极的步骤中还包括：将导电材料沉积在所述栅极绝缘层和所述半导体层上，对所述导电材料进行黄光和刻蚀处理，图案化形成所述源极和所述漏极。
在本发明的一些实施例中，在制备所述栅极、所述源极和所述漏极的步骤中还包括：在所述栅极、所述源极和所述漏极中至少一者上制备至少一个透光部，所述透光部为贯穿所述栅极、所述源极或者所述漏极的通孔。
在本发明的一些实施例中，在制备所述栅极绝缘层的步骤中还包括：将氧化硅沉积至所述衬底基板和所述栅极上形成所述栅极绝缘层，所述栅极绝缘层的厚度为
相较于现有的显示装置及显示装置的制备方法，本发明通过减小所述栅极、所述源极或所述漏极的面积，使得所述源极和所述漏极在所述衬底基板上的正投影与所述栅极在所述衬底基板上的正投影之间互不重叠，避免了光线向所述半导体层照射时被所述栅极、所述源极或者所述漏极遮挡，从而扩大了所述半导体层的感光面积，提高了所述显示装置对光的敏感性和响应速度，提升产品质量。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明一个实施例中显示装置的结构示意图；
图2A～2D为本发明一个实施例中制备方法的分步示意图；
图3为本发明一个实施例中制备方法的流程示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本申请中，“示例性”一词用来表示“用作例子、例证或说明”。本申请中被描述为“示例性”的任何实施例不一定被解释为比其它实施例更优选或更具优势。为了使本领域任何技术人员能够实现和使用本发明，给出了以下描述。在以下描述中，为了解释的目的而列出了细节。应当明白的是，本领域普通技术人员可以认识到，在不使用这些特定细节的情况下也可以实现本发明。在其它实例中，不会对公知的结构和过程进行详细阐述，以避免不必要的细节使本发明的描述变得晦涩。因此，本发明并非旨在限于所示的实施例，而是与符合本申请所公开的原理和特征的最广范围相一致。
现有技术中存在显示器件半导体层的感光面积较小、对光的灵敏度不够高以及响应速度慢的技术问题。
基于此，本发明实施例提供一种显示装置及显示装置的制备方法。以下分别进行详细说明。
首先，本发明实施例提供一种显示装置。如图1所示，图1为本发明一个实施例中显示装置的结构示意图。所述显示装置包括：衬底基板101；栅极102，设置于所述衬底基板101上；栅极绝缘层103，设置于所述衬底基板101上且包覆所述栅极102；半导体层104，设置于所述栅极绝缘层103上；源极105a和漏极105b，设置于所述栅极绝缘层103上且分别位于所述半导体层104的两端；其中，所述源极105a和所述漏极105b在所述衬底基板101上的正投影与所述栅极102在所述衬底基板101上的正投影之间互不重叠。
相较于现有的显示装置及显示装置的制备方法，本发明通过减小所述栅极102、所述源极105a或所述漏极105b的面积，使得所述源极105a和所述漏极105b在所述衬底基板101上的正投影与所述栅极102在所述衬底基板101上的正投影之间互不重叠，避免了光线向所述半导体层104照射时被所述栅极102、所述源极105a或者所述漏极105b遮挡，从而扩大了所述半导体层104的感光面积，提高了所述显示装置对光的敏感性和响应速度，提升产品质量。
在本发明实施例中，所述半导体层104包括有源层104a，所述有源层104a的材料包括非晶型铟镓锌氧化物。优选的，所述有源层104a的厚度为5nm～200nm。上述材料的载流子迁移率是非晶硅的20～30倍，可以大幅提高薄膜晶体管(Thin Film Transistor，TFT)对像素电极的充放电速率，提高像素的响应速度，具备更快的面板刷新频率，可实现超高分辨率薄膜晶体管液晶显示器(Thin Film Transistor Liquid Crystal Display，TFT-LCD)。背沟道刻蚀型(BCE)非晶氧化铟镓锌薄膜晶体管(a-IGZO TFT)具有工艺简单、寄生电容小以及开口率高等优点。
在上述实施例的基础上，所述半导体层104包括感光层104b，所述感光层104b的材料包括石墨烯、二硫化钼、二碲化钼、硒化钼、硫化亚硒、硫化钨、氮化硼中的至少一种。在本实施例中，所述有源层104a设置于所述栅极绝缘层103远离所述衬底基板101的表面上，所述感光层104b设置于所述有源层104a远离所述栅极绝缘层103的表面上。由于所述感光层104b吸收光线的波长范围由所述感光材料的禁带宽度决定，只有能量大于所述感光材料的禁带宽度的光子才能被所述感光层104b吸收。本实施例中，所述感光层104b通过采用禁带宽度较小的感光材料，吸收的光线波长范围尽可能大。
在一个具体的实施例中，所述源极105a和所述漏极105b在所述衬底基板101上的正投影与所述栅极102在所述衬底基板101上的正投影之间的最小间距为D，1um≤D≤5um。在本实施例中，为了保证向所述半导体层104照射的光线，不被所述栅极102、所述源极105a和所述漏极105b遮挡，所述栅极102、所述源极105a和所述漏极105b之间需留有一定透光空间。经对比，当所述源极105a和所述漏极105b的正投影与所述栅极102的正投影之间的最小间距D为1um～5um时，所述半导体层104能有吸收足够的光线。可以理解的是，上述两个正投影之间的间距D越大，所述半导体层104的感光面积也越大。但为了不影响显示装置的轻薄性，所述栅极102、所述源极105a和所述漏极105b本身功能的实现，也不宜将间距D设置的过大，具体根据实际生产需求在满足上述要求的范围选取。所述源极105a与所述漏极105b的位置可以互换，不做限制。
在上述实施例中，为了保证所述源极105a和所述漏极105b的正投影与所述栅极102的正投影之间具有足够的间距D，一般而言，通过将所述栅极102、所述源极105a和所述漏极105b中至少一者的位置向远离所述半导体层104的一侧改动。但在部分实施例中，所述栅极102、所述源极105a和所述漏极105b的位置无法改动，还可以将述栅极102、所述源极105a和所述漏极105b中至少一者的正投影面积缩小，如缩小正投影的外轮廓周长，再如对所述栅极102、所述源极105a和所述漏极105b中至少一者进行图案化。
图案化的方法即在不改变正投影的外轮廓位置的情况下，在所述栅极102、所述源极105a和所述漏极105b中至少一者上设置有至少一个透光部，所述透光部为贯穿所述栅极102、所述源极105a或者所述漏极105b的通孔。优选的，所述通孔的形状为圆孔、矩形孔或者条形孔。在一些实施例中，所述透光部为所述通孔，所述通孔可以透过光线，扩大所述半导体层104的感光面积。在另一些实施例中，为了降低对所述栅极102、所述源极105a或者所述漏极105b的电学性能的影响，在制备完所述通孔后，通过在所述通孔内填充透明导电材料，如氧化铟锡(ITO)等，所述透光部为填充有透明导电材料的所述通孔。在又一实施例中，将所述栅极102、所述源极105a或所述漏极105b由不透光的金属材料更换为透明导电材料，所述透光部为所述栅极102、所述源极105a或所述漏极105b本身。
为了更好制得本发明实施例中的显示装置，在所述显示装置的基础之上，本发明实施例中还提供一种显示装置的制备方法，所述制备方法用于制备如上述实施例中所述的显示装置。
如图2A～2D和图3所示，图2A～2D为本发明一个实施例中制备方法的分步示意图；图3为本发明一个实施例中制备方法的流程示意图。所述显示装置的制备方法，包括如下步骤：
S1、提供一衬底基板101，在所述衬底基板101上制备栅极102，如图2A所示；
具体地，在制备所述栅极102的步骤S1中还包括：通过物理气相沉积法将导电材料沉积在所述衬底基板101上，对所述导电材料进行黄光和刻蚀处理，图案化形成所述栅极102。
S2、在所述衬底基板101上制备栅极绝缘层103，所述栅极绝缘层103包覆所述栅极102，如图2B所示；
具体地，制备所述栅极绝缘层103的步骤S2中还包括：采用化学气相沉积法将氧化硅或者氮化硅沉积在所述衬底基板101和所述栅极102上，固化成膜形成所述栅极绝缘层103。
S3、在所述栅极绝缘层103上制备半导体层104；
具体地，在制备所述半导体层104的步骤S3中还包括：通过物理气相沉积法将非晶型铟镓锌氧化物沉积至所述栅极绝缘层103上形成有源层104a，通过物理气相沉积法将感光材料沉积至所述有源层104a上形成感光层104b，如图2C所示；
对所述有源层104a和所述感光层104b进行蚀刻处理，图案化形成所述半导体层104，如图2D所示。
S4、在所述栅极绝缘层103上制备源极105a和漏极105b，所述源极105a和所述漏极105b分别位于所述半导体层104的两端，如图1所示；
具体地，在制备所述源极105a和所述漏极105b的步骤S4中还包括：将导电材料沉积在所述栅极绝缘层103和所述半导体层104上，对所述导电材料进行黄光和刻蚀处理，图案化形成所述源极105a和所述漏极105b。
其中，所述源极105a和所述漏极105b在所述衬底基板101上的正投影与所述栅极102在所述衬底基板101上的正投影之间互不重叠。
优选的，在制备所述栅极102、所述源极105a和所述漏极105b的步骤中还包括：在所述栅极102、所述源极105a和所述漏极105b中至少一者上制备至少一个透光部，所述透光部为贯穿所述栅极102、所述源极105a或者所述漏极105b的通孔。所述栅极绝缘层103的厚度优选为
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见上文针对其他实施例的详细描述，此处不再赘述。具体实施时，以上各个单元或结构可以作为独立的实体来实现，也可以进行任意组合，作为同一或若干个实体来实现，以上各个单元、结构或操作的具体实施可参见前面的方法实施例，在此不再赘述。
以上对本发明实施例进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (7)

1.一种显示装置，其特征在于，包括：
衬底基板；
栅极，设置于所述衬底基板上；
栅极绝缘层，设置于所述衬底基板上且包覆所述栅极；
半导体层，设置于所述栅极绝缘层上，所述半导体层包括有源层、设置于有源层远离所述衬底基板一侧的感光层；
源极和漏极，设置于所述栅极绝缘层上且分别位于所述半导体层的两端；
其中，所述源极和所述漏极在所述衬底基板上的正投影与所述栅极在所述衬底基板上的正投影之间互不重叠，所述源极、所述漏极中至少一者上设置有至少一个透光部，所述透光部在所述衬底基板上的正投影与所述感光层在所述衬底基板上的正投影至少部分重叠设置，所述透光部为贯穿所述源极或者所述漏极的通孔，所述通孔内填充有透明导电材料，所述透明导电材料朝向所述感光层的一端与所述感光层接触设置。
2.根据权利要求1所述的显示装置，其特征在于，所述有源层的材料包括非晶型铟镓锌氧化物。
3.根据权利要求2所述的显示装置，其特征在于，所述感光层的材料包括石墨烯、二硫化钼、二碲化钼、硒化钼、硫化亚硒、硫化钨、氮化硼中的至少一种。
4.根据权利要求1所述的显示装置，其特征在于，所述源极和所述漏极在所述衬底基板上的正投影与所述栅极在所述衬底基板上的正投影之间的最小间距为1um～5um。
5.一种显示装置的制备方法，其特征在于，包括：
提供一衬底基板，在所述衬底基板上制备栅极；
在所述衬底基板上制备栅极绝缘层，所述栅极绝缘层包覆所述栅极；
在所述栅极绝缘层上制备半导体层，在制备所述半导体层的步骤中还包括：将非晶型铟镓锌氧化物沉积至所述栅极绝缘层上形成有源层，将感光材料沉积至所述有源层上形成感光层，对所述有源层和所述感光层进行蚀刻处理，图案化形成所述半导体层；
在所述栅极绝缘层上制备源极和漏极，所述源极和所述漏极分别位于所述半导体层的两端；
其中，所述源极和所述漏极在所述衬底基板上的正投影与所述栅极在所述衬底基板上的正投影之间互不重叠，在所述源极和所述漏极中至少一者上制备至少一个透光部，所述透光部为贯穿所述源极或者所述漏极的通孔，所述通孔内填充有透明导电材料，所述透明导电材料朝向所述感光层的一端与所述感光层接触设置。
6.根据权利要求5所述的显示装置的制备方法，其特征在于，在制备所述栅极的步骤中还包括：将导电材料沉积在所述衬底基板上，对所述导电材料进行黄光和刻蚀处理，图案化形成所述栅极；在制备所述源极和所述漏极的步骤中还包括：将导电材料沉积在所述栅极绝缘层和所述半导体层上，对所述导电材料进行黄光和刻蚀处理，图案化形成所述源极和所述漏极。
7.根据权利要求5所述的显示装置的制备方法，其特征在于，在制备所述栅极绝缘层的步骤中还包括：将氧化硅或者氮化硅沉积至所述衬底基板和所述栅极上形成所述栅极绝缘层，所述栅极绝缘层的厚度为
CN202110068168.6A 2021-01-19 2021-01-19 显示装置及显示装置的制备方法 Active CN112736097B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110068168.6A CN112736097B (zh) 2021-01-19 2021-01-19 显示装置及显示装置的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110068168.6A CN112736097B (zh) 2021-01-19 2021-01-19 显示装置及显示装置的制备方法

Publications (2)

Publication Number Publication Date
CN112736097A CN112736097A (zh) 2021-04-30
CN112736097B true CN112736097B (zh) 2023-10-03

Family

ID=75592351

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110068168.6A Active CN112736097B (zh) 2021-01-19 2021-01-19 显示装置及显示装置的制备方法

Country Status (1)

Country Link
CN (1) CN112736097B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090184314A1 (en) * 2008-01-22 2009-07-23 Seiko Epson Corporation Thin film transistor, matrix substrate, electrophoresis display device, and electronic apparatus
CN104183664A (zh) * 2014-05-29 2014-12-03 友达光电股份有限公司 光检测器及其操作方法
KR20160126667A (ko) * 2015-04-24 2016-11-02 경희대학교 산학협력단 포토 센서
US20170084761A1 (en) * 2015-09-17 2017-03-23 Samsung Electronics Co., Ltd. Photoelectric device and electronic apparatus including the same
US20180129043A1 (en) * 2015-04-24 2018-05-10 University-Industry Cooperation Group Of Kyung Hee University Photoreactive sensor including optical amplification phototransistor, and display panel and vehicle control system including photoreactive sensor
CN111244196A (zh) * 2020-01-16 2020-06-05 云谷（固安）科技有限公司 光感薄膜晶体管、显示面板及显示装置
CN112086530A (zh) * 2020-09-01 2020-12-15 深圳市华星光电半导体显示技术有限公司 显示面板和显示装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
PE20151196Z (es) * 2015-03-04 2015-08-28 Prevoo Christian Paul Henriquez Filtro electrostatico concentrico

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090184314A1 (en) * 2008-01-22 2009-07-23 Seiko Epson Corporation Thin film transistor, matrix substrate, electrophoresis display device, and electronic apparatus
CN104183664A (zh) * 2014-05-29 2014-12-03 友达光电股份有限公司 光检测器及其操作方法
KR20160126667A (ko) * 2015-04-24 2016-11-02 경희대학교 산학협력단 포토 센서
US20180129043A1 (en) * 2015-04-24 2018-05-10 University-Industry Cooperation Group Of Kyung Hee University Photoreactive sensor including optical amplification phototransistor, and display panel and vehicle control system including photoreactive sensor
US20170084761A1 (en) * 2015-09-17 2017-03-23 Samsung Electronics Co., Ltd. Photoelectric device and electronic apparatus including the same
CN107017312A (zh) * 2015-09-17 2017-08-04 三星电子株式会社 光电器件和包括该光电器件的电子装置
CN111244196A (zh) * 2020-01-16 2020-06-05 云谷（固安）科技有限公司 光感薄膜晶体管、显示面板及显示装置
CN112086530A (zh) * 2020-09-01 2020-12-15 深圳市华星光电半导体显示技术有限公司 显示面板和显示装置

Also Published As

Publication number Publication date
CN112736097A (zh) 2021-04-30

Similar Documents

Publication Publication Date Title
US9793377B2 (en) Thin film transistor, thin film transistor array panel including the same, and manufacturing method thereof
US9099561B2 (en) Transistors and electronic devices including the transistors
US8314032B2 (en) Semiconductor device and method for manufacturing the same
US10707236B2 (en) Array substrate, manufacturing method therefor and display device
KR101991834B1 (ko) 박막 트랜지스터, 디스플레이 기판 및 이를 가지는 디스플레이 패널, 및 그 제조 방법
CN106298957B (zh) 一种薄膜晶体管及其制备方法、阵列基板、显示装置
JP2015095657A (ja) 薄膜トランジスタの駆動バックプレート及びその製造方法
US11222904B2 (en) Thin film transistor and manufacturing method thereof, array substrate and manufacturing method thereof, and display device
US20170221928A1 (en) Array substrate and manufacturing method thereof
CN107331698B (zh) 一种薄膜晶体管及其制作方法、阵列基板、显示装置
US10727307B2 (en) Display substrate and fabrication method thereof, and display device
WO2019095546A1 (zh) 薄膜晶体管及其制作方法、tft基板
US20190371904A1 (en) Thin film transistor and manufacturing method thereof, array substrate and display device
CN107170756B (zh) 阵列基板、显示装置以及制备阵列基板的方法
KR20170119294A (ko) 완전 자기-정렬된 듀얼-게이트 박막 트랜지스터를 제조하기 위한 방법
US11342431B2 (en) Thin film transistor and manufacturing method thereof, array substrate and display device
TW201438250A (zh) 顯示面板及其製作方法
CN111739841B (zh) 一种顶栅结构的In-cell触控面板及制作方法
CN112736097B (zh) 显示装置及显示装置的制备方法
US20230352496A1 (en) Array substrate and display panel
KR102586938B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
CN108039353B (zh) 阵列基板及其制备方法、显示装置
CN111952350A (zh) 一种薄膜晶体管、阵列基板及相关制备方法
WO2023092478A1 (zh) 半导体器件及其制作方法、电子设备
CN102593008B (zh) 一种底栅自对准氧化锌薄膜晶体管的制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant