CN112736033B - 一种在蛋白质基底上制备大批量p型薄膜晶体管的方法 - Google Patents

一种在蛋白质基底上制备大批量p型薄膜晶体管的方法 Download PDF

Info

Publication number
CN112736033B
CN112736033B CN202011548866.8A CN202011548866A CN112736033B CN 112736033 B CN112736033 B CN 112736033B CN 202011548866 A CN202011548866 A CN 202011548866A CN 112736033 B CN112736033 B CN 112736033B
Authority
CN
China
Prior art keywords
substrate
source
layer
mask plate
depositing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011548866.8A
Other languages
English (en)
Other versions
CN112736033A (zh
Inventor
杨帆
王超
王艳杰
闫兴振
王欢
高晓红
吕卅
杨佳
赵春雷
赵阳
吴博琦
迟耀丹
杨小天
龙玉洪
蔡乾顺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jilin Jianzhu University
Original Assignee
Jilin Jianzhu University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jilin Jianzhu University filed Critical Jilin Jianzhu University
Priority to CN202011548866.8A priority Critical patent/CN112736033B/zh
Publication of CN112736033A publication Critical patent/CN112736033A/zh
Application granted granted Critical
Publication of CN112736033B publication Critical patent/CN112736033B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04—Coating on selected surface areas, e.g. using masks
    • C23C14/042—Coating on selected surface areas, e.g. using masks using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C23C14/086—Oxides of zinc, germanium, cadmium, indium, tin, thallium or bismuth
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种在蛋白质基底上制备大批量p型薄膜晶体管的方法，包括：步骤一、在聚酰亚胺衬底上沉积牺牲层；步骤二、将第一掩模板覆盖在牺牲层上，进行保护层沉积，得到第一基底；步骤三、将第二掩模板覆盖在第一基底上，进行源漏电极沉积，得到第二基底；步骤四、将第三掩模板覆盖在第二基底上，进行有源层沉积，得到第三基底；步骤五、将第三基底进行退火后，在第三基体上进行绝缘层沉积，得到第四基底；步骤六、在第四基底上进行栅电极沉积，使栅电极包围式设置在绝缘层外侧；步骤七、将蛋白质溶液涂覆于与栅电极外侧，得到初级器件；步骤八、使用盐酸溶液将牺牲层溶解后，将聚酰亚胺衬底剥离，得到在蛋白基底上可降解的p型薄膜晶体管。

Description

一种在蛋白质基底上制备大批量p型薄膜晶体管的方法
技术领域
本发明属于瞬态电子元件制备技术领域，特别涉及一种在蛋白质基底上制备大批量p型薄膜晶体管的方法。
背景技术
传统的硅基电子器件具有坚固耐用的优点，但任何事物都有两面性，过于坚固也限制了其在一些特殊领域的应用，比如医疗领域中，传统器件植入人体后，在完成治疗或监测任务后，还需要二次手术来取出器件，给病人带来巨大痛苦；在军事领域，传统器件一旦落入敌手，很容易被破解，因而泄露机密。而近年来出现了可降解的瞬态电子器件就可以很好地解决以上问题，瞬态电子器件一般由可降解的基底材料、半导体功能材料以及电极材料构成，在器件完成指定功能后，器件将被人体吸收，避免了二次手术，或者完全降解，防止机密泄露。此外，具有生物亲和性的瞬态器件也极大地降低了对环境的污染。
在众多电子器件中，晶体管是最重要的核心器件之一，目前，科研人员已经在可降解的聚合物基底和蛋白质基底上制备出了晶体管器件。由于可降解基底通常耐热性较差，分解温度一般不超过200℃，而对于半导体材料的生长来说，较高的温度有利于提高材料的结晶质量，减少缺陷，进而提高器件性能。受到基底材料耐热性的限制，可降解的瞬态器件的制备工艺温度要低于基底材料的分解温度，这严重影响了半导体器件的性能。尽管一部分材料体系可以在较低的温度下达到较好的性能，如n型AZO-TFT、TZO-TFT、AZTO-TFT等，但有一些材料仍然需要高温工艺才能实现理想的性能，如p型氧化物，其中SnO-TFT需在200～300℃条件下退火，CuxO-TFT需在500℃条件下退火。因此，可降解基底材料较差的耐热性严重限制了那些需要高温工艺的半导体材料与器件在可降解器件领域中的应用。
发明内容
本发明的目的是克服现有技术的缺陷，提供了一种在蛋白质基底上制备大批量p型薄膜晶体管的方法，将半导体器件制备于耐热性好的柔性PI基底上，半导体器件与PI基底之间通过牺牲层相连，制备过程中能够使用高温工艺，最终在蛋白质基底上获得高性能的可降解半导体器件；并且由于使用柔性PI作为基底没有尺寸限制，因此可实现体管器件的大面积制备，利于器件的集成。
本发明提供的技术方案为：
一种在蛋白质基底上制备大批量p型薄膜晶体管的方法，包括如下步骤：
步骤一、在聚酰亚胺衬底上沉积牺牲层；
步骤二、将第一掩模板覆盖在所述牺牲层上，进行保护层沉积，得到第一基底；
步骤三、将第二掩模板覆盖在所述第一基底上，进行源漏电极沉积，得到第二基底；
步骤四、将第三掩模板覆盖在所述第二基底上，进行有源层沉积，得到第三基底；
其中，每组源漏电极包括间隔设置的源极和漏极，所述保护层与所述每组源漏电极一一对应设置，并且设置在同组的源极和漏极的间隔处，以避免所述有源层接触所述牺牲层；
步骤五、将所述第三基底进行退火后，在所述第三基体上进行绝缘层沉积，得到第四基底；
其中，所述绝缘层包围式设置在所述保护层、所述源漏电极及所述有源层外侧；
步骤六、在所述第四基底上进行栅电极沉积，使所述栅电极包围式设置在所述绝缘层外侧；
步骤七、将蛋白质溶液涂覆于与所述栅电极外侧，得到初级器件；
步骤八、使用盐酸溶液将所述牺牲层溶解后，将聚酰亚胺衬底剥离，得到在蛋白基底上可降解的p型薄膜晶体管。
优选的是，所述牺牲层材料为ZnO，牺牲层厚度为200～1000nm。
优选的是，所述牺牲层的沉积方法为：采用陶瓷ZnO靶，通过溅射获得牺牲层；
其中，溅射功率为50～150W，温度为25～90℃，压力3～20mtorr，通入Ar和O2的流量比为9:1～2:1，沉积时间为20～50min。
优选的是，所述保护层材料为HfO2，保护层厚度为50～200nm。
优选的是，所述保护层沉积的方法为：采用陶瓷HfO2靶，通过溅射获得HfO2获得保护层材料；
其中，溅射功率为100～250W，温度为25～200℃，压力为3～20mtorr，通入Ar和O2的流量比为9:1～2:1，沉积时间为50～150min。
优选的是，所述第一掩模板上开设有多个保护层通孔；所述多个保护层通孔为矩形通孔，并且在所述第一掩模板上呈矩形阵列排布。
优选的是，所述第二掩模板上开设有多组源漏电极通孔，所述多组源漏电极通孔在所述第二掩模板上呈矩形阵列，并且与所述保护层通孔一一对应设置；
其中，每组所述源漏电极通孔包括间隔设置的源极通孔和漏极通孔；所述源极通孔和所述漏极通孔均为矩形通孔，并且尺寸相同。
优选的是，所述保护层通孔的长度与所述源极通孔的长度相同，所述保护层通孔的宽度大于同组的所述源极通孔和漏极通孔之间的距离。
优选的是，所述第三掩模板上开设有多个有源层通孔，并且与所述多组源漏电极通孔一一对应设置；
其中，所述有源层通孔为矩形通孔，其宽度与所述源极通孔的长度相同，长度等于源极通孔的宽度、漏极通孔的宽度以及源极通孔和漏极通孔之间的距离之和。
本发明的有益效果是：
本发明提供的在蛋白质基底上制备大批量p型薄膜晶体管的方法，能够实现在耐热性较差的蛋白质基底上制备需要经过高温处理工艺的器件，克服了基底材料耐热性对器件制备温度的限制，从而能够获得更高性能的可降解晶体管器件；同时，由于PI基底面积较大，因此能够使可降解晶体管器件实现大面积制备，利于器件的集成。
附图说明
图1为本发明所述的沉积有牺牲层的PI衬底的示意图。
图2为本发明所述的第一掩模板的示意图。
图3为本发明所述的第一基底的结构示意图。
图4为本发明所述的第二掩模板的示意图。
图5为本发明所述的第二基底的结构示意图。
图6为本发明所述的第三掩模板的示意图。
图7为本发明所述的第三基底的结构示意图。
图8为本发明所述的第四基底的结构示意图。
图9为本发明所述的在第四基底上沉积栅电极的结构示意图。
图10为本发明所述的初级器件的结构示意图。
图11为本发明所述的去除PI衬底的示意图。
图12为本发明所述的蛋白质基底上的可降解p型SnO薄膜晶体管示意图。
具体实施方式
下面结合附图对本发明做进一步的详细说明，以令本领域技术人员参照说明书文字能够据以实施。
如图1-12所示，本发明提供了一种在蛋白质基底上制备大批量p型薄膜晶体管的方法，首先将p型薄膜晶体管制备于耐热性好的聚酰亚胺(PI)衬底上，其中，p型薄膜晶体管与PI衬底之间通过牺牲层相连，然后再将p型薄膜晶体管转移至蛋白质基底上，从而实现在耐热性较差的蛋白质基底上制备出需要经过高温处理工艺的p型薄膜晶体管(器件)。具体制备过程如下：
1.牺牲层沉积。将柔性PI衬底110置于射频磁控溅射设备中，沉积牺牲层120，牺牲层120材料为ZnO，采用陶瓷ZnO靶溅射获得ZnO牺牲层120。其中，溅射功率范围为50～150W；反应室内的温度为25～90℃，压力范围为3～20mtorr，通入Ar和O2的流量比范围为9:1～2:1，沉积时间范围为20～50min，薄膜厚度为200～1000nm，得到的样品如图1所示。
2.保护层沉积。将第一掩模板210(如图2所示)覆盖于牺牲层120之上，并一同置于射频磁控溅射设备中，进行保护层130沉积；保护层130的作用是在后续的牺牲层120溶解过程中防止有源层被腐蚀，保护层130材料为HfO2，采用陶瓷HfO2靶溅射获得HfO2保护层130，溅射功率范围为100～250W，反应室内温度为25～200℃，压力范围为3～20mtorr，通入Ar和O2的流量比范围为9:1～2:1，沉积时间范围为50～150min，薄膜厚度为50～200nm，得到第一基底，如图3所示。
如图2所示，第一掩模板210上开设有多个保护层通孔211；多个保护层通孔211均为矩形通孔，并且在第一掩模板210上呈矩形阵列排布。
3.源漏电极沉积。将第二掩模板220(如图4所示)覆盖于图3中的第一基底上(带有保护层130的一侧)，并一同置于热蒸发台中，进行源漏电极材料沉积，所用源漏电极材料为Au，厚度为50～100nm。其中，每组源漏电极140包括间隔设置的源极141和漏极142；保护层130与所述每组源漏电极140一一对应设置，并且设置在同组的源极141和漏极142的间隔处。源漏电极(源极141和漏极142)之间的距离定义了晶体管器件的沟道长度，根据不同需求，该沟道长度可以为不同值，其范围可以从10μm到1mm不等，得到第二基底，如图5所示。
如图4所示，第二掩模板220上开设有多组源漏电极通孔221，多组源漏电极通孔221在第二掩模板220上呈矩形阵列，并且与第一掩模板210上的保护层通孔211一一对应设置；其中，每组所述源漏电极通孔221包括间隔设置的源极通孔221a和漏极通孔221b；源极通孔221a和漏极通孔221b均为矩形通孔，并且尺寸相同。其中，保护层通孔211的长度与源极通孔221a的长度相同，保护层通孔211的宽度大于同组的源极通孔221a和漏极通孔221b之间的距离。
4.有源层沉积。将第三掩模板230(如图6所示)覆盖于第二基底上(带有源漏电极的一侧)，并一同置于射频磁控溅射设备中，进行有源层150沉积，有源层150材料为SnO，采用金属Sn靶，通过反应溅射获得SnO材料；溅射功率范围为15～70W，反应室温度为室温，压力范围为3～20mtorr，通入Ar和O2的流量比范围为9:1～2:1，沉积时间范围为5～30min，薄膜厚度为20～150nm，得到第三基底，如图7所示。
如图6所示，第三掩模板230上开设有多个有源层通孔231，并且多个有源层通孔231与多组源漏电极通孔221一一对应设置；其中，有源层通孔231为矩形通孔，有源层通孔231的宽度与源极通孔221a的长度相同，有源层通孔231长度等于源极通孔221a的宽度、漏极通孔221b宽度以及源极通孔221a和漏极通孔221b之间的距离之和；即有源层通孔231刚好覆盖住源极141、漏极142和保护层130组合形成的区域。
其中，所述的矩形通孔的宽度是指矩形通孔较短的边长，所述的矩形通孔的长度是指矩形通孔较长的边长。
5.有源层退火。将第三基底置于快速退火炉中，在150～300℃范围条件下退火10～60min。
6.绝缘层沉积。将退火后的第三基底置于射频磁控溅射设备中，沉积绝缘层160；绝缘层160材料为HfO2，采用陶瓷HfO2靶溅射获得HfO2绝缘层160，溅射功率范围为100～250W，反应室温度为25～200℃，压力范围为3～20mtorr，通入Ar和O2的流量比的范围为9:1～2:1，沉积时间范围为50～150min，薄膜厚度为50～200nm，得到第四基底，如图8所示。
7.栅电极沉积。将第四基底置于电子束蒸发(EB)设备中，蒸镀栅电极170，电极材料为Al，电极厚度范围50～200nm；得到的样品如图9所示，栅电极170应覆盖整个绝缘层160，并且超出绝缘层160边缘，其目的是后续工艺中，器件翻转以后，可以将栅电极170暴露出来，方便测试。
8.配置蛋白质溶液。称取5～20g玉米蛋白粉、5～50ml去离子水、10～100ml乙醇，置于烧瓶中混合，用玻璃棒搅拌至蛋白粉充分溶解后，将烧瓶置于50～80℃的水浴锅中，加热5～30分钟，取出后冷却至室温，得到蛋白质溶液。
9.将沉积栅电极后的样品固定于平整的表面，将制备好的玉米蛋白溶液涂覆于整个栅电极170的表面，待蛋白溶液中的溶剂自然挥发后，在栅电极170表面形成蛋白质基底180，得到初级器件，如图10所示。
10.PI衬底剥离。如图11-12所示，将初级器件的一个边缘浸入浓度为1wt％的稀盐酸溶液中，浸泡5～100s后取出，由于ZnO牺牲层120在稀盐酸中迅速溶解，可以将PI衬底110的边缘从初级器件上分离，然后将稀盐酸滴在蛋白质基底180与PI衬底110之间的缝隙处，逐步溶解剩余的ZnO牺牲层120，直至PI衬底110可以被完全剥离，即可在蛋白质基底180上得到可降解的p型SnO薄膜晶体管，该可降解p型薄膜晶体管开关比达到10的4次方。
实施例1
蛋白质基底上制备大批量p型薄膜晶体管，包括以下步骤：
1.牺牲层沉积。将柔性PI衬底置于射频磁控溅射设备中，沉积牺牲层，牺牲层材料为ZnO，采用陶瓷ZnO靶溅射获得ZnO牺牲层。其中，溅射功率为100W；反应室内的温度为25℃，压力为8mtorr，通入Ar和O2的流量比为9:1，沉积时间为30min，薄膜厚度为200nm，得到的样品如图1所示。
2.保护层沉积。将第一掩模板(如图2所示)覆盖于牺牲层之上，并一同置于射频磁控溅射设备中，进行保护层沉积；保护层材料为HfO2，采用陶瓷HfO2靶溅射获得HfO2保护层，溅射功率为150W，反应室内温度为25℃，压力为8mtorr，通入Ar和O2的流量比为9:1，沉积时间为50min，薄膜厚度为50nm，得到第一基底，如图3所示。
3.源漏电极沉积。将第二掩模板(如图4所示)覆盖于第一基底上，并一同置于热蒸发台中，进行源漏电极材料沉积，所用源漏电极材料为Au，厚度为50nm；得到第二基底，如图5所示。
4.有源层沉积。将第三掩模板(如图6所示)覆盖于第二基底上(带有源漏电极的一侧)，并一同置于射频磁控溅射设备中，进行有源层沉积，有源层材料为SnO，采用金属Sn靶，通过反应溅射获得SnO材料；溅射功率为20W，反应室温度为室温，压力为8mtorr，通入Ar和O2的流量比为17:3，沉积时间为15min，薄膜厚度为60nm，得到第三基底，如图7所示。
5.有源层退火。将第三基底置于快速退火炉中，在250℃条件下退火30min。
6.绝缘层沉积。将退火后的第三基底置于射频磁控溅射设备中，沉积绝缘层；绝缘层材料为HfO2，采用陶瓷HfO2靶溅射获得HfO2绝缘层，溅射功率为150W，反应室温度为25℃，压力为8mtorr，通入Ar和O2的流量比的为9:1，沉积时间为150min，薄膜厚度为150nm，得到第四基底，如图8所示。
7.栅电极沉积。将第四基底置于电子束蒸发(EB)设备中，蒸镀栅电极，电极材料为Al，电极厚度范围100nm；得到的样品如图9所示，栅电极应覆盖整个绝缘层，并且超出绝缘层边缘，器件翻转以后，可以将栅电极暴露出来，方便测试。
8.配置蛋白质溶液。称取5g玉米蛋白粉、5ml去离子水、15ml乙醇，置于烧瓶中混合，用玻璃棒搅拌至蛋白粉充分溶解后，将烧瓶置于75℃的水浴锅中，加热15分钟，取出后冷却至室温，得到蛋白质溶液。
9.将沉积栅电极后的样品固定于平整的表面，将制备好的玉米蛋白溶液涂覆于整个栅电极的表面，待蛋白溶液中的溶剂自然挥发后，在栅电极表面形成蛋白质基底，得到初级器件，如图10所示。
10.PI衬底剥离。如图11-12所示，将初级器件的一个边缘浸入浓度为1wt％的稀盐酸溶液中，浸泡5s后取出，由于ZnO牺牲层在稀盐酸中迅速溶解，可以将PI衬底的边缘从初级器件上分离，然后将稀盐酸滴在蛋白质基底与PI衬底之间的缝隙处，逐步溶解剩余的ZnO牺牲层，直至PI衬底可以被完全剥离，即可在蛋白质基底上得到可降解的p型SnO薄膜晶体管。
实施例2
蛋白质基底上制备大批量p型薄膜晶体管，包括以下步骤：
1.牺牲层沉积。将柔性PI衬底置于射频磁控溅射设备中，沉积牺牲层，牺牲层材料为ZnO，采用陶瓷ZnO靶溅射获得ZnO牺牲层。其中，溅射功率为50W；反应室内的温度为90℃，压力为20mtorr，通入Ar和O2的流量比为5:1，沉积时间为50min，薄膜厚度为350nm，得到的样品如图1所示。
2.保护层沉积。将第一掩模板(如图2所示)覆盖于牺牲层之上，并一同置于射频磁控溅射设备中，进行保护层沉积；保护层材料为HfO2，采用陶瓷HfO2靶溅射获得HfO2保护层，溅射功率为100W，反应室内温度为90℃，压力为20mtorr，通入Ar和O2的流量比为5:1，沉积时间为150min，薄膜厚度为100nm，得到第一基底，如图3所示。
3.源漏电极沉积。将第二掩模板(如图4所示)覆盖于图3中的第一基底上(带有保护层的一侧)，并一同置于热蒸发台中，进行源漏电极材料沉积，所用源漏电极材料为Au，厚度为100nm；得到第二基底，如图5所示。
4.有源层沉积。将第三掩模板(如图6所示)覆盖于第二基底上(带有源漏电极的一侧)，并一同置于射频磁控溅射设备中，进行有源层沉积，有源层材料为SnO，采用金属Sn靶，通过反应溅射获得SnO材料；溅射功率为50W，反应室温度为室温，压力为20mtorr，通入Ar和O2的流量比为5:1，沉积时间为25min，薄膜厚度为140nm，得到第三基底，如图7所示。
5.有源层退火。将第三基底置于快速退火炉中，在300℃条件下退火60min。
6.绝缘层沉积。将退火后的第三基底置于射频磁控溅射设备中，沉积绝缘层；绝缘层材料为HfO2，采用陶瓷HfO2靶溅射获得HfO2绝缘层，溅射功率为250W，反应室温度为90℃，压力为20mtorr，通入Ar和O2的流量比的为5:1，沉积时间为50min，薄膜厚度为200nm，得到第四基底，如图8所示。
7.栅电极沉积。将第四基底置于电子束蒸发(EB)设备中，蒸镀栅电极，电极材料为Al，电极厚度范围200nm；得到的样品如图9所示，栅电极应覆盖整个绝缘层，并且超出绝缘层边缘，器件翻转以后，可以将栅电极暴露出来，方便测试。
8.配置蛋白质溶液。称取15g玉米蛋白粉、10ml去离子水、25ml乙醇，置于烧瓶中混合，用玻璃棒搅拌至蛋白粉充分溶解后，将烧瓶置于80℃的水浴锅中，加热30分钟，取出后冷却至室温，得到蛋白质溶液。
9.将沉积栅电极后的样品固定于平整的表面，将制备好的玉米蛋白溶液涂覆于整个栅电极的表面，待蛋白溶液中的溶剂自然挥发后，在栅电极表面形成蛋白质基底，得到初级器件，如图10所示。
10.PI衬底剥离。如图11-12所示，将初级器件的一个边缘浸入浓度为1wt％的稀盐酸溶液中，浸泡100s后取出，由于ZnO牺牲层在稀盐酸中迅速溶解，可以将PI衬底的边缘从初级器件上分离，然后将稀盐酸滴在蛋白质基底与PI衬底之间的缝隙处，逐步溶解剩余的ZnO牺牲层，直至PI衬底可以被完全剥离，即可在蛋白质基底上得到可降解的p型SnO薄膜晶体管。
实施例3
蛋白质基底上制备大批量p型薄膜晶体管，包括以下步骤：
1.牺牲层沉积。将柔性PI衬底置于射频磁控溅射设备中，沉积牺牲层，牺牲层材料为ZnO，采用陶瓷ZnO靶溅射获得ZnO牺牲层。其中，溅射功率为50W；反应室内的温度为50℃，压力为15mtorr，通入Ar和O2的流量比为3:1，沉积时间为50min，薄膜厚度为250nm，得到的样品如图1所示。
2.保护层沉积。将第一掩模板(如图2所示)覆盖于牺牲层之上，并一同置于射频磁控溅射设备中，进行保护层沉积；保护层的作用是在后续的牺牲层溶解过程中防止有源层被腐蚀，保护层材料为HfO2，采用陶瓷HfO2靶溅射获得HfO2保护层，溅射功率为250W，反应室内温度为50℃，压力为15mtorr，通入Ar和O2的流量比为3:1，沉积时间为50min，薄膜厚度为150nm，得到第一基底，如图3所示。
3.源漏电极沉积。将第二掩模板(如图4所示)覆盖于图3中的第一基底上(带有保护层的一侧)，并一同置于热蒸发台中，进行源漏电极材料沉积，所用源漏电极材料为Au，厚度为75nm；得到第二基底，如图5所示。
4.有源层沉积。将第三掩模板(如图6所示)覆盖于第二基底上(带有源漏电极的一侧)，并一同置于射频磁控溅射设备中，进行有源层沉积，有源层材料为SnO，采用金属Sn靶，通过反应溅射获得SnO材料；溅射功率为70W，反应室温度为室温，压力为12mtorr，通入Ar和O2的流量比为3:1，沉积时间为10min，薄膜厚度为100nm，得到第三基底，如图7所示。
5.有源层退火。将第三基底置于快速退火炉中，在200℃条件下退火50min。
6.绝缘层沉积。将退火后的第三基底置于射频磁控溅射设备中，沉积绝缘层；绝缘层材料为HfO2，采用陶瓷HfO2靶溅射获得HfO2绝缘层，溅射功率为100W，反应室温度为50℃，压力为12mtorr，通入Ar和O2的流量比的为2:1，沉积时间为150min，薄膜厚度为150nm，得到第四基底，如图8所示。
7.栅电极沉积。将第四基底置于电子束蒸发(EB)设备中，蒸镀栅电极，电极材料为Al，电极厚度范围150nm；得到的样品如图9所示，栅电极应覆盖整个绝缘层，并且超出绝缘层边缘，器件翻转以后，可以将栅电极暴露出来，方便测试。
8.配置蛋白质溶液。称取20g玉米蛋白粉、25ml去离子水、50ml乙醇，置于烧瓶中混合，用玻璃棒搅拌至蛋白粉充分溶解后，将烧瓶置于65℃的水浴锅中，加热10分钟，取出后冷却至室温，得到蛋白质溶液。
9.将沉积栅电极后的样品固定于平整的表面，将制备好的玉米蛋白溶液涂覆于整个栅电极的表面，待蛋白溶液中的溶剂自然挥发后，在栅电极表面形成蛋白质基底，得到初级器件，如图10所示。
10.PI衬底剥离。如图11-12所示，将初级器件的一个边缘浸入浓度为1wt％的稀盐酸溶液中，浸泡50s后取出，由于ZnO牺牲层在稀盐酸中迅速溶解，可以将PI衬底的边缘从初级器件上分离，然后将稀盐酸滴在蛋白质基底与PI衬底之间的缝隙处，逐步溶解剩余的ZnO牺牲层，直至PI衬底可以被完全剥离，即可在蛋白质基底上得到可降解的p型SnO薄膜晶体管。
对比例1
采用水溶性硬质基底制备可降解的p型薄膜晶体管，包括以下步骤：
1.源漏电极沉积。将第二掩模板(如图4所示)覆盖于水溶性硬质衬底(氯化钠晶片)之上，并一同置于热蒸发台中，进行源漏电极材料沉积，所用源漏电极材料为Au，厚度为50nm。
2.有源层沉积。将第三掩模板(如图6所示)覆盖于上述基底上，并一同置于射频磁控溅射设备中，进行有源层沉积，有源层材料为SnO，采用金属Sn靶，通过反应溅射获得SnO材料；溅射功率为20W，反应室温度为室温，压力为8mtorr，通入Ar和O2的流量比为17:3，沉积时间为15min，薄膜厚度为60nm。
3.绝缘层沉积。将上述基底置于射频磁控溅射设备中，沉积绝缘层；绝缘层材料为HfO2，采用陶瓷HfO2靶溅射获得HfO2绝缘层，溅射功率为150W，反应室温度为25℃，压力为8mtorr，通入Ar和O2的流量比的为9:1，沉积时间为150min，薄膜厚度为150nm。然后将基底置于快速退火炉中，在250℃条件下退火30min。
4.配置蛋白质溶液。称取5g玉米蛋白粉、5ml去离子水、15ml乙醇，置于烧瓶中混合，用玻璃棒搅拌至蛋白粉充分溶解后，将烧瓶置于75℃的水浴锅中，加热15分钟，取出后冷却至室温，得到蛋白质溶液。
5.将蛋白质溶液涂覆于器件表面，由于绝缘层和栅电极的隔离作用，蛋白溶液中的水分不会将可溶性衬底(氯化钠晶片)溶解，待溶液的溶剂自然挥发，得到蛋白质薄膜覆盖器件。
6.将蛋白质薄膜覆盖器件置于水中，使可溶性基底溶解，而玉米蛋白质薄膜不溶于水，因而器件整体转移至蛋白质表面，得可降解器件。
对比例2
直接在蛋白质基底上沉积p型薄膜晶体管，具体方法如下：
1.配置蛋白质溶液。称取5g玉米蛋白粉、5ml去离子水、15ml乙醇，置于烧瓶中混合，用玻璃棒搅拌至蛋白粉充分溶解后，将烧瓶置于75℃的水浴锅中，加热15分钟，取出后冷却至室温，得到蛋白质溶液。
2.制备蛋白质基底薄膜，取一块平整的PET塑料板，将配置好的蛋白质溶液滴涂于PET塑料板上，待溶剂自然挥发后，蛋白质薄膜干燥并脱离塑料板，获得可降解的蛋白质基底薄膜。
3.将基底置于电子束蒸发(EB)设备中，蒸镀铝薄膜，作为栅电极，电极厚度100nm。
4.将镀有栅电极的蛋白质基底置于射频磁控溅射设备中，沉积绝缘层，绝缘层材料为HfO2，采用陶瓷HfO2靶溅射获得HfO2绝缘层，溅射功率为150W，反应室温度为25℃，压力为8mtorr，通入Ar和O2的流量比的为9:1，沉积时间为150min，绝缘层薄膜厚度为150nm。
5.将第三掩模板(如图6所示)覆盖于绝缘层之上，将其置于射频磁控溅射设备中，进行有源层材料沉积，进行有源层沉积，有源层材料为SnO，采用金属Sn靶，通过反应溅射获得SnO材料；溅射功率为20W，反应室温度为室温，压力为8mtorr，通入Ar和O2的流量比为17:3，沉积时间为15min，薄膜厚度为60nm。将沉积有源层后的蛋白质基底置于快速退火炉中，在100℃条件下退火30min。
6.将第二掩模板(如图4所示)覆盖于有源层之上，并一同置于热蒸发台中，进行源漏电极材料沉积，所用源漏电极材料为Au，厚度为50nm，得到对比器件。
实施例1-3可实现大批量、大尺寸可降解p型薄膜晶体管阵列，该晶体管阵列尺寸与聚酰亚胺基底的面积相同，仅受到真空设备反应室尺寸限制，因此，可实现尺寸大于20cm×20cm的可降解p型薄膜晶体管阵列；并且实施例1-3中制备得到的可降解p型薄膜晶体管开关比达到10的4次方。
对比例1采用水溶性硬质基底制备可降解的p型薄膜晶体管，由于很难获得直径超过10cm的商用水溶性无机衬底材料，因此难以实现大批量、大尺寸可降解p型薄膜晶体管阵列。
对比例2中直接在蛋白质基底上沉积的薄膜晶体管器件，受到蛋白质基底耐热性限制，退火温度限制在100℃以下，因此器件开关比低于10的2次方。
尽管本发明的实施方案已公开如上，但其并不仅仅限于说明书和实施方式中所列运用，它完全可以被适用于各种适合本发明的领域，对于熟悉本领域的人员而言，可容易地实现另外的修改，因此在不背离权利要求及等同范围所限定的一般概念下，本发明并不限于特定的细节和这里示出与描述的图例。

Claims (7)

1.一种在蛋白质基底上制备大批量p型薄膜晶体管的方法，其特征在于，包括如下步骤：
步骤一、在聚酰亚胺衬底上沉积牺牲层；
步骤二、将第一掩模板覆盖在所述牺牲层上，进行保护层沉积，得到第一基底；
步骤三、将第二掩模板覆盖在所述第一基底上，进行源漏电极沉积，得到第二基底；
步骤四、将第三掩模板覆盖在所述第二基底上，进行有源层沉积，得到第三基底；
其中，每组源漏电极包括间隔设置的源极和漏极，所述保护层与所述每组源漏电极一一对应设置，并且设置在同组的源极和漏极的间隔处，以避免所述有源层接触所述牺牲层；
步骤五、将所述第三基底进行退火后，在所述第三基体上进行绝缘层沉积，得到第四基底；
其中，所述绝缘层包围式设置在所述保护层、所述源漏电极及所述有源层外侧；
步骤六、在所述第四基底上进行栅电极沉积，使所述栅电极包围式设置在所述绝缘层外侧；
步骤七、将蛋白质溶液涂覆于与所述栅电极外侧，得到初级器件；
步骤八、使用盐酸溶液将所述牺牲层溶解后，将聚酰亚胺衬底剥离，得到在蛋白基底上可降解的p型薄膜晶体管；
其中，所述牺牲层材料为ZnO，牺牲层厚度为200～1000nm；
所述牺牲层的沉积方法为：采用陶瓷ZnO靶，通过溅射获得牺牲层；
其中，溅射功率为50～150W，温度为25～90℃，压力3～20mtorr，通入Ar和O2的流量比为9:1～2:1，沉积时间为20～50min。
2.根据权利要求1所述的在蛋白质基底上制备大批量p型薄膜晶体管的方法，其特征在于，所述保护层材料为HfO2，保护层厚度为50～200nm。
3.根据权利要求2所述的在蛋白质基底上制备大批量p型薄膜晶体管的方法，其特征在于，所述保护层沉积的方法为：采用陶瓷HfO2靶，通过溅射获得HfO2获得保护层材料；
其中，溅射功率为100～250W，温度为25～200℃，压力为3～20mtorr，通入Ar和O2的流量比为9:1～2:1，沉积时间为50～150min。
4.根据权利要求2或3所述的在蛋白质基底上制备大批量p型薄膜晶体管的方法，其特征在于，所述第一掩模板上开设有多个保护层通孔；所述多个保护层通孔为矩形通孔，并且在所述第一掩模板上呈矩形阵列排布。
5.根据权利要求4所述的在蛋白质基底上制备大批量p型薄膜晶体管的方法，其特征在于，所述第二掩模板上开设有多组源漏电极通孔，所述多组源漏电极通孔在所述第二掩模板上呈矩形阵列，并且与所述保护层通孔一一对应设置；
其中，每组所述源漏电极通孔包括间隔设置的源极通孔和漏极通孔；所述源极通孔和所述漏极通孔均为矩形通孔，并且尺寸相同。
6.根据权利要求5所述的在蛋白质基底上制备大批量p型薄膜晶体管的方法，其特征在于，所述保护层通孔的长度与所述源极通孔的长度相同，所述保护层通孔的宽度大于同组的所述源极通孔和漏极通孔之间的距离。
7.根据权利要求6所述的在蛋白质基底上制备大批量p型薄膜晶体管的方法，其特征在于，所述第三掩模板上开设有多个有源层通孔，并且与所述多组源漏电极通孔一一对应设置；
其中，所述有源层通孔为矩形通孔，其宽度与所述源极通孔的长度相同，长度等于源极通孔的宽度、漏极通孔的宽度以及源极通孔和漏极通孔之间的距离之和。
CN202011548866.8A 2020-12-24 2020-12-24 一种在蛋白质基底上制备大批量p型薄膜晶体管的方法 Active CN112736033B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011548866.8A CN112736033B (zh) 2020-12-24 2020-12-24 一种在蛋白质基底上制备大批量p型薄膜晶体管的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011548866.8A CN112736033B (zh) 2020-12-24 2020-12-24 一种在蛋白质基底上制备大批量p型薄膜晶体管的方法

Publications (2)

Publication Number Publication Date
CN112736033A CN112736033A (zh) 2021-04-30
CN112736033B true CN112736033B (zh) 2023-04-18

Family

ID=75605346

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011548866.8A Active CN112736033B (zh) 2020-12-24 2020-12-24 一种在蛋白质基底上制备大批量p型薄膜晶体管的方法

Country Status (1)

Country Link
CN (1) CN112736033B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113555287B (zh) * 2021-07-22 2022-05-24 吉林建筑大学 一种水分触发降解的p型瞬态薄膜晶体管制备方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012013508A1 (en) * 2010-07-30 2012-02-02 Basf Se Amphiphilic protein in printed electronics
KR20140038161A (ko) * 2012-09-20 2014-03-28 한국전자통신연구원 박막 트랜지스터 및 그 제조 방법
US9676227B2 (en) * 2013-03-15 2017-06-13 The United States Of America, As Represented By The Secretary Of The Navy Wet-etchable, sacrificial liftoff layer compatible with high temperature processing
CN104241394A (zh) * 2014-08-29 2014-12-24 京东方科技集团股份有限公司 一种薄膜晶体管及相应的制备方法、显示基板和显示装置
CN104934330A (zh) * 2015-05-08 2015-09-23 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板和显示面板
KR102340066B1 (ko) * 2016-04-07 2021-12-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박리 방법 및 플렉시블 디바이스의 제작 방법
CN110136865B (zh) * 2019-04-29 2020-12-18 华中科技大学 一种基于激光焊接的大面积纳米柔性电极制备方法及产品
CN110335820B (zh) * 2019-07-11 2021-04-16 吉林建筑大学 蛋白质基底上p型薄膜晶体管制备方法
CN110379716B (zh) * 2019-07-24 2021-08-20 吉林建筑大学 一种蛋白质基底上氧化锌基薄膜晶体管制备方法

Also Published As

Publication number Publication date
CN112736033A (zh) 2021-04-30

Similar Documents

Publication Publication Date Title
CN1154192C (zh) 薄膜晶体管
CN1124641C (zh) 结晶半导体的制造方法
CN108376712B (zh) 一种基于碘化亚铜的透明薄膜晶体管及制备方法
CN112736033B (zh) 一种在蛋白质基底上制备大批量p型薄膜晶体管的方法
JP2001308345A (ja) 薄膜トランジスタのために自己ドーピング層を使用してオーム接触部を形成する方法
CN111370582B (zh) 一种在微米级大绒面上钙钛矿太阳电池的制备方法
CN103985764B (zh) 氧化物tft及其制备方法、阵列基板、显示器件
CN110158152B (zh) 一种有机单晶阵列薄膜的制备方法
CN1893000B (zh) 半导体器件的制造方法
CN116314260A (zh) 一种二维材料场效应晶体管的制造方法
CN107644936B (zh) 一种有机薄膜晶体管及其制备方法
CN112164726B (zh) 一种肖特基势垒二极管及其制备方法
CN108878649B (zh) 自支撑超薄柔性高性能有机薄膜场效应晶体管及其制备方法
CN105977306A (zh) 一种自对准薄膜晶体管及其制备方法
CN110379716B (zh) 一种蛋白质基底上氧化锌基薄膜晶体管制备方法
CN110190188B (zh) 一种聚合物半导体薄膜制备方法及应用
CN110335820B (zh) 蛋白质基底上p型薄膜晶体管制备方法
CN115565885A (zh) 一种在玉米蛋白质基底上制备薄膜晶体管的方法
CN109860390A (zh) 基于氧化石墨烯的rram器件及其制备方法
US20150004776A1 (en) Polysilicon layer preparing method
CN100573959C (zh) 一种有源层图形化的有机薄膜晶体管的制备方法
CN113555287B (zh) 一种水分触发降解的p型瞬态薄膜晶体管制备方法
CN114188362A (zh) 一种特殊结构的soi及其制备方法
CN113964270A (zh) 一种化学无电镀电极的柔性有机薄膜晶体管及制备方法
RU2751983C1 (ru) Способ изготовления силицида титана

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant