CN112731302A - 基于stm32和fpga的逆向雷达信号处理系统及方法 - Google Patents

Abstract

本发明公开了一种基于STM32和FPGA的逆向雷达信号处理系统及方法，其系统包括STM32芯片和FPGA芯片；所述STM32芯片内置ARM模块和一组以上的ADC模块，所述FPGA芯片与STM32芯片之间直接通过FSMC接口连接；所述ADC模块用于将雷达中频信号转换为数字信号后并发送至FPGA芯片，所述FPGA芯片用于将数字信号预处理后得到目标点，并通过FSMC接口直接发送至STM32芯片的ARM模块，所述ARM模块用于对目标点进行处理得到目标轨迹点。本发明具有结构简单紧凑、成本低、体积小、功耗低、性价比高等优点。

Description

基于STM32和FPGA的逆向雷达信号处理系统及方法

技术领域

本发明主要涉及雷达信号处理技术领域，具体涉及一种基于STM32和FPGA的逆向雷达信号处理系统及方法。

背景技术

随着雷达前端高频射频发射与接收芯片集成化，从使用分立器件与高频结构走向了芯片集成，雷达的使用不再局限于特殊行业与应用，如今交通测速、测车流量雷达；车载BSD、AEB雷达、安防监控等雷达随处可见。雷达走向批量工业应用和民用，未来的车路协同、车辆盲点检测与AEB、L1～L5等级的自动驾驶，都需要大量毫米波雷达传感器的感知引入，市场规模空间巨大。很显然，传统采用大平台式的信号处理计算平台无法用于前端的感知产品，低成本、低功耗和低体积是必要因素，如何在满足算法计算资源需求的前提下尽可能降低成本、减少功耗与体积是各雷达企业一直在努力研究攻关的方向。

目前雷达中普遍采用ARM、FPGA、DSP作为信号处理平台，平台基本分三种，分别为：集成ADC的ARM；ADC+FPGA+DSP；ADC+FPGA+ARM。第一种一般针对非常简单的雷达应用，比如测高；后两种一般用于交通与安防，交通与安防需要探测的目标距离远、目标数多、环境中有各种树木、电磁强反射广告牌，需要较复杂的系统方案与算法支持，产品才能有效的工作，后两种是目前最主流的信号处理平台，但多通道、高位数的ADC成本一般比较高，FPGA与DSP目前基本都是采用国外的芯片，总体硬件成本、功耗与体积都有待急需平衡解决。

图1为目前雷达信号处理方法对应的流程图，雷达中频信号经过模拟运放、滤波处理后进入雷达信号处理流程模块，信号处理不管是采用ADC+FPGA+DSP/ARM还其他，都是为了实现这个信号处理流程及与外界进行通信交互。具体地，目前雷达信号处理系统采用外置的多通道ADC芯片采集雷达中频信号经过运放、滤波处理后得到模拟信号，再将模拟信号进行模数转换，转换后的数据通过LVDS、并口、SPI等接口传给计算中心，能方便接收这些接口信号的一般采用FPGA，FPGA一方面作为ADC数据的接收模块，一方面也是雷达信号预处理的一个重要模块，预处理主要包括一维、二维、三维的FFT；MIMO；波束合成，FPGA对雷达信号进行预处理后交给适合做目标聚类、跟踪的DSP或ARM，DSP与ARM也有两个主要功能：跟踪、滤波、轨迹输出算法的实现；对外以太网、485接口的联通。

具体地，现有的雷达信号处理流程为雷达中频信号经过运放、滤波处理后的模拟信号输入进ADC，这时一般有两种方式：①采用带多通道、高速ADC的ARM做为处理器，常用的有ST公司的STM32，NXP公司的MPC5775或S32R274；②用ADI或TI的独立ADC采集，独立ADC优先选择多通道的同步采样ADC，ADC通过FPGA控制采集，数据也由FPGA进行读取，FPGA读取后的数据经过FFT、波束合成后给DSP或ARM进行聚类、跟踪等算法。

采用方式①的雷达由于是单一的ARM，ARM 执行程序是线性的，CPU得先启动ADC的采集，将数据通过DMA存放在片内的RAM中，一帧数据采集完后进行一维、二维的FFT信号预处理计算，预处理后进行聚类与跟踪，这一系列的流程都需要CPU去一步步执行，所以一般雷达的调制波形为一个chip，然后延时一段时间给CPU做这帧的算法，波形也是一般采用简单的三角波为主。

采用方式②的雷达功能模块比较清晰，ADC模块做模数转换，把雷达的混频后的连续模拟信号转化为离散的数字信号，FPGA模块读取ADC模块的数据存本地内存中，由于FPGA的片上RAM非常小，故一般都需要外挂一个DDR作为FPGA的内存空间，FPGA做完信号预处理后把数据传给DDR中的A区，DDR中的B区为存下一帧的数据，A与B区做乒乓，也就是A区数据给DSP或ARM时，当前数据存B区，下一帧时B区数据给DSP或ARM时，当前数据存A区，FPGA是并行处理数据的，执行效率比ARM高很多，这个数据就不是ADC的值，是FFT后目标的距离点与速度点，数据量比原始ADC小很多，DSP或ARM接收点数据后进行聚类与跟踪，这个算法是DSP或ARM非常擅长的。

图2是传统的雷达信号处理系统的平台架构功能框图，也是目前市面上大多数雷达的平台方案，由独立的多通道ADC芯片进行模数转换，将信号转换为数字信号，然后由FPGA控制ADC芯片工作及对ADC转换的结果进行数据采集，一般有LVDS、并口、SPI等，FPGA根据不同的ADC输出接口进行编程适配，FPGA采集好多通道一帧雷达数据后，对数据进行1/2维FFT处理，对FFT结果进行峰值检测、DBF合成等后，将预处理后的数据通过PCIE等通信接口发给DSP/ARM，由DSP/ARM对数据进行滤波、聚类及跟踪等处理，并打通以太网、RS485/串口等各种对外接口，实现数据到协议的转换。

图3为目前雷达信号对应的处理流程，表述了现有雷达信号处理系统的线性实现流程，主要表述其中的平台架构的功能支撑，该方案为目前市面上大多数雷达信号处理采用的平台架构方案，其中缺点为：单个通道采样率大于1M，位数为14Bit以上的8通道ADC芯片价格昂贵，一般100元以上；由于高速ADC输出数据多采用并口或LVDS，又是多个通道，选择与ADC配套的FPGA芯片管脚需要比较多，还需要外挂DDR芯片用于1/2维等预处理数据的缓冲及做乒乓缓存，故FPGA芯片选择类型不能太低，价格一般也是60以上，再加上外挂的DDR芯片，FPGA+DDR成本100元以上，FPGA预处理完成后，将数据通过PCIE等通信接口传给DSP/ARM，由于芯片之间的高速、大容量的通信需要，DSP与ARM的等级不能太低，DSP与ARM除了需要资源对FPGA给过来的数据进行聚类、滤波及跟踪等处理，也需要资源控制以太网等通信接口进行协议输出，还需要资源需要与FPGA进行高速数据通信，故这个DSP/ARM价格一般100元左右。故通用的雷达信号处理系统的平台大概成本300元往上，再加上多芯片组合需要的多路电源支撑，故信号处理系统的平台总成本400元以上，且芯片多、功耗大，芯片性能与能耗需要有一明显部分去做芯片之间的通信与数据交互，用在雷达信号处理的能耗及资源低。

发明内容

本发明要解决的技术问题就在于：针对现有技术存在的技术问题，本发明提供一种结构简单紧凑、成本低、体积小、功耗低、极具性价比的基于STM32和FPGA的逆向雷达信号处理系统及方法。

为解决上述技术问题，本发明提出的技术方案为：

一种基于STM32和FPGA的逆向雷达信号处理系统，包括STM32芯片和FPGA芯片；所述STM32芯片内置ARM模块和一组以上的ADC模块，所述FPGA芯片与STM32芯片之间直接通过FSMC接口连接；所述ADC模块用于将雷达中频信号转换为数字信号后并发送至FPGA芯片，所述FPGA芯片用于将数字信号预处理后得到目标点，并通过FSMC接口直接发送至STM32芯片的ARM模块，所述ARM模块用于对目标点进行处理得到目标轨迹点。

作为上述技术方案的进一步改进：

所述STM32芯片上设有对外的通信接口，所述通信接口包括RS485、CAN、以太网或串口中的一种或多种。

所述FPGA芯片内部集成DDR，DDR内部做两个数据区，分别定义为A区与B区，两个区域做乒乓。

本发明还公开了一种基于如上所述的基于STM32和FPGA的逆向雷达信号处理系统的处理方法，包括步骤：

1）STM32芯片中的ADC模块将雷达中频模拟信号转换为数字信号后，发送至FPGA芯片；

2）FPGA芯片对数字信号进行预处理，得到目标点，并通过FSMC接口直接发送至STM32芯片的ARM模块；

3）STM32芯片的ARM模块对目标点进行处理得到目标轨迹点。

作为上述技术方案的进一步改进：

FPGA芯片在DDR内部做两个数据区，分别定义为A区与B区，两个区域做乒乓；FGPA芯片对A区的数据进行预处理，预处理后的数据存入FGPA芯片内部的DDR预处理缓冲区中，A区清空；同时通知STM32芯片取数据，FPGA芯片继续对B区数据进行预处理，STM32芯片通过双向的FSMC接口取出DDR预处理缓冲区中对应A区预处理得到的点数据。

所述预处理主要包括一维FFT、二维FFT、三维FFT、MIMO和波束合成。

在步骤3）中，STM32芯片的ARM模块对目标点进行的处理包括滤波、聚类和跟踪。

在步骤3）中，目标轨迹点通过STM32芯片集成的通信接口输送至外部终端。

与现有技术相比，本发明的优点在于：

本发明结合STM32片上的高速、高位数、多通道的ADC资源、并行预处理的FPGA芯片优势于一体，使用两个芯片巧妙的使各模块在自身优势能力上最大化，功耗上避免了使用高速处理器才能完成算法需求的用电要求，大大减少了多芯片及其附加的电源系统、外部高速互联等体积与功耗的消耗。

本发明的系统采用片上ADC->ARM->FPGA->ARM，打破了通用的信号从ADC->FPGA->DSP/ARM的信号流架构，是一种新颖、逆向、非常良好的产品嵌入性的处理平台系统，其结构简单紧凑、成本低、体积小、功耗低、极具性价比。

本发明的方法不但从信号流程上大大简化了模块之间的相互通信，通信由可靠性低的外部模块之间改为芯片内部总线通信，大大提高了通信的稳定性，简化了模块之间通信的软硬件工作，也提高了每个模块的利用率，降低整个信号处理硬件平台的体积与功耗，大幅度的降低平台成本。

附图说明

图1为现有技术中的雷达信号处理方法流程图。

图2为现有技术中的雷达信号处理系统方框原理图。

图3为现有技术中的雷达信号处理系统对应的方法流程图。

图4为发明的雷达信号处理系统在实施例的方框原理图。

图5为本发明的雷达信号处理系统对应的方法流程图。

具体实施方式

以下结合说明书附图和具体实施例对本发明作进一步描述。

如图4所示，本实施例的基于STM32和FPGA的逆向雷达信号处理系统，包括两个主芯片：STM32芯片和FPGA芯片（简称STM32和FPGA），STM32芯片内置ARM模块和一组以上的独立ADC模块，FPGA芯片与STM32芯片之间直接通过FSMC接口连接；其中ADC模块用于将雷达中频信号转换为数字信号后发送至FPGA芯片，FPGA芯片用于对数字信号进行预处理，得到目标点，并发送至STM32芯片的ARM模块，ARM模块用于对目标点进行处理得到目标轨迹点。

在一具体实施例中，STM32芯片型号为STM32H750vb。STM32H750内部带3个独立ADC模块，每个ADC模块具有最高16bit的采样位数，具有最高6M的采样率，每个ADC模块可最多轮询12个模拟通道输入，3个ADC模块可最多采用36个输入的模拟信号。结合实际产品的雷达接收通道数可以灵活配置ADC模块的采样率、采样位数及每个ADC模块负责几个模拟通道。STM32芯片也内置有Cotex-M7的ARM模块，主频480M，带FPU（浮点运算单元）。STM32集成FSMC控制器，可以外挂SRAM芯片，STM32配置DMA通路连接ADC模块与FPGA芯片，FPGA与STM32直接通过FSMC连接，FSMC下的FPGA相当于STM32的一个外设RAM，所以DMA可直接把ADC转换后的数据以总线的方式直接给到FPGA。通过巧妙的将FPGA芯片模拟成一个SRAM，只是占用FPGA的一些逻辑资源开销，相对于STM32来看，FPGA就是个外挂的SRAM，STM32可以通过DMA地址映射直接在FPGA中存取数据而不占用STM32的CPU资源。另外，STM32同时集成了以太网、串口、SPI等丰富的通用接口，可以方便的将数据通过接口按协议输出给外界电脑或其他处理器。

在一具体实施例中，FPGA采用国产高云的 GW2A-18，该芯片内部集成了64MB的DDR，且逻辑资源有20K，能满足8路以下每路512x512点一维、二维的FFT的并行计算。FPGA在DDR内部做两个数据区，分别定义为A区与B区，两个区域做乒乓，FGPA对A区的数据最大做512X512点的FFT，FFT后的数据存入芯片内部的DDR预处理缓冲区中，A区清空，同时通知STM32取数，FPGA继续对B区数据进行FFT预处理，STM32通过双向的FSMC取出DDR预处理缓冲区中对应A区FFT预处理的点数据。FPGA一部分资源例化为STM32的FSMC外设，一方面对STM32给过来的雷达数据进行1/2维FFT、波束合成(DBF）等预处理，预处理数据在FPGA芯片集成的DDR中做乒乓与缓冲，FPGA对一帧数据进行预处理完成后通知STM32，STM32再次通过FSMC以直接寻址的方式读取数据进行滤波、聚类、跟踪，形成一条条目标轨迹。

本发明采用目前ST公司的高性能的STM32芯片，将ADC模块与ARM模块压缩到一个芯片；采用国产FPGA芯片将FPGA与DDR分立模块压缩到一个芯片，两个芯片之间采用FSMC接口，从而将FPGA模拟成STM32的一个外挂SRAM，FPGA直接挂在STM32外设总线上。其中FSMC是STM32系列采用的一种新型的存储器扩展技术，在外部存储器扩展方面具有独特的优势，可根据系统的应用需要，方便地进行不同类型大容量静态存储器的扩展，FPGA通过代码实现FSMC的协议，从STM32看，FPGA等效为一个外挂的静态储存器，STM32采集的ADC数据可以通过DMA直接传给这个静态储存器。

上述两芯片之间的通信由并口、PCIE等数据协议通信直接优化为地址通信，STM32与FPGA之间通过DMA设置好匹配地址，数据从STM32到FGPA过程不需要CPU参与控制，极大的简化了通信复杂度、提高了通信效率、降低了处理器之间的通信资源与能耗的开销；另一个重要优势就是雷达信号处理硬件平台由ADC+FPGA+DDR+DSP/ARM对应的三个以上芯片、以及多路电源，简化到一个STM32+一个FPGA，结构简单紧凑。其中STM32H750+国产FPGA (GW2A-18)成本为30+45元，加上电源50元，整体芯片成本在125左右，在满足相同计算需求的前提下，从400元以上降低到125元，硬件成本极大降低。上述方案在汽车雷达、无人机雷达、短距离交通雷达等对价格敏感的行业具有巨大的成本优势，与以往降成本都是在通用架构上去换器件扣点成本方式对比，本发明在成本降低及功耗降低上产生了质的跨越。

本发明结合STM32片上的高速、高位数、多通道的ADC资源，带FPU的Cotex-M7计算资源，并行预处理的FPGA芯片优势于一体，使用两个芯片巧妙的使各模块在自身优势能力上最大化，功耗上避免了使用高速处理器才能完成算法需求的用电要求，大大减少了多芯片及其附加的电源系统、外部高速互联等体积与功耗的消耗。

本发明的系统采用片上ADC->ARM->FPGA->ARM，打破了通用的信号从ADC->FPGA->DSP/ARM的信号流架构，是一种新颖、逆向、非常良好的产品嵌入性的处理平台系统，其结构简单紧凑、成本低、体积小、功耗低、极具性价比。

如图5所示，本发明还相应公开了一种基于如上所述的基于STM32和FPGA的逆向雷达信号处理系统的雷达信号处理方法，具体包括步骤：

STM32芯片中的ADC模块将雷达中频模拟信号转换为数字信号后，发送至FPGA芯片；

FPGA芯片对数字信号进行预处理，得到目标点，并通过FSMC接口直接返回至STM32芯片的ARM模块；

ARM模块对目标点进行处理得到目标轨迹点。

下面结合一完整的具体实施例对上述发明作进一步说明：

雷达一般具有多个接收天线，每个天线分IQ两路，故多路混频后的中频信号经过滤波、运放等调整后进入ADC模块进行模数转换，信号数字化后存入FPGA芯片内部大容量的DDR中；当接收完多通道一帧的数据后，通过FPGA进行预处理，预处理包括对消1/2/3维的FFT、MIMO和数字波束合成；对消在一维解析目标距离，二维解析目标速度，三维解析出目标角度（在多接收天线应用中常用。一般交通、安防等民用雷达接收天线数量比较少，采用比相法测角）。MIMO就是多发多收，通过增加一根发射天线，可以虚拟成一倍接收通道，提高接收天线孔径，显著提高探测目标的测角精度。数字波束合成（DBF）能在不改变硬件的前提下就能提高雷达的探测距离。上述预处理在ARM架构中处理一般非常占用时间，而在善于并行计算的FPGA中，这个预处理过程的时间大大缩减。

FPGA对一帧数据做完预处理后，将数据通过FSMC接口直接传回给STM32，STM32是ARM架构的芯片，对于matlab中实现的算法可方便的移植为C代码，在ARM中实现目标的聚类、滤波和跟踪，最后形成一条条稳定的目标轨迹。

本发明的方法不但从信号流程上大大简化了模块之间的相互通信，通信由可靠性低的外部模块之间改为芯片内部总线通信，大大提高了通信的稳定性，简化了模块之间通信的软硬件工作，也提高了每个模块的利用率，降低整个信号处理硬件平台的体积与功耗，大幅度的降低平台成本。

以上仅是本发明的优选实施方式，本发明的保护范围并不仅局限于上述实施例，凡属于本发明思路下的技术方案均属于本发明的保护范围。应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理前提下的若干改进和润饰，应视为本发明的保护范围。

Claims (8)

1.一种基于STM32和FPGA的逆向雷达信号处理系统，其特征在于，包括STM32芯片和FPGA芯片；所述STM32芯片内置ARM模块和一组以上的ADC模块，所述FPGA芯片与STM32芯片之间直接通过FSMC接口连接；所述ADC模块用于将雷达中频信号转换为数字信号后并发送至FPGA芯片，所述FPGA芯片用于将数字信号预处理后得到目标点，并通过FSMC接口直接发送至STM32芯片的ARM模块，所述ARM模块用于对目标点进行处理得到目标轨迹点。

2.根据权利要求1所述的基于STM32和FPGA的逆向雷达信号处理系统，其特征在于，所述STM32芯片上设有对外的通信接口，所述通信接口包括RS485、CAN、以太网或串口中的一种或多种。

3.根据权利要求1或2所述的基于STM32和FPGA的逆向雷达信号处理系统，其特征在于，所述FPGA芯片内部集成DDR，DDR内部做两个数据区，分别定义为A区与B区，两个区域做乒乓。

4.一种基于权利要求1或2或3所述的基于STM32和FPGA的逆向雷达信号处理系统的处理方法，其特征在于，包括步骤：

1）STM32芯片中的ADC模块将雷达中频模拟信号转换为数字信号后，发送至FPGA芯片；

2）FPGA芯片对数字信号进行预处理，得到目标点，并通过FSMC接口直接发送至STM32芯片的ARM模块；

3）STM32芯片的ARM模块对目标点进行处理得到目标轨迹点。

5.根据权利要求4所述的处理方法，其特征在于，FPGA芯片在DDR内部做两个数据区，分别定义为A区与B区，两个区域做乒乓；FGPA芯片对A区的数据进行预处理，预处理后的数据存入FGPA芯片内部的DDR预处理缓冲区中，A区清空；同时通知STM32芯片取数据，FPGA芯片继续对B区数据进行预处理，STM32芯片通过双向的FSMC接口取出DDR预处理缓冲区中对应A区预处理得到的点数据。

6.根据权利要求4或5所述的处理方法，其特征在于，所述预处理主要包括一维FFT、二维FFT、三维FFT、MIMO和波束合成。

7.根据权利要求4或5所述的处理方法，其特征在于，在步骤3）中，STM32芯片的ARM模块对目标点进行的处理包括滤波、聚类和跟踪。

8.根据权利要求4或5所述的处理方法，其特征在于，在步骤3）中，目标轨迹点通过STM32芯片集成的通信接口输送至外部终端。

Images