CN111443336B - 一种降低fmcw雷达系统数据传输吞吐量的方法 - Google Patents

Abstract

本发明公开一种降低FMCW雷达系统数据传输吞吐量的方法，根据雷达系统探测范围内的目标，在预设较小的时间窗间隔内，其变化距离有限，存在空间局域性的特征，对应到距离维FFT，即1^st FFT，即在频谱上对应目标频率值具有不变性。根据所关注的各物体目标在1^st FFT分布情况，进行各频谱子带数字下变频处理，即先对ADC输出进行数字域NCO搬移，其次是抗混叠滤波处理，然后是相应的倍数抽取输出，从而达到降低整个雷达系统数据传输吞吐量的效果。

Description

一种降低FMCW雷达系统数据传输吞吐量的方法

技术领域

本发明涉及FMCW雷达系统信号处理领域，具体涉及一种降低FMCW雷达系统数据传输吞吐量的方法。

背景技术

线性调频连续波（LinearFrequency Modulated Continuous Wave，以下简称FMCW）是一种通过对连续波进行线性频率调制来获得距离、速度及角度等信息的雷达体制。其具有环境适应性好、高接收灵敏度、低发射功率、结构简单等优点，近年来在军事和民用领域成为一大研究热点，尤其是在自动驾驶、智能机器人等场景更是得到了广泛的应用。其中智能机器人主要应用于探测低速移动目标的场合，例如酒店、医院、智慧园区导引服务机器人，快递投送机器人等。为了实现高精度地区分不同目标以及目标的轮廓，在提高模数转换器（Analog-to-Digital Converter，以下简称ADC）采样率的同时，往往还会采用增加多进多出（Multiple-Input Multiple-Output，以下简称MIMO）收发天线阵列规模。但由此也带来了整个雷达系统的数据传输吞吐量的急剧增加，从而要求更高带宽传输速率的接口支持、更大的数据存储空间、更多的数字信号处理计算任务以及随之而增加的成本和功耗。

申请号为CN201710956700提及的多通道技术以及步进频率技术都是在模拟域进行处理，降低ADC采样率，以减少雷达系统的数据吞吐量，实现了简化雷达系统、降低成本的目的。但是，近年来随着集成电路领域ADC技术迅猛发展，高精度高采样率的ADC变得相对容易实现。此外，单纯地降低ADC采样率会造成雷达系统信噪比、探测距离等各方面性能的下降。

CN201911404613提及了多路雷达射频信号数字化接收机数据吞吐量大、运算速度高的背景，并采用FPGA来取代DSP以获得更高的性能，但并没有在如何降低雷达系统中数据吞吐量方面提供解决方法。

因此，如何在提升FMCW雷达系统性能的同时，降低数据传输吞吐量，正成为一项关键技术，将有助于减轻雷达系统高速传输接口需求、减少数据存储空间占用、释放数字信号处理计算量、提升雷达系统处理实时性、以及降低相应的成本和功耗。

发明内容

针对现有技术的不足，本发明提出一种降低FMCW雷达系统数据传输吞吐量的方法，针对高分辨率的低速运动目标探测的场景下，持续增加的MIMO收发阵列规模导致整个雷达系统数据吞吐量的急剧增加的技术难题，充分利用预设较小的时间窗间隔内，探测目标在距离维频谱上存在稳定不变的特点，通过数字下变频技术来减少数据吞吐量，从而实现减轻雷达系统高速传输接口需求、减少数据存储空间占用、释放数字信号处理计算量、提升雷达系统处理实时性、以及降低相应的成本和功耗的效果。

本发明的目的通过如下的技术方案来实现：

一种降低FMCW雷达系统数据传输吞吐量的方法，其特征在于，所述的FMCW雷达系统由发射端Tx₀、Tx₁、Tx₂、...、Tx _n-1和接收端Rx₀、Rx₁、Rx₂、...、Rx_m-1组成，所有的发射端和接收端形成n×m的虚拟天线阵列；所述的发射端Tx₀、Tx₁、Tx₂、...、Tx _n-1串行工作，接收端Rx₀、Rx₁、Rx₂、...、Rx_m-1并行工作；

在预设时间窗口内，执行如下步骤：

S1：FMCW雷达系统发射端Tx₀首先发出第一次chirp，FMCW雷达系统接收端Rx₀根据预先设置好的采样率进行工作并输出样点数据，其余接收端Rx₁、Rx₂、...、Rx_m-1虽然工作，但整个FMCW雷达系统不传输Rx₁、Rx₂、...、Rx_m-1样点数据；其中预设时间窗口由两部分组成，

（1）Tx₀的发射第一次chirp，用于目标信息探测；

（2）后续多个整轮的Tx₀，Tx₁，...，Tx_n-1的chirp；

S2：对接收端Rx₀的样点数据直接进行1^st FFT处理，得到一维距离FFT，即探测目标在频谱上的分布情况，根据多个目标在频谱上的中心频点计算出NCO的频率值，根据多个目标的频谱子带带宽决定抽取倍数值D；

S3：根据S2得到的探测目标在频谱上的分布情况，在接下来n次的chirp时间内，发射端按顺序Tx₀、Tx₁、Tx₂、...、Tx _n-1串行工作，每个发射端相对应的Rx接收端分别在数字域进行频谱子带下变频处理；

S4：经S3处理后的各接收端输出样点数据统一汇聚并传输给下游芯片或模块，进行信号预处理，即1^st FFT处理得出距离维信息；

S5：重复步骤S3~S4，执行多轮的循环操作；

S6：对应S2探测到的目标，在S4中1^st FFT处理得到的距离维信息基础上，分别进行2^nd FFT计算得到距离-速度二维信息、3^rd FFT计算得到各目标角度维信息；

S7：根据S2得到的NCO的频率值和抽取倍数值D，将S6得到结果进行还原，输出点云信息。

进一步地，所述的S3中的每个发射端相对应的Rx接收端在数字域进行频谱子带下变频处理的具体流程如下：

（1）根据所述的NCO的频率值进行数字域频谱搬移；

（2）抗混叠数字滤波处理；

（3）抗混叠滤波处理的数据输出执行倍数抽取。

本发明的有益效果如下：

本发明通过分析FMCW雷达系统探测范围内的目标，在预设较小的时间窗间隔内，其变化距离有限，存在空间局域性的特点，反映到频域中，即探测目标在距离维FFT频谱分布具有不变性；在预设时间窗内的第一次chirp，只对Rx₀的样点数据直接进行传输和1^stFFT处理，在获得探测目标分布的同时可以降低该时间段的数据吞吐量；在预设时间窗内接下来剩余的n次chirp，根据第一次chirp获得的频谱分布图，对所有Rx接收通道进行各频谱子带数字下变频处理，可以降低该时间段的数据吞吐需求；通过上述处理，在保证原有性能的情况下，可以降低高速传输接口需求，释放后续雷达信号处理计算量，减少数据存储空间占用，同时可以提升系统实时性，降低整体成本和功耗。

附图说明

图1为12Tx*16Rx的FMCW雷达系统硬件框图；

图2为3Tx*4Rx的等效虚拟天线阵列图；

图3为预设时间窗口内的chirp发射图。

图4为探测目标分布在一个子频带频谱图；

图5为探测目标分布在两个子频带频谱图；

图6为角度维FFT处理示意图；

具体实施方式

下面根据附图和优选实施例详细描述本发明，本发明的目的和效果将变得更加明白，应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

本发明的方法根据雷达系统探测范围内的目标，在预设较小的时间窗间隔内，其变化距离有限，存在空间局域性的特征，对应到距离维FFT（也称1^st FFT），即在频谱上对应的频率值具有不变性。根据所关注的各物体目标在1^st FFT分布情况，可以进行各频谱子带数字下变频处理，即先对ADC输出进行数字域NCO搬移，其次是抗混叠滤波处理，然后是相应的倍数抽取输出，从而达到降低整个雷达系统数据传输吞吐量的目的。

首先给出技术术语解释：

（1）FMCW：Frequency Modulated Continuous Wave 跳频连续波

（2）ADC：Analog-to-Digital Converter 模数转换器

（3）Chirp：啁啾，扫频信号

（4）SRIO：Serial RapidIO，串行高速IO

（5）NCO：Numerically Controlled Oscillator 数字控制振荡器

（6）FFT：Fast Fourier Transform 快速傅利叶变换

（7）MIMO：Multiple-Input Multiple-Output 多进多出

（8）DDC：Digital Down Converter 数字下变频

如图1所示，为本发明12Tx*16Rx的FMCW雷达系统硬件框图。在该系统中，采用4颗AWR1243芯片级联，其中AWR1243#0芯片作为主芯片，其余3颗AWR1243芯片作为从芯片，每颗芯片具有3路发送天线分别是Tx₀、Tx₁、Tx₂，4路接收天线分别是Rx₀、Rx₁、Rx₂、Rx₃，每颗AWR1243芯片通过LVDS接口总线与FPGA进行相连接，用来传输ADC转换后数字信号，ADC输出位数为16-bit，复数采样包含I和Q，SPI总线是读写寄存器接口，通过FPGA完成对AWR1243的参数配置和读取；FPGA选择Xilinx的XC7K325T，主要完成如下4项功能，SPI接口模块用于实现对4颗AWR1243芯片的寄存器读写访问，LVDS接口模块用于实现对AWR1243的数据接收处理，16路DDC数字下变频处理，SRIO模块完成高速数字接口协议的实现，实现发送方向数据组帧功能，以及实现接收方向数据解帧功能，4对高速串行总线差分接口与TMS320C6678相连接，完成雷达系统业务和控制状态信息的传输；TMS320C6678同理完成对端的SRIO模块功能，即完成高速数字接口协议的实现，实现发送方向数据组帧功能，以及实现接收方向数据解帧功能，此外完成1^st FFT、2^ndFFT、3^rdFFT数字信号处理，即分别为距离维FFT、距离-速度维FFT和角度维FFT，DDR Controller以及系统板上的4颗DDR Device用于完成3个阶段FFT计算所需的数据存储。

FMCW雷达虚拟接收天线阵列示意图如图2所示，这里以3Tx*4Rx来实现12路虚拟接收天线阵列进行阐述。对于图1的12Tx*16Rx配置，可以实现192路虚拟接收天线的效果，实现0.6度的水平角度分辨率性能。

设置AWR1243的参数如下，设置扫频斜率60MHz/us，扫频持续时间25us，持续带宽1.5GHz，各扫频chirp之间idle time为5us，采样率为20.48MSPS，样点数为512，虚拟接收天线阵列n*m为12*16，最大探测距离超过50m，距离分辨率达10cm，角度分辨率2/192rad即0.6度，可以实现较远距离的两个近距离目标进行轮廓区分。但同时也导致了庞大的雷达数据吞吐量，在30us内需要完成16路512个样点的数据传输，每个样点均为16-bit的I/Q数据，即接口速率需要满足16*512*16*2bit/30us，加上8B10B编码的开销，至少需要11Gbps的传输带宽，这仅仅是有效数据载荷的带宽传输容量，尚未包括时钟同步、帧协议格式等，在具体实施过程中使用了4-lane 5Gbps共计20Gbps传输能力的SRIO来实现传输需求。进一步地，192路虚拟接收天线通道分别执行1^st FFT即距离维FFT，得到的频域结果再进行距离-速度维FFT，最后再进行角度维FFT计算处理，在执行完角度FFT之前，中间操作过程的计算结果需保存不能释放，这不仅对TMS320C6678的计算任务量提出了苛刻要求，同时对DDR数据存储空间也提出了挑战。

因此，采用本发明的降低FMCW雷达系统数据传输吞吐量的方法，将本发明的方法具体应用在上述的FMCW雷达系统，设置预设时间窗口为5790us，如图3所示，预设时间窗口由以下两部分组成：用于探测目标信息的第一次Tx₀ chirp共30us和16整轮的从Tx₀，Tx₁，...，Tx₁₁，每个发射chirp均是30us，所以5790us=30us+30*12*16us；在整个预设时间窗口执行如下步骤：

S1：执行第一次Tx₀发射端的扫频发射：

（1）第一次Tx₀发射端的chirp扫频时长25us加上5us的idle time共计30us；

（2）AWR1243#0芯片工作于主芯片模式，其余3颗芯片工作于从模式，AWR1243#0芯片的Tx₀发射端工作，发出第一次chirp，扫频带宽1.5GHz，扫频持续时间25us，idle时间5us；

（3）FPGA通过LVDS接口接收来自于AWR1243的ADC转换数据，但只对AWR1243#0芯片的Rx₀通道的数据进行组帧处理，用以后续的SRIO接口传输，Rx₀通道样点数为512个，I和Q分别为16-bit；其余15路Rx接收数据不参与SRIO组帧和传输；由于只有一路接收数据参与传输，数据吞吐量降低，所需传输带宽不到原有20Gbps的1/10，例如1-lane的2.5Gbps即能满足要求；

（4）FPGA通过SRIO高速串行接口将组帧后的数据发往TMS320C6678，TMS320C6678完成数据正确接收并通过DDR Controller暂存到系统板上的DDR Device。

S2：TMS320C6678获得512样点的时域信号进行距离维FFT的计算，获取关注的探测目标在频域上的分布情况；由于只计算一路接收通道FFT，计算量减轻，可以做到实时在线处理；根据多个目标在频谱上的中心频点计算出NCO的频率值，根据多个目标的频谱子带带宽决定抽取倍数值D，具体如下：

（1）AWR1243#0芯片的Tx₀发射扫频信号，扫频带宽1.5GHz，扫频持续时间25us，idle时间5us；

（2）FPGA通过LVDS接口接收来自于AWR1243的ADC转换数据；

（3）TMS320C6678获得512样点的时域信号进行距离维FFT的计算；

（4）根据该中心频点得出NCO的频率值，在本实施例中目标频谱图如图4所示，NCO的频率值可以简化为cosine=（1,0,-1,0），sine=（0,-1,0,1）来代替；D=8。

S3：根据S2得到的探测目标在频谱上的分布情况，在接下来的12次chirp扫频，从发射端Tx₀、Tx₁、Tx₂、...、Tx₁₁轮流发射工作共计360us；

对16路的Rx接收数据在数字域进行数字下变频的处理，具体步骤如下：

（1）根据所述的NCO的频率值进行数字域-Fs/4频谱搬移，即接收的I/Q数据与cosine=（1,0,-1,0），sine=（0,1,0,-1）进行复数乘法处理；

（2）执行截止频率为Fs/16的抗混叠滤波处理；

（3）抗混叠滤波处理的数据输出执行D=8的倍数抽取。

上述（1）~（3）操作在FPGA中的DDC模块完成。

进一步地，若探测目标的频谱图分布如图5所示，则相应地子带1按-NCO1进行数字域搬移、执行截止频率为Fs/32的抗混叠滤波处理、滤波输出D=16的倍数抽取；子带2按-NCO2进行数字域搬移、执行截止频率为Fs/32的抗混叠滤波处理、滤波输出D=16的倍数抽取；192路的虚拟天线阵列平均分为两段，前半部分表示子带1，后半部分表示子带2。

12次chirp扫频按照AWR1243#0的Tx₀、Tx₁、Tx₂，AWR1243#1的Tx₀、Tx₁、Tx₂，AWR1243#2的Tx₀、Tx₁、Tx₂，AWR1243#3的Tx₀、Tx₁、Tx₂顺序执行。

S4：继续以目标频谱图4为例进行阐述，经过8倍抽取，原有的512个样点变为64个样点，原有4-lane 5Gbps共计20Gbps传输能力的SRIO需求，只需一条2.5Gbps的SRIO即可，在图1中，只使用了TXP0/TXN0和RXP0/RXN0的差分对；TMS320C6678对接收到的16路Rx分别进行距离维FFT计算，由于样点数从512变为64，N点复数FFT的计算量显著下降，实时性得到提升；

S5：完成第一整轮的12次chirp发射后，再进行下一整轮循环，重复步骤S3~S4操作；

S6：对应探测目标分别进行距离-速度维FFT运算和角度维FFT运算，例如图6所示的6个探测目标，分别进行如图6所示的计算处理；距离-速度维FFT是基于距离维FFT计算结果上的处理，角度维FFT运算又是基于距离-速度维FFT的计算处理，所以距离维FFT计算结果需要一直保存到距离-速度维FFT计算完毕才能释放，对中间结果暂存提出了更多的要求，经过本发明的实施例的8倍抽取，存储空间可以降为原有的1/8；

S7：根据S2设置的NCO值为-Fs/4，抽取倍数D=8，将子频带信息在原始频谱图上进行还原，进一步地输出点云信息。

Claims (2)

1.一种降低FMCW雷达系统数据传输吞吐量的方法，其特征在于，所述的FMCW雷达系统由发射端Tx₀、Tx₁、Tx₂、...、Tx _n-1和接收端Rx₀、Rx₁、Rx₂、...、Rx_m-1组成，所有的发射端和接收端形成n×m的虚拟天线阵列；所述的发射端Tx₀、Tx₁、Tx₂、...、Tx _n-1串行工作，接收端Rx₀、Rx₁、Rx₂、...、Rx_m-1并行工作；

在预设时间窗口内，执行如下步骤：

S1：FMCW雷达系统发射端Tx₀首先发出第一次chirp，FMCW雷达系统接收端Rx₀根据预先设置好的采样率进行工作并输出样点数据，其余接收端Rx₁、Rx₂、...、Rx_m-1虽然工作，但整个FMCW雷达系统不传输Rx₁、Rx₂、...、Rx_m-1样点数据；其中预设时间窗口由两部分组成：

（1）Tx₀的发射第一次chirp，用于目标信息探测；

（2）后续多个整轮的Tx₀，Tx₁，...，Tx_n-1的chirp；

S2：对接收端Rx₀的样点数据直接进行1^st FFT处理，得到一维距离FFT，即探测目标在频谱上的分布情况，根据多个目标在频谱上的中心频点计算出NCO的频率值，根据多个目标的频谱子带带宽决定抽取倍数值D；

S3：根据S2得到的探测目标在频谱上的分布情况，在接下来n次的chirp时间内，发射端按顺序Tx₀、Tx₁、Tx₂、...、Tx _n-1串行工作，每个发射端相对应的Rx接收端分别在数字域进行频谱子带下变频处理；

S4：经S3处理后的各接收端输出样点数据统一汇聚并传输给下游芯片或模块，进行信号预处理，即1^st FFT处理得出距离维信息；

S5：重复步骤S3~S4，执行多轮的循环操作；

S6：对应S2探测到的目标，在S4中1^st FFT处理得到的距离维信息基础上，分别进行2^ndFFT计算得到距离-速度二维信息、3^rd FFT计算得到各目标角度维信息；

S7：根据S2得到的NCO的频率值和抽取倍数值D，将S6得到结果进行还原，输出点云信息。

2.根据权利要求1所述的降低FMCW雷达系统数据传输吞吐量的方法，其特征在于，所述的S3中的每个发射端相对应的Rx接收端在数字域进行频谱子带下变频处理的具体流程如下：

（1）根据所述的NCO的频率值进行数字域频谱搬移；

（2）抗混叠数字滤波处理；

（3）抗混叠滤波处理的数据输出执行倍数抽取。

Images