CN112711558B - Lpc总线的串行中断系统、方法、介质 - Google Patents

Lpc总线的串行中断系统、方法、介质 Download PDF

Info

Publication number
CN112711558B
CN112711558B CN202110053101.5A CN202110053101A CN112711558B CN 112711558 B CN112711558 B CN 112711558B CN 202110053101 A CN202110053101 A CN 202110053101A CN 112711558 B CN112711558 B CN 112711558B
Authority
CN
China
Prior art keywords
host
peripheral
signal
interrupt
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110053101.5A
Other languages
English (en)
Other versions
CN112711558A (zh
Inventor
陈才
刘付东
范里政
赵肖凡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Phytium Technology Co Ltd
Original Assignee
Phytium Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Phytium Technology Co Ltd filed Critical Phytium Technology Co Ltd
Priority to CN202110053101.5A priority Critical patent/CN112711558B/zh
Publication of CN112711558A publication Critical patent/CN112711558A/zh
Priority to US17/575,340 priority patent/US20220229793A1/en
Priority to EP22151504.2A priority patent/EP4040301A3/en
Application granted granted Critical
Publication of CN112711558B publication Critical patent/CN112711558B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4072—Drivers or receivers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
    • H03K19/01728—Modifications for accelerating switching in field-effect transistor circuits in synchronous circuits, i.e. by using clock signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/1778—Structural details for adapting physical parameters
    • H03K19/17784—Structural details for adapting physical parameters for supply voltage

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Computing Systems (AREA)
  • Logic Circuits (AREA)
  • Bus Control (AREA)

Abstract

提供低管脚数(Low pin count，LPC)总线的串行中断系统、方法、软件产品、介质。系统包括：中断方向信号产生器，被配置为根据当前主机是否向外设发出第一中断信号来确定当前的中断方向信号；电平转换器，被配置为根据当前的中断方向信号，对主机和外设之间传送的信号的电平进行转换。如此，不需要复杂电路设计，即可快速且高效地根据当前的中断方向信号，对主机和外设之间传送的信号的电平进行转换。

Description

LPC总线的串行中断系统、方法、介质
技术领域
本申请涉及总线中断领域，且涉及低管脚数(Low pin count，LPC)总线的串行中断系统、方法、软件产品、介质。
背景技术
LPC总线是基于Intel标准的33MHz 4比特并行总线协议，用于代替以前的工业标准体系结构(Industry Standard Architecture，ISA)总线协议。
LPC的中断类型可以分为两个大的类型，分别为串行中断请求(Serial Interruptrequest,SerIRQ)中断还有直接存储器存取(Direct Memory Access，DMA)中断。SerIRQ中断之后可简称串行中断，与常见的电平中断不同。常见的电平中断将对应的输入输出(Input/output,I/O)接口的电平拉高或拉低就能实现中断的上报，而串行中断的SerIRQ信号的整个结构包括起始帧、中断位、结束帧。DMA中断经过的硬件通道与串行中断的不一样，DMA中断通过低管脚数总线直接存储器存取请求(Low pincount bus DMA request，LDRQ)信号线向CPU的LPC控制器提交中断请求。外部设备(简称外设)通过SerIRQ信号或LDRQ信号线来向主机(host)的中央处理单元(CPU)发出中断请求。CPU接收中断请求后，执行相应的中断处理操作。
因此，在外设和主机之间需要进行信号的交流。
发明内容
为至少解决背景技术中描述的问题，根据本发明的一个方面，提供一种LPC总线的串行中断系统，包括：中断方向信号产生器，被配置为根据当前主机是否向外设发出第一中断信号来确定当前的中断方向信号；电平转换器，被配置为根据当前的中断方向信号，对主机和外设之间传送的信号的电平进行转换。
根据本发明的另一个方面，提供一种LPC总线的串行中断方法，包括：根据当前主机是否向外设发出第一中断信号来确定当前的中断方向信号；根据当前的中断方向信号，对主机和外设之间传送的信号的电平进行转换。
根据本发明的另一个方面，提供一种LPC总线的串行中断软件产品，包括一个或多个计算机可执行指令，其中一个或多个计算机可执行指令被处理器运行时执行如本申请公开的LPC总线的串行中断方法。
根据本发明的另一个方面，提供一种计算机存储介质，存储了一种LPC总线的串行中断软件产品，包括一个或多个计算机可执行指令，其中一个或多个计算机可执行指令被处理器运行时执行如本申请公开的LPC总线的串行中断方法。
如此，不需要复杂电路设计，即可快速且高效地根据当前的中断方向信号，对主机和外设之间传送的信号的电平进行转换。
附图说明
图1示出了LPC串行中断的静态模式的中断信号的波形。
图2示出了LPC串行中断的连续模式的中断信号的波形。
图3示出了根据本发明的实施例的一种LPC总线的串行中断系统的框图。
图4A示出了连续模式下的SerIRQ中断线与SerIRQ_dir中断方向信号线的时序图。
图4B示出了在静态模式下的SerIRQ中断线与SerIRQ_dir中断方向信号线的时序图。
图5A示出了根据本发明的一个实施例的电平转换器(或称为第一电平转换器)的内部电路图。
图5B示出了根据本发明的另一实施例的电平转换器(或称为第二电平转换器)的内部电路图。
图6示出了根据本发明的实施例的LPC总线的串行中断方法的流程图。
图7示出了根据本发明的实施例的LPC总线的串行中断方法中的确定当前的中断方向信号的步骤的具体实例流程图。
图8示出了根据本发明的实施例的LPC总线的串行中断方法中的进行电平转换的步骤的具体实例流程图。
图9示出了适于用来实现本发明实施方式的示例性计算机系统的框图。
具体实施方式
现在将详细参照本发明的具体实施例，在附图中例示了本发明的例子。尽管将结合具体实施例描述本发明，但将理解，不是想要将本发明限于描述的实施例。相反，想要覆盖由所附权利要求限定的在本发明的精神和范围内包括的变更、修改和等价物。应注意，这里描述的方法步骤都可以由任何功能块或功能布置来实现，且任何功能块或功能布置可被实现为物理实体或逻辑实体、或者两者的组合。
在LPC串行中断中，存在2个模式：静态模式和连续模式。
静态模式的中断信号的波形可以参考图1。图1示出了LPC串行中断的静态模式的中断信号的波形。当LPC的中断处于静态模式时，总线上没有中断信号的时候，中断线为高。当每次外设需要向CPU上报中断的时候，一次性将CPU发出的起始帧、外设发出的中断位、CPU发出的结束帧发送到SerIRQ中断线上。
连续模式的中断信号的波形可以参考图2。图2示出了LPC串行中断的连续模式的中断信号的波形。当LPC的中断处于连续模式时，无论外设是否有中断上报，CPU都会一直向外设发出起始帧及结束帧。当外设需要向CPU上报中断时，需要检测其起始帧的位置，并在处于对应于外设自己的中断号的位置处，将对应的节拍的SerIRQ中断线的电平拉低，并向CPU发送该拉低的电平信号。当CPU发出结束帧时，本次中断就会被上报到CPU的通用中断控制器(general interrupt controller，GIC)模块。CPU的通用中断控制器(generalinterrupt controller，GIC)模块则进行中断处理。
因此，在外设和主机之间需要进行多次的信号的交流。
由于CPU通常工艺先进，所需的工作电压低，例如1.8V，可以降低CPU的功耗。而外设因为芯片和晶体管不多而通常做的小，工艺不够高，导致外设的工作电压高，例如3.3V。而当两者相互发信号进行交互时，如果不进行电平转换，则高电压的信号可能会输入到低电压工作的硬件中烧坏低电压的硬件，而反过来，低电压硬件输出的高电平信号被输入到高电压的硬件中可能被误判为低电平信号，因此需要对两者发出的信号进行电平转换，以使得接收方能适应该转换后的电平。现有技术中，通常采用专门且复杂的电平转换模块，通过与基准电压比较的方式来转换电平，都需要硬件成本和时间成本，而且还存在误判的概率。
图3示出了根据本发明的实施例的一种LPC总线的串行中断系统的框图。
LPC总线的串行中断系统300包括：中断方向信号产生器301，被配置为根据当前主机304是否向外设305发出第一中断信号来确定当前的中断方向信号SerIRQ_dir；电平转换器303，被配置为根据当前的中断方向信号SerIRQ_dir，对主机304和外设305之间传送的信号的电平进行转换。
在一个实施例中，中断方向信号产生器301被配置为通过如下步骤来根据当前主机304是否向外设305发出第一中断信号来确定当前的中断方向信号SerIRQ_dir：在当前主机304向外设305发出第一中断信号的情况下，确定当前的中断方向信号SerIRQ_dir为从主机304到外设305，并产生指示方向为从主机304到外设305的第一信号，例如比特值1，表示从主机输出。在当前主机304不向外设305发出第一中断信号的情况下，确定当前的中断方向信号SerIRQ_dir为从外设305到主机304，并产生指示方向为从外设305到主机304的第二信号，例如比特值0，表示向主机输入。当然，比特值0和1只是示例，在实际中，也可以采用其他值。在此，以主机作为输入和输出的参照物，是因为主机作为发出信号和接收信号的主体，可以知道自己是发出信号还是接收信号。
如此，不需要复杂电路设计，即可快速且高效地根据当前的中断方向信号，对主机和外设之间传送的信号的电平进行转换。
图4A示出了连续模式下的SerIRQ中断线与SerIRQ_dir中断方向信号线的时序图。图4B示出了在静态模式下的SerIRQ中断线与SerIRQ_dir中断方向信号线的时序图。
在一个实施例中，第一中断信号包括中断开始信号和中断结束信号之一。在连续模式下，第一中断信号包括中断开始信号和中断结束信号两者。中断开始信号是例如如图1或图2所示的起始帧，通常占据4个时钟周期，用来表示中断信号的开始。在该开始帧的4个时钟周期中，SerIRQ中断线的电平被拉低，且中断结束信号是例如如图1或图2所示的结束帧，通常占据3个时钟周期，表示中断信号的结束。在该结束帧的3个时钟周期中，SerIRQ中断线的电平被拉低。在静态模式下，第一中断信号包括仅中断结束信号，因为在静态模式下，起始帧不是主机发出的，而是外设发出的。
以连续模式为例，也就是说，中断方向信号产生器301可以在当前主机304向外设305发出起始帧或结束帧的情况下，确定当前的中断方向信号SerIRQ_dir为从主机304到外设305，并产生指示方向为从主机304到外设305的第一信号。在当前主机304不向外设305发出第一中断信号的情况下，确定当前的中断方向信号SerIRQ_dir为从外设305到主机304，并产生指示方向为从外设305到主机304的第二信号。在此，可替换地，主机也可以主动向中断信号产生器301报告其当前是向外发信号还是不向外发信号，以便中断方向信号产生器301发出中断方向信号SerIRQ_dir。
在一个实施例中，中断方向信号产生器301被配置为：在当前主机304不向外设305发出第一中断信号的情况下，确定当前外设305向主机304发出第二中断信号，从而确定当前的中断方向信号SerIRQ_dir为从外设305到主机304，并产生指示方向为从外设305到主机304的第二信号。
在一个实施例中，在连续模式下，第二中断信号包括外设中断标识信号。外设中断标识信号是例如如图1或2所示的除了起始帧和结束帧以外的包括中断位的部分，例如占据n个时钟周期，n是正整数且与LPC总线连接的外设的数量相关联。在第x+1个外设请求中断的情况下，第x+1个时钟周期处的SerIRQ中断线的电平被拉低，即产生中断位，x是正整数。在后面的y个时钟周期中，没有电平被拉低，说明没有其他外设请求中断，y是正整数。也就是说，一个中断位对应于一个外设的中断请求。且中断位在外设中断标识信号中的位置表示了哪个外设发出了中断请求。如图1或2所示，x+1+y＝n。在静态模式下，第二中断信号包括外设中断标识信号和中断开始信号，如前阐述，在静态模式下，起始帧不是主机发出的，而是外设发出的。
因为以主机作为输入和输出的参照物，因此主机不发出信号就表示外设可能在此时发出信号，因此在当前主机304不向外设305发出第一中断信号的情况下，能够确定当前外设305向主机304发出第二中断信号。
在一个实施例中，系统300还包括中断方向信号寄存器302，被配置为寄存当前产生的第一信号或第二信号。电平转换器303被配置为通过如下步骤来根据当前的中断方向信号SerIRQ_dir，对主机304和外设305之间传送的信号的电平进行转换：从中断方向信号寄存器302中提取信号；如果从中断方向信号寄存器302中提取的信号为第一信号，则将主机304传送的信号的电平从主机304适应的电平改变为外设305适应的电平；如果从中断方向信号寄存器302中提取的信号为第二信号，则将外设305传送的信号的电平从外设305适应的电平改变为主机304适应的电平。
其中，下表1示出了在该系统中的主要信号的说明：
表1
在一个实施例中，电平转换器303被实现在复杂可编程逻辑器件(CPLD)或现场可编程门阵列(FPGA)器件中。
图5A示出了根据本发明的一个实施例的电平转换器303(或称为第一电平转换器)的内部电路图。
电平转换器303包括与主机连接的主机连接端A 501和与外设连接的外设连接端B502。
电平转换器303还包括主机电源VCCA503和外设电源VCCB 504。在此，例如主机电源VCCA＝1.6V，外设电源VCCB＝3.3V。
电平转换器303还包括第一反相器505，第一反相器505的第一输入端连接到主机连接端A 501，且第一反相器505的第二输入端接收中断方向信号。中断方向信号为1可以表示当前信号是从主机发送到外设的，此时中断方向信号为高电平(例如，为1.6V)，以使能该第一反相器505。中断方向信号为0可以表示当前信号是从外设发送到主机的，此时中断方向信号为低电平(例如，为0V)，以禁用该第一反相器505。当然，在此中断方向信号的电平以及使能或禁用该第一反相器的方案可以根据具体实施而具体设置，在此不作为限制。
电平转换器303还包括第一PMOS晶体管P1 506，第一PMOS晶体管P1 506的漏极连接到外设电源504，第一PMOS晶体管P1 506的源极连接到外设连接端B 502以及第一NMOS晶体管N1 507的漏极，第一PMOS晶体管P1 506的栅极连接到第一反相器505的输出端。
电平转换器303还包括第一NMOS晶体管N1 507，第一NMOS晶体管N1 507的源极接地，且第一NMOS晶体管N1 507的栅极连接到第一反相器505的输出端。
该第一PMOS晶体管P1 506和第一NMOS晶体管N1 507也组成一个反相器。
第一反相器505、第一PMOS晶体管P1 506、第一NMOS晶体管N1 507负责根据中断方向信号来将主机连接端A 501接收的来自主机的信号的电平升高到外设适应的电平。
具体地，当中断方向信号为1时，表示当前信号是从主机发送到外设的，此时中断方向信号为高电平(例如，为1.6V)，以使能该第一反相器505，则第一反相器505的输出端输出低电平(例如0V)，从而第一NMOS晶体管N1507截止，第一PMOS晶体管P1 506导通，从而从外设连接端B 502输出到外设的电压变为外设电源的电平VCCB，即3.3V。另一方面，当中断方向信号为0时，表示当前信号是从外设发送到主机的，此时中断方向信号为低电平(例如，为0V)，以禁用该第一反相器505。
电平转换器303还包括第二反相器508，第二反相器508的第一输入端连接到外设连接端B 502，且第二反相器508的第二输入端接收中断方向信号。中断方向信号为1可以表示当前信号是从主机发送到外设的，此时中断方向信号为高电平(例如，为1.6V)，以禁用该第二反相器508。中断方向信号为0可以表示当前信号是从外设发送到主机的，此时中断方向信号为低电平(例如，为0V)，以使能该第二反相器508。
电平转换器303还包括第二PMOS晶体管P2 509，第二PMOS晶体管P2 509的漏极连接到主机电源503，第二PMOS晶体管P2 509的源极连接到主机连接端A 501以及第二NMOS晶体管N2 510的漏极，第二PMOS晶体管P2 509的栅极连接到第二反相器508的输出端。
电平转换器303还包括第二NMOS晶体管N2 510，第二NMOS晶体管N2 510的源极接地，且第二NMOS晶体管N2 510的栅极连接到第二反相器508的输出端。
该第二PMOS晶体管P2 509和第二NMOS晶体管N2 510也组成一个反相器。
第二反相器508、第二PMOS晶体管P2 509和第二NMOS晶体管N2 510负责根据中断方向信号来将外设连接端B 502接收的来自外设的信号的电平降低到主机适应的电平。
具体地，当中断方向信号为1时，表示当前信号是从主机发送到外设的，此时中断方向信号为高电平(例如，为1.6V)，以禁用该第二反相器508。另一方面，当中断方向信号为0时，表示当前信号是从外设发送到主机的，此时中断方向信号为低电平(例如，为0V)，以使能该第二反相器508，则该第二反相器508的输出端输出低电平(例如0V)，从而第二NMOS晶体管N2510截止，第二PMOS晶体管P2 509导通，从而从主机连接端A 501输出到主机的电压变为主机电源的电平VCCA，即1.6V。
另外，系统300还可以包括电阻R1，其一端连接在主机电源VCCA 503，其另一端分别连接到主机连接端A 501、第一反相器505的第一输入端和第二PMOS晶体管P2 509的源极以及第二NMOS晶体管N2 510的漏极。系统300还可以包括电阻R2，其一端连接在外设电源VCCB504，其另一端分别连接到外设连接端B 502、第二反相器508的第一输入端和第一PMOS晶体管P1 506的源极以及第一NMOS晶体管N1 507的漏极。
如此，根据如图5A所示的电平转换器303可以根据中断方向信号来在主机和外设之间转换电平。
在一个实施例中，系统300还可以包括：中断屏蔽寄存器(未示出)，被配置为寄存中断屏蔽位，中断屏蔽位是预定比特时，用于屏蔽从外设305向主机304的第二中断信号。即，即使外设305向主机304发送中断请求，主机304也不进行中断操作。
图5B示出了根据本发明的另一实施例的电平转换器303’(或称为第二电平转换器)的内部电路图。
电平转换器303’包括与主机连接的主机连接端A 501’和与外设连接的外设连接端B 502’。主机连接端A和外设连接端B也接收来自中断方向信号产生器301或中断方向信号寄存器302的中断方向信号，以得知当前的信号方向。
电平转换器303’还包括主机电源VCCA503’和外设电源VCCB 504’。在此，例如主机电源VCCA＝1.6V，外设电源VCCB＝3.3V。
电平转换器303’还包括第一转换器T1 505’，第一转换器T1 505’的输入端连接到外设连接端B 502’，且第一转换器T1 505’的输出端连接到第一单触发加速器OS1 506’和第二单触发加速器OS2 507’的输入端。
电平转换器303’还包括第一PMOS晶体管P1 508’，第一PMOS晶体管P1 508’的漏极连接到主机电源503’，第一PMOS晶体管P1 508’的源极连接到主机连接端A 501’以及第一NMOS晶体管N1 509’的漏极，第一PMOS晶体管P1 508’的栅极连接到第一单触发加速器OS1506’的输出端。
电平转换器303’还包括第一NMOS晶体管N1 509’，第一NMOS晶体管N1 509’的源极接地，且第一NMOS晶体管N1 509’的栅极连接到第二单触发加速器OS2 507’的输出端。
电平转换器303’还包括第二转换器T2 510’，第二转换器T2 510’的输入端连接到主机连接端A 501’，且第二转换器T2 510’的输出端连接到第三单触发加速器OS3 511’和第四单触发加速器OS4 512’的输入端。
电平转换器303’还包括第二PMOS晶体管P2 513’，第二PMOS晶体管P2 513’的漏极连接到外设电源504’，第二PMOS晶体管P2 513’的源极连接到外设连接端502’以及第二NMOS晶体管P2 513’的漏极，第二PMOS晶体管P2 513’的栅极连接到第三单触发加速器OS3511’的输出端。
电平转换器303’还包括第二NMOS晶体管N2 514’，第二NMOS晶体管N2 514’的源极接地，且第二NMOS晶体管N2 514’的栅极连接到第四单触发加速器OS4 512’的输出端。
当中断方向信号指示从主机连接端A 501’向外设连接端B 502’传输信号时，在上升沿期间，第三单触发电路OS3 511’短时间导通第二PMOS晶体管P2 513’，这减少了从低电平到高电平的转换时间。类似地，在下降沿期间，当从主机连接端A向外设连接端B传输信号传输数据时，第四单触发电路OS4 512’短时间导通第二NMOS晶体管N2 514’，这加速了从高电平到低电平的转换。B端口边缘速率加速器由单触发电路OS3和OS4组成。第二PMOS晶体管P2 513’和第二NMOS晶体管N2 514’用于当在端口上检测到相应的转换时，快速地将端口拉高或拉低。
当中断方向信号指示从外设连接端B 502’向主机连接端A 501’传输数据时，在上升沿期间，第一单触发电路OS1 506’开启第一PMOS晶体管P1 508’,可缩短从低电平到高电平的转换时间。类似地，在下降沿期间，当从外设连接端B 502’向主机连接端A 501传输数据时，第二单触发电路OS2 507’短时间导通第一NMOS晶体管N1 509’，这加速了从高电平到低电平的转换。由第一单触发加速器OS1 506’和第二单触发加速器OS2 507’、第一PMOS晶体管P1 508’和第一NMOS晶体管N1 509’形成主机连接端A 501’的边缘速率加速器，用于在外设连接端B 502’上检测到相应转换时，快速强制主机连接端A 501’的电平的升高或降低。由第三单触发加速器OS3 511’和第四单触发加速器OS4 512’、第二PMOS晶体管P2 513’和第二NMOS晶体管N2 514’形成外设连接端B 502’的边缘速率加速器，用于在主机连接端A501’上检测到相应转换时，快速强制外设连接端B 502’的电平的升高或降低。
另外，电平转换器303’还可以包括一些电阻，例如电阻RPUA、电阻RPUB、电阻R1和电阻R2，且还可以包括其他晶体管，其连接关系已在图5B中清楚地示出，在此不赘述。
如此，根据如图5B所示的电平转换器303’可以根据中断方向信号来在主机和外设之间转换电平。
注意，上述举例了2种电平转换器的电路结构实施例，但是本申请不限于此，能根据中断方向信号来进行电平转换的其他电路结构也可以被包括在本申请中。
图6示出了根据本发明的实施例的LPC总线的串行中断方法600的流程图。
如图6所示，LPC总线的串行中断方法600包括：步骤601，根据当前主机是否向外设发出第一中断信号来确定当前的中断方向信号；步骤602，根据当前的中断方向信号，对主机和外设之间传送的信号的电平进行转换。
图7示出了根据本发明的实施例的LPC总线的串行中断方法600中的步骤601的具体实例流程图。
如图7所示，步骤601包括：步骤6011，在当前主机向外设发出第一中断信号的情况下，确定当前的中断方向信号为从主机到外设，并产生指示方向为从主机到外设的第一信号；步骤6012，在当前主机不向外设发出第一中断信号的情况下，确定当前的中断方向信号为从外设到主机，并产生指示方向为从外设到主机的第二信号。
在一个实施例中，第一中断信号包括中断开始信号和中断结束信号之一。
在一个实施例中，步骤6012可以包括：在当前主机不向外设发出第一中断信号的情况下，确定当前外设向主机发出第二中断信号，从而确定当前的中断方向信号为从外设到主机，并产生指示方向为从外设到主机的第二信号。
在一个实施例中，第二中断信号包括外设中断标识信号。
图8示出了根据本发明的实施例的LPC总线的串行中断方法600中的步骤602的具体实例流程图。
在一个实施例中，方法600还可以包括：用中断方向信号寄存器寄存当前产生的第一信号或第二信号。步骤602包括：步骤6021，从中断方向信号寄存器中提取信号；步骤6022，如果提取的信号为第一信号，则将主机传送的信号的电平从主机适应的电平改变为外设适应的电平；步骤6023，如果提取的信号为第二信号，则将外设传送的信号的电平从外设适应的电平改变为主机适应的电平。
在一个实施例中，方法600还可以包括：在复杂可编程逻辑器件CPLD或现场可编程门阵列FPGA器件中实现根据当前的中断方向信号，对主机和外设之间传送的信号的电平进行转换。
在一个实施例中，可以通过第一电平转换器来根据当前的中断方向信号，对主机和外设之间传送的信号的电平进行转换。
第一电平转换器包括：与主机连接的主机连接端和与外设连接的外设连接端；主机电源和外设电源；第一反相器，其中，第一反相器的第一输入端连接到主机连接端，且第一反相器的第二输入端接收中断方向信号，其中，当中断方向信号表示当前信号是从主机发送到外设时，使能第一反相器，当中断方向信号表示当前信号是从外设发送到主机时，禁用第一反相器；第一PMOS晶体管，其中，第一PMOS晶体管的漏极连接到外设电源，第一PMOS晶体管的源极连接到外设连接端以及第一NMOS晶体管的漏极，第一PMOS晶体管的栅极连接到第一反相器的输出端；第一NMOS晶体管，其中，第一NMOS晶体管的源极接地，且第一NMOS晶体管的栅极连接到第一反相器的输出端。
在一个实施例中，根据当前的中断方向信号，对主机和外设之间传送的信号的电平进行转换还包括：当中断方向信号表示当前信号是从主机发送到外设时，使能第一反相器，则第一反相器的输出端输出低电平，从而第一NMOS晶体管截止，第一PMOS晶体管导通，从而从外设连接端输出到外设的电压变为外设电源的电平；而当中断方向信号表示当前信号是从外设发送到主机时，禁用第一反相器。
在一个实施例中，第一电平转换器还包括：第二反相器，其中，第二反相器的第一输入端连接到外设连接端，且第二反相器的第二输入端接收中断方向信号，当中断方向信号表示当前信号是从主机发送到外设时，禁用第二反相器，当中断方向信号表示当前信号是从外设发送到主机时，使能第二反相器；第二PMOS晶体管，其中，第二PMOS晶体管的漏极连接到主机电源，第二PMOS晶体管的源极连接到主机连接端以及第二NMOS晶体管的漏极，第二PMOS晶体管的栅极连接到第二反相器的输出端；第二NMOS晶体管，其中，第二NMOS晶体管的源极接地，且第二NMOS晶体管的栅极连接到第二反相器的输出端。
在一个实施例中，根据当前的中断方向信号，对主机和外设之间传送的信号的电平进行转换还包括：当中断方向信号表示当前信号是从主机发送到外设时，禁用第二反相器；而当中断方向信号表示当前信号是从外设发送到主机时，使能第二反相器，则第二反相器的输出端输出低电平，从而第二NMOS晶体管截止，第二PMOS晶体管导通，从而从主机连接端输出到主机的电压变为主机电源的电平。
在一个实施例中，通过第二电平转换器来根据当前的中断方向信号，对主机和外设之间传送的信号的电平进行转换。
第二电平转换器包括：与主机连接的主机连接端和与外设连接的外设连接端；主机电源和外设电源；第一转换器，第一转换器的第一输入端连接到外设连接端，第一转换器的第二输入端接收来自中断方向信号产生器的中断方向信号，且第一转换器的输出端连接到第一单触发加速器和第二单触发加速器的输入端；第一PMOS晶体管，第一PMOS晶体管的漏极连接到主机电源，第一PMOS晶体管的源极连接到主机连接端以及第一NMOS晶体管的漏极，第一PMOS晶体管的栅极连接到第一单触发加速器的输出端；第一NMOS晶体管，第一NMOS晶体管的源极接地，且第一NMOS晶体管的栅极连接到第二单触发加速器的输出端；第二转换器，第二转换器的输入端连接到主机连接端，第二转换器的第二输入端接收来自中断方向信号产生器的中断方向信号，且第二转换器的输出端连接到第三单触发加速器和第四单触发加速器的输入端；第二PMOS晶体管，第二PMOS晶体管的漏极连接到外设电源，第二PMOS晶体管的源极连接到外设连接端以及第二NMOS晶体管的漏极，第二PMOS晶体管的栅极连接到第三单触发加速器的输出端；第二NMOS晶体管，第二NMOS晶体管的源极接地，且第二NMOS晶体管的栅极连接到第四单触发加速器的输出端。
在一个实施例中，当中断方向信号指示从外设发送到主机时，在上升沿期间，第一单触发电路开启第一PMOS晶体管；在下降沿期间，当中断方向信号指示从外设发送到主机时，第二单触发电路导通第一NMOS晶体管。
在一个实施例中，方法600还可以包括：设置寄存中断屏蔽位，其中，中断屏蔽位是预定比特时，屏蔽从外设向主机的第二中断信号。
如此，不需要复杂电路设计，即可快速且高效地根据当前的中断方向信号，对主机和外设之间传送的信号的电平进行转换。
图9示出了适于用来实现本发明实施方式的示例性计算机系统的框图。
计算机系统可以包括处理器(H1)；存储器(H2)，耦合于处理器(H1)，且在其中存储计算机可执行指令，用于在由处理器执行时进行本发明的实施例的各个方法的步骤。
处理器(H1)可以包括但不限于例如一个或者多个处理器或者或微处理器等。
存储器(H2)可以包括但不限于例如，随机存取存储器(RAM)、只读存储器(ROM)、快闪存储器、EPROM存储器、EEPROM存储器、寄存器、计算机存储介质(例如硬碟、软碟、固态硬盘、可移动碟、CD-ROM、DVD-ROM、蓝光盘等)。
除此之外，该计算机系统还可以包括数据总线(H3)、输入/输出(I/O)总线(H4)、显示器(H5)以及输入/输出设备(H6)(例如，键盘、鼠标、扬声器等)等。
处理器(H1)可以通过I/O总线(H4)经由有线或无线网络(未示出)与外部设备(H5、H6等)通信。
存储器(H2)还可以存储至少一个计算机可执行指令，用于在由处理器(H1)运行时执行本技术所描述的实施例中的各个功能和/或方法的步骤。
在一个实施例中，该至少一个计算机可执行指令也可以被编译为或组成一种LPC总线的串行中断软件产品，其中一个或多个计算机可执行指令被处理器运行时执行本技术所描述的实施例中的各个功能和/或方法的步骤。
当然，上述的具体实施例仅是例子而非限制，且本领域技术人员可以根据本发明的构思从上述分开描述的各个实施例中合并和组合一些步骤和装置来实现本发明的效果，这种合并和组合而成的实施例也被包括在本发明中，在此不一一描述这种合并和组合。
注意，在本公开中提及的优点、优势、效果等仅是示例而非限制，不能认为这些优点、优势、效果等是本发明的各个实施例必须具备的。另外，上述公开的具体细节仅是为了示例的作用和便于理解的作用，而非限制，上述细节并不限制本发明为必须采用上述具体的细节来实现。
本公开中涉及的器件、装置、设备、系统的方框图仅作为例示性的例子并且不意图要求或暗示必须按照方框图示出的方式进行连接、布置、配置。如本领域技术人员将认识到的，可以按任意方式连接、布置、配置这些器件、装置、设备、系统。诸如“包括”、“包含”、“具有”等等的词语是开放性词汇，指“包括但不限于”，且可与其互换使用。这里所使用的词汇“或”和“和”指词汇“和/或”，且可与其互换使用，除非上下文明确指示不是如此。这里所使用的词汇“诸如”指词组“诸如但不限于”，且可与其互换使用。
本公开中的步骤流程图以及以上方法描述仅作为例示性的例子并且不意图要求或暗示必须按照给出的顺序进行各个实施例的步骤。如本领域技术人员将认识到的，可以按任意顺序进行以上实施例中的步骤的顺序。诸如“其后”、“然后”、“接下来”等等的词语不意图限制步骤的顺序；这些词语仅用于引导读者通读这些方法的描述。此外，例如使用冠词“一个”、“一”或者“该”对于单数的要素的任何引用不被解释为将该要素限制为单数。
另外，本文中的各个实施例中的步骤和装置并非仅限定于某个实施例中实行，事实上，可以根据本发明的概念来结合本文中的各个实施例中相关的部分步骤和部分装置以构思新的实施例，而这些新的实施例也包括在本发明的范围内。
以上描述的方法的各个操作可以通过能够进行相应的功能的任何适当的手段而进行。该手段可以包括各种硬件和/或软件组件和/或模块，包括但不限于硬件的电路、专用集成电路(ASIC)或处理器。
可以利用被设计用于进行在此描述的功能的通用处理器、数字信号处理器(DSP)、ASIC、场可编程门阵列信号(FPGA)或其他可编程逻辑器件(PLD)、离散门或晶体管逻辑、离散的硬件组件或者其任意组合而实现或进行描述的各个例示的逻辑块、模块和电路。通用处理器可以是微处理器，但是作为替换，该处理器可以是任何商业上可获得的处理器、控制器、微控制器或状态机。处理器还可以实现为计算设备的组合，例如DSP和微处理器的组合，多个微处理器、与DSP核协作的微处理器或任何其他这样的配置。
结合本公开描述的方法或算法的步骤可以直接嵌入在硬件中、处理器执行的软件模块中或者这两种的组合中。软件模块可以存在于任何形式的有形存储介质中。可以使用的存储介质的一些例子包括随机存取存储器(RAM)、只读存储器(ROM)、快闪存储器、EPROM存储器、EEPROM存储器、寄存器、硬碟、可移动碟、CD-ROM等。存储介质可以耦接到处理器以便该处理器可以从该存储介质读取信息以及向该存储介质写信息。在替换方式中，存储介质可以与处理器是整体的。软件模块可以是单个指令或者许多指令，并且可以分布在几个不同的代码段上、不同的程序之间以及跨过多个存储介质。
在此公开的方法包括用于实现描述的方法的动作。方法和/或动作可以彼此互换而不脱离权利要求的范围。换句话说，除非指定了动作的具体顺序，否则可以修改具体动作的顺序和/或使用而不脱离权利要求的范围。
上述功能可以按硬件、软件、固件或其任意组合而实现。如果以软件实现，功能可以作为指令存储在切实的计算机可读介质上。存储介质可以是可以由计算机访问的任何可用的切实介质。通过例子而不是限制，这样的计算机可读介质可以包括RAM、ROM、EEPROM、CD-ROM或其他光碟存储、磁碟存储或其他磁存储器件或者可以用于携带或存储指令或数据结构形式的期望的程序代码并且可以由计算机访问的任何其他切实介质。如在此使用的，碟(disk)和盘(disc)包括紧凑盘(CD)、激光盘、光盘、数字通用盘(DVD)、软碟和蓝光盘，其中碟通常磁地再现数据，而盘利用激光光学地再现数据。
因此，计算机程序产品可以进行在此给出的操作。例如，这样的计算机程序产品可以是具有有形存储(和/或编码)在其上的指令的计算机可读的有形介质，该指令可由处理器执行以进行在此描述的操作。计算机程序产品可以包括包装的材料。
软件或指令也可以通过传输介质而传输。例如，可以使用诸如同轴电缆、光纤光缆、双绞线、数字订户线(DSL)或诸如红外、无线电或微波的无线技术的传输介质从网站、服务器或者其他远程源传输软件。
此外，用于进行在此描述的方法和技术的模块和/或其他适当的手段可以在适当时由用户终端和/或基站下载和/或其他方式获得。例如，这样的设备可以耦接到服务器以促进用于进行在此描述的方法的手段的传送。或者，在此描述的各种方法可以经由存储部件(例如RAM、ROM、诸如CD或软碟等的物理存储介质)提供，以便用户终端和/或基站可以在耦接到该设备或者向该设备提供存储部件时获得各种方法。此外，可以利用用于将在此描述的方法和技术提供给设备的任何其他适当的技术。
其他例子和实现方式在本公开和所附权利要求的范围和精神内。例如，由于软件的本质，以上描述的功能可以使用由处理器、硬件、固件、硬连线或这些的任意的组合执行的软件实现。实现功能的特征也可以物理地位于各个位置，包括被分发以便功能的部分在不同的物理位置处实现。而且，如在此使用的，包括在权利要求中使用的，在以“至少一个”开始的项的列举中使用的“或”指示分离的列举，以便例如“A、B或C的至少一个”的列举意味着A或B或C，或AB或AC或BC，或ABC(即A和B和C)。此外，措辞“示例的”不意味着描述的例子是优选的或者比其他例子更好。
可以不脱离由所附权利要求定义的教导的技术而进行对在此描述的技术的各种改变、替换和更改。此外，本公开的权利要求的范围不限于以上描述的处理、机器、制造、事件的组成、手段、方法和动作的具体方面。可以利用与在此描述的相应方面进行基本相同的功能或者实现基本相同的结果的当前存在的或者稍后要开发的处理、机器、制造、事件的组成、手段、方法或动作。因而，所附权利要求包括在其范围内的这样的处理、机器、制造、事件的组成、手段、方法或动作。
提供所公开的方面的以上描述以使本领域的任何技术人员能够做出或者使用本发明。对这些方面的各种修改对于本领域技术人员而言是非常显而易见的，并且在此定义的一般原理可以应用于其他方面而不脱离本发明的范围。因此，本发明不意图被限制到在此示出的方面，而是按照与在此公开的原理和新颖的特征一致的最宽范围。
为了例示和描述的目的已经给出了以上描述。此外，此描述不意图将本发明的实施例限制到在此公开的形式。尽管以上已经讨论了多个示例方面和实施例，但是本领域技术人员将认识到其某些变型、修改、改变、添加和子组合。

Claims (29)

1.一种LPC总线的串行中断系统(300)，包括：
中断方向信号产生器(301)，被配置为根据当前主机(304)是否向外设(305)发出第一中断信号来确定当前的中断方向信号，其中，所述中断方向信号指示中断信号是从主机(304)发送到外设(305)或从外设(305)发送到主机(304)；
电平转换器(303)，被配置为根据所述当前的中断方向信号，对所述主机(304)和所述外设(305)之间传送的信号的电平进行转换，
所述电平转换器(303)被配置为通过如下步骤来根据所述当前的中断方向信号，对所述主机(304)和所述外设(305)之间传送的信号的电平进行转换：
如果所述当前的中断方向信号指示中断信号是从主机(304)发送到外设(305)，则将主机(304)传送的信号的电平从主机(304)适应的电平改变为外设(305)适应的电平；
如果所述当前的中断方向信号指示中断信号是从外设(305)发送到主机(304)，则将外设(305)传送的信号的电平从外设(305)适应的电平改变为主机(304)适应的电平。
2.根据权利要求1所述的系统，其中，所述中断方向信号产生器(301)被配置为通过如下步骤来根据当前主机(304)是否向外设(305)发出第一中断信号来确定当前的中断方向信号：
在当前主机(304)向外设(305)发出第一中断信号的情况下，确定当前的中断方向信号为从主机(304)到外设(305)，并产生指示方向为从主机到外设(305)的第一信号；
在当前主机(304)不向外设(305)发出第一中断信号的情况下，确定当前的中断方向信号为从外设(305)到主机(304)，并产生指示方向为从外设(305)到主机(304)的第二信号。
3.根据权利要求2所述的系统(300)，其中，所述第一中断信号包括中断开始信号和中断结束信号之一。
4.根据权利要求2所述的系统(300)，其中，所述中断方向信号产生器(301)被配置为：在当前主机(304)不向外设(305)发出第一中断信号的情况下，确定当前所述外设(305)向主机(304)发出第二中断信号，从而确定当前的中断方向信号为从外设(305)到主机(304)，并产生指示方向为从外设(305)到主机(304)的第二信号。
5.根据权利要求4所述的系统(300)，其中，所述第二中断信号包括外设中断标识信号。
6.根据权利要求4所述的系统(300)，其中，
其中，所述系统(300)还包括中断方向信号寄存器(302)，被配置为寄存当前产生的第一信号或第二信号，
所述电平转换器被配置为通过如下步骤来根据所述当前的中断方向信号，对所述主机(304)和所述外设(305)之间传送的信号的电平进行转换：
从所述中断方向信号寄存器(302)中提取信号；
如果从所述中断方向信号寄存器(302)中提取的信号为所述第一信号，则将主机(304)传送的信号的电平从主机(304)适应的电平改变为外设(305)适应的电平；
如果从所述中断方向信号寄存器(302)中提取的信号为所述第二信号，则将外设(305)传送的信号的电平从外设(305)适应的电平改变为主机(304)适应的电平。
7.根据权利要求1所述的系统(300)，其中，所述电平转换器(303)被实现在复杂可编程逻辑器件CPLD或现场可编程门阵列FPGA器件中。
8.根据权利要求1所述的系统(300)，其中，所述电平转换器(303)是第一电平转换器(303)，包括：
与主机(304)连接的主机连接端(501)和与外设(305)连接的外设连接端(502)；
主机电源(503)和外设电源(504)；
第一反相器(506)，其中，第一反相器(506)的第一输入端连接到主机连接端，且第一反相器(506)的第二输入端接收中断方向信号，其中，当中断方向信号表示当前信号是从主机(304)发送到外设(305)时，使能所述第一反相器(506)，当中断方向信号表示当前信号是从外设(305)发送到主机(304)时，禁用所述第一反相器(506)；
第一PMOS晶体管(506)，其中，第一PMOS晶体管(506)的漏极连接到所述外设电源(504)，第一PMOS晶体管(506)的源极连接到外设连接端(502)以及第一NMOS晶体管(507)的漏极，第一PMOS晶体管(506)的栅极连接到第一反相器(506)的输出端；
第一NMOS晶体管(507)，其中，第一NMOS晶体管(507)的源极接地，且第一NMOS晶体管(507)的栅极连接到第一反相器(506)的输出端。
9.根据权利要求8所述的系统(300)，其中当中断方向信号表示当前信号是从主机(304)发送到外设(305)时，使能所述第一反相器(506)，则第一反相器(506)的输出端输出低电平，从而第一NMOS晶体管(507)截止，第一PMOS晶体管(506)导通，从而从外设连接端(502)输出到外设(305)的电压变为外设电源(504)的电平；而当中断方向信号表示当前信号是从外设(305)发送到主机(304)时，禁用所述第一反相器(506)。
10.根据权利要求8所述的系统(300)，其中第一电平转换器(303)还包括：
第二反相器(508)，其中，第二反相器(508)的第一输入端连接到外设连接端(502)，且第二反相器(508)的第二输入端接收中断方向信号，当中断方向信号表示当前信号是从主机(304)发送到外设(305)时，禁用所述第二反相器(508)，当中断方向信号表示当前信号是从外设(305)发送到主机(304)时，使能所述第二反相器(508)；
第二PMOS晶体管(509)，其中，第二PMOS晶体管(509)的漏极连接到所述主机电源(503)，第二PMOS晶体管(509)的源极连接到主机连接端以及第二NMOS晶体管(510)的漏极，第二PMOS晶体管(509)的栅极连接到第二反相器(508)的输出端；
第二NMOS晶体管(510)，其中，第二NMOS晶体管(510)的源极接地，且第二NMOS晶体管(510)的栅极连接到第二反相器(508)的输出端。
11.根据权利要求10所述的系统(300)，其中，当中断方向信号表示当前信号是从主机(304)发送到外设(305)时，禁用所述第二反相器(508)；而当中断方向信号表示当前信号是从外设(305)发送到主机(304)时，使能所述第二反相器(508)，则所述第二反相器(508)的输出端输出低电平，从而第二NMOS晶体管(510)截止，第二PMOS晶体管(509)导通，从而从主机连接端输出到主机(304)的电压变为主机电源(503)的电平。
12.根据权利要求1所述的系统(300)，其中，所述电平转换器(303)是第二电平转换器(303’)，包括：
与主机(304)连接的主机连接端(501’)和与外设(305)连接的外设连接端(502’)；
主机电源(503’)和外设电源(504’)；
第一转换器(505’)，第一转换器(505’)的第一输入端连接到外设连接端(502’)，第一转换器(505’)的第二输入端接收来自中断方向信号产生器的中断方向信号，且第一转换器(505’)的输出端连接到第一单触发加速器(506’)和第二单触发加速器(507’)的输入端；
第一PMOS晶体管(508’)，第一PMOS晶体管(508’)的漏极连接到所述主机电源(503’)，第一PMOS晶体管(508’)的源极连接到主机连接端(501’)以及第一NMOS晶体管(509’)的漏极，第一PMOS晶体管(508’)的栅极连接到第一单触发加速器(506’)的输出端；
第一NMOS晶体管(509’)，第一NMOS晶体管(509’)的源极接地，且第一NMOS晶体管(509’)的栅极连接到第二单触发加速器(507’)的输出端；
第二转换器(510’)，第二转换器(510’)的输入端连接到主机连接端(501’)，第二转换器(510’)的第二输入端接收来自中断方向信号产生器的中断方向信号，且第二转换器(510’)的输出端连接到第三单触发加速器(511’)和第四单触发加速器(512’)的输入端；
第二PMOS晶体管(513’)，第二PMOS晶体管(513’)的漏极连接到所述外设电源(504’)，第二PMOS晶体管(513’)的源极连接到外设连接端(502’)以及第二NMOS晶体管(514’)的漏极，第二PMOS晶体管(513’)的栅极连接到第三单触发加速器(511’)的输出端；
第二NMOS晶体管(514’)，第二NMOS晶体管(514’)的源极接地，且第二NMOS晶体管(514’)的栅极连接到第四单触发加速器(512’)的输出端。
13.根据权利要求12所述的系统(300)，其中，当中断方向信号指示从外设(305)发送到主机(304)时，在上升沿期间，第一单触发加速器(506’)导通第一PMOS晶体管(508’)；在下降沿期间，当中断方向信号指示从外设(305)发送到主机(304)时，第二单触发加速器(507’)导通第一NMOS晶体管(509’)。
14.根据权利要求1所述的系统(300)，还包括：
中断屏蔽寄存器，被配置为寄存中断屏蔽位，当所述中断屏蔽位是预定比特时，用于屏蔽从外设(305)向主机(304)的第二中断信号。
15.一种LPC总线的串行中断方法，包括：
根据当前主机是否向外设发出第一中断信号来确定当前的中断方向信号，其中，所述中断方向信号指示中断信号是从主机发送到外设或从外设发送到主机；
根据所述当前的中断方向信号，对所述主机和所述外设之间传送的信号的电平进行转换，
其中，根据所述当前的中断方向信号，对所述主机和所述外设之间传送的信号的电平进行转换包括：
如果所述当前的中断方向信号指示中断信号是从主机发送到外设，则将主机传送的信号的电平从主机适应的电平改变为外设适应的电平；
如果所述当前的中断方向信号指示中断信号是从外设发送到主机，则将外设传送的信号的电平从外设适应的电平改变为主机适应的电平。
16.根据权利要求15所述的方法，其中，所述根据当前主机是否向外设发出第一中断信号来确定当前的中断方向信号包括：
在当前主机向外设发出第一中断信号的情况下，确定当前的中断方向信号为从主机到外设，并产生指示方向为从主机到外设的第一信号；
在当前主机不向外设发出第一中断信号的情况下，确定当前的中断方向信号为从外设到主机，并产生指示方向为从外设到主机的第二信号。
17.根据权利要求16所述的方法，其中，所述第一中断信号包括中断开始信号和中断结束信号之一。
18.根据权利要求15所述的方法，其中，在当前主机不向外设发出第一中断信号的情况下，确定当前的中断方向信号为从外设到主机包括：
在当前主机不向外设发出第一中断信号的情况下，确定当前所述外设向主机发出第二中断信号，从而确定当前的中断方向信号为从外设到主机，并产生指示方向为从外设到主机的第二信号。
19.根据权利要求18所述的方法，其中，所述第二中断信号包括外设中断标识信号。
20.根据权利要求18所述的方法，还包括：用中断方向信号寄存器寄存当前产生的第一信号或第二信号，
其中所述根据所述当前的中断方向信号，对所述主机和所述外设之间传送的信号的电平进行转换包括：
从所述中断方向信号寄存器中提取信号；
如果提取的信号为所述第一信号，则将主机传送的信号的电平从主机适应的电平改变为外设适应的电平；
如果提取的信号为第二信号，则将外设传送的信号的电平从外设适应的电平改变为主机适应的电平。
21.根据权利要求15所述的方法，还包括在复杂可编程逻辑器件CPLD或现场可编程门阵列FPGA器件中实现所述根据所述当前的中断方向信号，对所述主机和所述外设之间传送的信号的电平进行转换。
22.根据权利要求15所述的方法，其中，
通过第一电平转换器来根据所述当前的中断方向信号，对所述主机和所述外设之间传送的信号的电平进行转换，
其中所述第一电平转换器包括：
与主机连接的主机连接端和与外设连接的外设连接端；
主机电源和外设电源；
第一反相器，其中，第一反相器的第一输入端连接到主机连接端，且第一反相器的第二输入端接收中断方向信号，其中，当中断方向信号表示当前信号是从主机发送到外设时，使能所述第一反相器，当中断方向信号表示当前信号是从外设发送到主机时，禁用所述第一反相器；
第一PMOS晶体管，其中，第一PMOS晶体管的漏极连接到所述外设电源，第一PMOS晶体管的源极连接到外设连接端以及第一NMOS晶体管的漏极，第一PMOS晶体管的栅极连接到第一反相器的输出端；
第一NMOS晶体管，其中，第一NMOS晶体管的源极接地，且第一NMOS晶体管的栅极连接到第一反相器的输出端。
23.根据权利要求22所述的方法，其中根据所述当前的中断方向信号，对所述主机和所述外设之间传送的信号的电平进行转换还包括：
当中断方向信号表示当前信号是从主机发送到外设时，使能所述第一反相器，则第一反相器的输出端输出低电平，从而第一NMOS晶体管截止，第一PMOS晶体管导通，从而从外设连接端输出到外设的电压变为外设电源的电平；而当中断方向信号表示当前信号是从外设发送到主机时，禁用所述第一反相器。
24.根据权利要求22所述的方法，其中第一电平转换器还包括：
第二反相器，其中，第二反相器的第一输入端连接到外设连接端，且第二反相器的第二输入端接收中断方向信号，当中断方向信号表示当前信号是从主机发送到外设时，禁用所述第二反相器，当中断方向信号表示当前信号是从外设发送到主机时，使能所述第二反相器；
第二PMOS晶体管，其中，第二PMOS晶体管的漏极连接到所述主机电源，第二PMOS晶体管的源极连接到主机连接端以及第二NMOS晶体管的漏极，第二PMOS晶体管的栅极连接到第二反相器的输出端；
第二NMOS晶体管，其中，第二NMOS晶体管的源极接地，且第二NMOS晶体管的栅极连接到第二反相器的输出端。
25.根据权利要求24所述的方法，其中，根据所述当前的中断方向信号，对所述主机和所述外设之间传送的信号的电平进行转换还包括：
当中断方向信号表示当前信号是从主机发送到外设时，禁用所述第二反相器；而当中断方向信号表示当前信号是从外设发送到主机时，使能所述第二反相器，则所述第二反相器的输出端输出低电平，从而第二NMOS晶体管截止，第二PMOS晶体管导通，从而从主机连接端输出到主机的电压变为主机电源的电平。
26.根据权利要求15所述的方法，其中，通过第二电平转换器来根据所述当前的中断方向信号，对所述主机和所述外设之间传送的信号的电平进行转换，
其中所述第二电平转换器包括：
与主机连接的主机连接端和与外设连接的外设连接端；
主机电源和外设电源；
第一转换器，第一转换器的第一输入端连接到外设连接端，第一转换器的第二输入端接收来自中断方向信号产生器的中断方向信号，且第一转换器的输出端连接到第一单触发加速器和第二单触发加速器的输入端；
第一PMOS晶体管，第一PMOS晶体管的漏极连接到所述主机电源，第一PMOS晶体管的源极连接到主机连接端以及第一NMOS晶体管的漏极，第一PMOS晶体管的栅极连接到第一单触发加速器的输出端；
第一NMOS晶体管，第一NMOS晶体管的源极接地，且第一NMOS晶体管的栅极连接到第二单触发加速器的输出端；
第二转换器，第二转换器的输入端连接到主机连接端，第二转换器的第二输入端接收来自中断方向信号产生器的中断方向信号，且第二转换器的输出端连接到第三单触发加速器和第四单触发加速器的输入端；
第二PMOS晶体管，第二PMOS晶体管的漏极连接到所述外设电源，第二PMOS晶体管的源极连接到外设连接端以及第二NMOS晶体管的漏极，第二PMOS晶体管的栅极连接到第三单触发加速器的输出端；
第二NMOS晶体管，第二NMOS晶体管的源极接地，且第二NMOS晶体管的栅极连接到第四单触发加速器的输出端。
27.根据权利要求26所述的方法，其中，当中断方向信号指示从外设发送到主机时，在上升沿期间，第一单触发加速器导通第一PMOS晶体管；在下降沿期间，当中断方向信号指示从外设发送到主机时，第二单触发加速器导通第一NMOS晶体管。
28.根据权利要求15所述的方法，还包括：
利用中断屏蔽寄存器寄存中断屏蔽位，其中，所述中断屏蔽位是预定比特时，屏蔽从外设向主机的第二中断信号。
29.一种计算机存储介质，存储了一种LPC总线的串行中断软件产品，包括一个或多个计算机可执行指令，其中所述一个或多个计算机可执行指令被处理器运行时执行如权利要求15-28中任一的方法。
CN202110053101.5A 2021-01-15 2021-01-15 Lpc总线的串行中断系统、方法、介质 Active CN112711558B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202110053101.5A CN112711558B (zh) 2021-01-15 2021-01-15 Lpc总线的串行中断系统、方法、介质
US17/575,340 US20220229793A1 (en) 2021-01-15 2022-01-13 Method and system of low pin count (lpc) bus serial interrupt
EP22151504.2A EP4040301A3 (en) 2021-01-15 2022-01-14 Method and system of low pin count (lpc) bus serial interrupt

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110053101.5A CN112711558B (zh) 2021-01-15 2021-01-15 Lpc总线的串行中断系统、方法、介质

Publications (2)

Publication Number Publication Date
CN112711558A CN112711558A (zh) 2021-04-27
CN112711558B true CN112711558B (zh) 2023-07-21

Family

ID=75549111

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110053101.5A Active CN112711558B (zh) 2021-01-15 2021-01-15 Lpc总线的串行中断系统、方法、介质

Country Status (3)

Country Link
US (1) US20220229793A1 (zh)
EP (1) EP4040301A3 (zh)
CN (1) CN112711558B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102047235A (zh) * 2008-04-01 2011-05-04 京瓷公司 用于通信总线的双向单导线中断线路
CN103914424A (zh) * 2014-04-14 2014-07-09 中国人民解放军国防科学技术大学 基于gpio接口的lpc外设扩展方法及装置
CN105512070A (zh) * 2015-12-02 2016-04-20 中国电子科技集团公司第四十一研究所 一种基于串行总线的控制系统
CN108763140A (zh) * 2018-04-23 2018-11-06 深圳市文鼎创数据科技有限公司 一种双向通信的方法、系统及终端设备
CN209433401U (zh) * 2019-04-22 2019-09-24 山东超越数控电子股份有限公司 一种国产平台实现系统中断的结构

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5047663A (en) * 1989-07-28 1991-09-10 Dallas Semiconductor Corporation Low-power comparator which tolerates high-slew-rate incoming signals and deriving power from the incoming signals
US5619066A (en) * 1990-05-15 1997-04-08 Dallas Semiconductor Corporation Memory for an electronic token
US5754436A (en) * 1994-12-22 1998-05-19 Texas Instruments Incorporated Adaptive power management processes, circuits and systems
JPH0935479A (ja) * 1995-07-14 1997-02-07 Oki Electric Ind Co Ltd 電流アンプ及びデータバス回路
AU2002259015A1 (en) * 2001-04-24 2002-11-05 Broadcom Corporation Power management system and method
KR20070024733A (ko) * 2003-05-07 2007-03-02 도시바 마쯔시따 디스플레이 테크놀로지 컴퍼니, 리미티드 Ｅｌ 표시 장치 및 ｅｌ 표시 장치의 구동 방법
US9288555B2 (en) * 2011-11-01 2016-03-15 Plexxi Inc. Data center network architecture
US9337931B2 (en) * 2011-11-01 2016-05-10 Plexxi Inc. Control and provisioning in a data center network with at least one central controller
US9407266B2 (en) * 2014-08-22 2016-08-02 Xilinx, Inc. Programmable single-supply level-shifter circuit
US10725844B2 (en) * 2016-11-03 2020-07-28 Foxconn eMS, Inc. Automated boot failure prevention and recovery circuit and related method
US20190265976A1 (en) * 2018-02-23 2019-08-29 Yuly Goryavskiy Additional Channel for Exchanging Useful Information
US11792307B2 (en) * 2018-03-28 2023-10-17 Apple Inc. Methods and apparatus for single entity buffer pool management
US10965221B1 (en) * 2020-09-01 2021-03-30 King Abdulaziz University Switched capacitor based boost inverter topology with a higher number of levels and higher voltage gain
US11513991B2 (en) * 2020-10-01 2022-11-29 Qualcomm Incorporated Batch operation across an interface
US11817173B2 (en) * 2020-10-01 2023-11-14 University Of Maryland, College Park Timing-based computer architecture systems and methods
KR20230103165A (ko) * 2021-12-31 2023-07-07 주식회사 엘엑스세미콘 전원관리회로 및 이를 포함하는 표시장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102047235A (zh) * 2008-04-01 2011-05-04 京瓷公司 用于通信总线的双向单导线中断线路
CN103914424A (zh) * 2014-04-14 2014-07-09 中国人民解放军国防科学技术大学 基于gpio接口的lpc外设扩展方法及装置
CN105512070A (zh) * 2015-12-02 2016-04-20 中国电子科技集团公司第四十一研究所 一种基于串行总线的控制系统
CN108763140A (zh) * 2018-04-23 2018-11-06 深圳市文鼎创数据科技有限公司 一种双向通信的方法、系统及终端设备
CN209433401U (zh) * 2019-04-22 2019-09-24 山东超越数控电子股份有限公司 一种国产平台实现系统中断的结构

Also Published As

Publication number Publication date
CN112711558A (zh) 2021-04-27
EP4040301A3 (en) 2022-10-12
EP4040301A2 (en) 2022-08-10
US20220229793A1 (en) 2022-07-21

Similar Documents

Publication Publication Date Title
US8898358B2 (en) Multi-protocol communication on an I2C bus
WO2010080442A2 (en) Buses for pattern-recognition processors
US8626973B2 (en) Pseudo multi-master I2C operation in a blade server chassis
US9634649B2 (en) Double sampling state retention flip-flop
US10628375B2 (en) Method and system for enumerating digital circuits in a system-on-a-chip (SOC)
US20090077286A1 (en) Data bus inversion detection mechanism
CN112711558B (zh) Lpc总线的串行中断系统、方法、介质
US20190107999A1 (en) Random number generating system and random number generating method thereof
CN112711559A (zh) 串行中断方法、设备、串行中断处理方法以及处理器
KR100826496B1 (ko) 반도체 집적 회로 장치 및 그 동작 방법
Tan et al. Clock gating implementation on commercial field programmable gate array (FPGA)
US10095301B2 (en) Interconnect serialization system and method
CN111338460B (zh) 电子装置以及供电方法
CN109670343B (zh) 随机数产生系统及其随机数产生方法
CN110008155B (zh) 电子装置及其操作方法
Zhang et al. A QSPI Interface Supporting ‘Bits-Decoding’for High-Speed Access to Flash
US9172379B1 (en) Efficient controllers and implementations for elastic buffers
KR100336041B1 (ko) 자동 클럭 딜레이 검출 및 초기 파라미터 셋팅 특성을 가진 클럭 포워딩 회로
US7065669B2 (en) System and method for providing a write strobe signal to a receiving element before both an address and data signal
CN110413557B (zh) 一种gpu加速装置
Howard et al. Investigation and comparison of bus alternatives for asynchronous circuits
CN106033231A (zh) 一种信息处理方法、时钟分频装置及信息处理系统
CN116648858A (zh) 可堆叠定时器
CN114860646A (zh) 系统单晶片及控制方法
JPS5835626A (ja) バス争奪制御方式

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: No.5 building, Xin'an venture Plaza, marine high tech Development Zone, Binhai New Area, Tianjin, 300450

Applicant after: Feiteng Information Technology Co.,Ltd.

Address before: No.5 building, Xin'an venture Plaza, marine high tech Development Zone, Binhai New Area, Tianjin, 300450

Applicant before: TIANJIN FEITENG INFORMATION TECHNOLOGY Co.,Ltd.

GR01 Patent grant
GR01 Patent grant