CN114860646A - 系统单晶片及控制方法 - Google Patents

系统单晶片及控制方法 Download PDF

Info

Publication number
CN114860646A
CN114860646A CN202111643111.0A CN202111643111A CN114860646A CN 114860646 A CN114860646 A CN 114860646A CN 202111643111 A CN202111643111 A CN 202111643111A CN 114860646 A CN114860646 A CN 114860646A
Authority
CN
China
Prior art keywords
circuit
instruction
attribute
output
set value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111643111.0A
Other languages
English (en)
Inventor
陈顺雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nuvoton Technology Corp
Original Assignee
Nuvoton Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nuvoton Technology Corp filed Critical Nuvoton Technology Corp
Publication of CN114860646A publication Critical patent/CN114860646A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Storage Device Security (AREA)
  • Measuring Or Testing Involving Enzymes Or Micro-Organisms (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供了一种系统单晶片及控制方法，所述系统单晶片包括一第一终端电路、一第二终端电路以及一分配电路。第一终端电路记录一第一属性设定值。第二终端电路记录一第二属性设定值。当分配电路分派一输出指令予第一终端电路时，第一终端电路判断输出指令的属性信息是否符合第一属性设定值。当输出指令的属性信息符合第一属性设定值时，第一终端电路执行输出指令。当分配电路分派输出指令予第二终端电路时，第二终端电路判断输出指令的属性信息是否符合第二属性设定值。当输出指令的属性信息符合第二属性设定值时，第二终端电路执行输出指令。

Description

系统单晶片及控制方法
技术领域
本发明涉及系统单晶片技术领域，尤其是涉及一种具有多个终端装置的系统单晶片，其中每一终端装置存储一个特定属性设定值。
背景技术
由于物联网(Internet of Things；IOT)可将许多物件与网际网络连接，以达到物件识别以及智能管理的目的，故物联网技术逐渐应用于许多领域中。再者，物联网技术可用于节省能源消耗，改善人们的生活。然而，随着物联网的蓬勃发展，安全性(security)是非常重要的需求。
发明内容
本发明提供一种系统单晶片，包括一个第一终端电路、一个第二终端电路以及一个分配电路。第一终端电路记录一个第一属性设定值。第二终端电路记录一个第二属性设定值。分配电路根据一输出指令的地址信息，分派输出指令予所述第一终端电路或第二终端电路。当分配电路分派输出指令予第一终端电路时，第一终端电路判断输出指令的属性信息是否符合第一属性设定值。当输出指令的属性信息符合第一属性设定值时，第一终端电路执行输出指令。当分配电路分派输出指令予第二终端电路时，第二终端电路判断输出指令的属性信息是否符合第二属性设定值。当输出指令的属性信息符合第二属性设定值时，第二终端电路执行输出指令。
本发明还提供一种控制方法，适用于一个系统单晶片。系统单晶片具有一个第一终端电路以及一个第二终端电路。本发明的控制方法包括，存储一个第一属性设定值于第一终端电路中；存储一个第二属性设定值于第二终端电路中；解码一第一输出指令，用于分派第一输出指令予第一终端电路或第二终端电路。当第一输出指令被分派予第一终端电路时，第一终端电路判断所述第一输出指令的属性信息是否符合第一属性设定值。当第一输出指令的属性信息符合第一属性设定值时，第一终端电路执行第一输出指令。当第一分配电路分派第一输出指令予第二终端电路时，第二终端电路判断第一输出指令的属性信息是否符合第二属性设定值。当第一输出指令的属性信息符合第二属性设定值时，第二终端电路执行第一输出指令。
本发明所述的控制方法可通过本发明所述的系统单晶片来实现，其为可执行特定功能的硬件或固件，也可以通过源代码方式收录于一个记录媒体中，并结合特定硬件来实现。当源代码被电子装置、处理器、电脑或机器载入且执行时，电子装置、处理器、电脑或机器即为用于实行本发明的系统单晶片。
附图说明
图1为本发明的系统单晶片的示意图。
图2为本发明的系统单晶片的另一示意图。
图3为本发明的系统单晶片的另一示意图。
图4为本发明的控制方法的流程示意图。
附图中的符号说明：
100,200,300:系统单晶片
110,210,310:主控层
120,220,320:装置层
130,230,330:周边层
111,211,212,311～313:主控电路
121 222,223,322,323:分配电路
131,132,231～235,331～335:终端电路
133,134:控制电路
135,136:周边电路
221,321:路由电路
324,325:高阶控制电路
AS131,AS132,AS231～AS235,AS324,AS325:属性设定值
SOCM1～SOCM4:输出指令
SCM1～SCM3:指令
S411～S415：步骤
具体实施方式
为让本发明的目的、特征和有益效果能更明显易懂，下文特举出实施例，并配合所附图示，做详细说明。本发明说明书提供不同的实施例来说明本发明不同实施方式的技术特征。其中，实施例中的各元件的配置仅用于说明，并非用于限制本发明。另外，实施例中图示标号部分重复，是为了简化说明，并非意指不同实施例之间的关联性。
图1为本发明的系统单晶片的示意图。如图所示，系统单晶片(system on chip；SoC)100包括一主控层(master layer)110、一装置层(device layer)120以及一周边层(peripheral layer)130。在本实施例中，主控层110包括一主控电路111。主控电路111用于产生一指令SCM1。本发明并不限定主控电路111的种类。只要具有数据处理能力的电路，均可作为主控电路111。在一可选实施例中，主控电路111为一处理器(processor)或是一存储器控制器(memory transfer controller)，如一直接存储器存取控制器(direct memoryaccess controller)。在另一可选实施例中，主控电路111为一安全装置(secure device)，用于执行高安全性质的操作，如移动支付。在一些实施例中，主控电路111为一数据处理单元，如一个加解密电路(encryption/decryption circuit)及一个卷积神经网络加速器(convolutional neuro network accelerator)。在其它实施例中，主控层具有更多的主控电路。
在本实施例中，装置层120包括一分配电路121。在一可选实施例中，分配电路121具有多个解码装置。在其它实施例中，分配电路121更包括一汇流排主控受控介面(busmaster slave interface)或是周边装置的汇流排桥接器(bus bridge)。分配电路121解码指令SCM1，用于得到一解码结果(如地址信息)。在此例中，分配电路121根据指令SCM1的地址信息，将指令SCM1提供予周边层130。本发明并不限定分配电路121的架构。在一可选实施例中，分配电路121为高频电路与低频电路之间的桥梁，如一周边桥接器(peripheralbridge)。在此例中，主控层110的元件的操作频率可能高于100MHz，甚至大于1GHz，而周边层130的元件的操作频率可能在100MHz以下，甚至为KHz。
在本实施例中，周边层130包括终端电路131及132。终端电路131记录一属性设定值(attribute setting)AS131。在一可选实施例中，终端电路131为一终端装置(enddevice)。如图所示，终端电路131包括一控制电路133以及一周边电路135。在此例中，控制电路133判断发送指令SCM1的主控电路111是否有权利存取周边电路135。
本发明并不限定控制电路133如何判断发送指令SCM1的主控电路111是否有权利存取周边电路135。在一可选实施例中，当分配电路121输出指令SCM1予终端电路131时，控制电路133判断指令SCM1的属性信息是否符合属性设定值AS131。当指令SCM1的属性信息符合属性设定值AS131时，表示主控电路111有权存取周边电路135。因此，控制电路133使能周边电路135，使得周边电路135执行指令SCM1。
然而，当指令SCM1的属性信息不符合属性设定值AS131时，表示主控电路111无权存取周边电路135。因此，控制电路133不使能周边电路135。此时，周边电路135不执行指令SCM1。在一可选实施例中，当指令SCM1的属性信息不符合属性设定值AS131时，表示指令SCM1并非合法指令，可能是一恶意软件所发出的指令，试图窜改周边电路135的数据。因此，控制电路133可能发出一中断信号，用于通知系统单晶片100的其它元件，目前正受到不合法的存取。在一些实施例中，控制电路133可能执行相关系统安全性设定，如产生一错误回报(error response)，并透过分配电路121提供予主控电路111。示例性的，如果指令SCM1为一读取指令时，控制电路133可能回复一特定数据(多个数值0、多个数值1、或乱码)予主控电路111。如果指令SCM1为一写入指令时，控制电路133可能忽略主控电路111所提供的写入数据。
本发明并不限定控制电路133的架构。在一可选实施例中，控制电路133包括一资源域存取控制器(resource domain access controller)。在此例中，资源域存取控制器具有解码及比较功能。示例性的，资源域存取控制器解码指令SCM1，用于得知指令SCM1的属性信息。接着，资源域存取控制器再判断指令SCM1的属性信息是否符合属性设定值AS131，并根据判断结果决定是否存取周边电路135。
本发明并不限定周边电路135的架构。任何可执行指令的电路，均可作为周边电路135。示例性的，假设周边电路135为一加解密电路。在此例中，周边电路135根据指令SCM1，进行一加/解密操作。在其它实施例中，当周边电路135是一个通信电路时，则周边电路135根据指令SCM1，进行一通信操作，如输出指令SCM1予系统单晶片100以外的元件，或是接收来自系统单晶片100以外的元件的信号或指令。
终端电路132记录另一属性设定AS132。在一可选实施例中，终端电路132包括一控制电路134以及一周边电路136。控制电路134用于判断主控电路111是否有权利存取周边电路136。当主控电路111有权利存取周边电路136时，控制电路134使能周边电路136。因此，周边电路136根据指令SCM1而动作。然而，当主控电路111无权利存取周边电路136时，控制电路134不使能周边电路136。此时，周边电路136不根据指令SCM1而工作。由于控制电路134与周边电路136的特性与控制电路133与周边电路135的特性相似，故不再赘述。
在本实施例中，每一周边电路会根据相对应的控制电路的判断结果而进行操作。示例性的，当控制电路133判断出指令SCM1的属性信息符合属性设定值AS131时，表示主控电路111有权利存取周边电路135。因此，控制电路133使能周边电路135。此时，只有周边电路135根据指令SCM1而工作。然而，如果控制电路134判断出指令SCM1的属性信息符合属性设定值AS132时，表示主控电路111也有权利存取周边电路136。在此例中，控制电路134使能周边电路136。
图2为本发明之系统单晶片的另一示意图。如图所示，系统单晶片200包括一主控层210、一装置层220以及一周边层230。在本实施例中，主控层210包括主控电路211及主控电路212。主控电路211及主控电路212分别产生指令SCM1及SCM2。本发明并不限定主控电路211及主控电路212的架构。在一些实施例中，主控电路211与主控电路212具有相同的性质。示例性的，主控电路211与主控电路212均为安全装置、非安全装置(non-secure device)、特权装置(privilege device)或是非特权装置(non-privilege device)。在其它实施例中，主控电路211与主控电路212具有不同的性质。示例性的，主控电路211为安全装置、非安全装置、特权装置及非特权装置中的一者。在此例中，主控电路212为安全装置、非安全装置、特权装置及非特权装置中的另一者。在一可选实施例中，主控电路211为一安全装置，而主控电路212为一特权装置。在另一种可选实施例中，主控电路211为一安全装置，而主控电路212则为一非特权装置。在一些实施例中，主控电路211为一非安全装置，而主控电路212则为一特权装置，或是主控电路211为一非安全装置，而主控电路212则为一非特权装置。由于主控电路211及主控电路212的操作与图1的主控电路111的操作相似，故不再赘述。另外，本发明并不限定主控电路的数量。在一些实施例中，主控层210具有更多或更少的主控电路。
在本实施例中，装置层220包括一路由电路(routing circuit)221以及分配电路222及分配电路223。路由电路221根据外部指令(如SCM1及SCM2)的地址信息，产生输出指令SOCM1及SOCM2之至少一者。示例性的，当路由电路221接收到指令SCM1时，如果指令SCM1的地址信息是指向终端电路231或终端电路232时，路由电路221将指令SCM1作为输出指令SOCM1提供予分配电路222。然而，如果指令SCM1的地址信息是指向终端电路233～235中的任一者时，路由电路221将指令SCM1作为输出指令SOCM2提供予分配电路223。
同样地，当路由电路221接收到指令SCM2时，如果指令SCM2的地址信息是指向终端电路231或232时，路由电路221将指令SCM2作为输出指令SOCM1提供予分配电路222。然而，如果指令SCM2的地址信息是指向终端电路233～235中的任一者时，路由电路221将指令SCM2作为输出指令SOCM2提供予分配电路223。
在其它实施例中，当指令SCM1及SCM2的地址信息指向同一终端电路时，路由电路221根据一优先顺序，产生输出指令SOCM1或SOCM2。示例性的，假设，主控电路211的优先权高于主控电路212。在此例中，当路由电路221同时接收到指令SCM1及SCM2时，如果指令SCM1及SCM2的地址信息均指向终端电路231时，路由电路221先将指令SCM1作为输出指令SOCM1提供予分配电路222，再将指令SCM2作为输出指令SOCM1提供予分配电路222。在一可选实施例中，优先顺序为事先存储于路由电路221中。
本发明并不限定路由电路221的架构。在一可选实施例中，路由电路221具有一汇流排矩阵架构(bus matrix architecture)。在另一可选实施例中，路由电路221包括一路由器(router)。
分配电路222及分配电路223根据外部指令(如SOCM1及SOCM2)的地址信息，传送外部指令予相对应的终端电路。由于分配电路222及分配电路223的动作与图1的分配电路121的动作相似，故不再赘述。在本实施例中，分配电路222连接终端电路231及终端电路232，而分配电路223连接终端电路233～235，但并非用于限制本发明。在其它实施例中，分配电路222及分配电路223均耦接相同数量的终端电路。此外，本发明并不限定分配电路的数量。在其它实施例中，装置层220具有更多的分配电路，用于分派指令予更多的终端电路。
周边层230包括终端电路231～235，但并非用于限制本发明。在其它实施例中，周边层230具有其它数量的终端电路。本发明并不限定终端电路231～235的架构。在一可选实施例中，终端电路231～235其中之一的性质与终端电路231～235中的另一者相同。示例性的，终端电路231及终端电路233都是通信电路。由于终端电路231～235的特性与图1的终端电路131的特性相似，故不再赘述。
在本实施例中，终端电路231～235分别记录属性设定值AS231～AS235。每一终端电路根据一外部指令(如SOCM1或SOCM2)的属性信息，决定是否执行外部指令。以终端电路233为例，当输出指令SOCM2的属性信息与属性设定值AS233相同时，终端电路233执行输出指令SOCM2。然而，当输出指令SOCM2的属性信息不同于属性设定值AS233时，终端电路233可能执行相关安全性操作，如忽略输出指令SOCM2，或是发出一中断信号，用于向系统单晶片200的其它元件告知发生一不合法存取。
在一可选实施例中，终端电路231～235各自具有暂存器，用于存储属性设定值AS231～AS235。在此例中，当属性设定值AS231～AS235具有相同的数据长度时，便可减少硬件或软件开发的复杂性。再者，由于属性设定值AS231～AS235分散地(distribute)记录在不同的终端电路中，故可简化系统单晶片200架构，并减少除错(debug)的时间。
图3为本发明的系统单晶片的另一示意图。图3相似图2，不同之处在于图3的主控层310还包括一主控电路313。主控电路313用于产生一指令SCM3。由于主控电路311～313的特性与图1的主控电路111以及图2的主控电路211及主控电路212的特性均相似，故不再赘述。在一可选实施例中，主控电路311及主控电路312均为安全装置，而主控电路313为非安全装置。在其它实施例中，主控电路313为一直接存储器存取(direct memory access；DMA)控制器。
在本实施例中，装置层320包括一路由电路321、分配电路322、分配电路323及高阶控制电路324、高阶控制电路325。由于路由电路321及分配电路322、分配电路323的特性与图2的路由电路221及分配电路222、分配电路223的特性相似，故不再赘述。
高阶控制电路324记录一装置属性设定值AS324。高阶控制电路325记录一装置属性设定值AS325。在一可选实施例中，高阶控制电路324及高阶控制电路325为高阶装置(advance device)。在本实施例中，高阶控制电路324及高阶控制电路325直接连接路由电路321。因此，路由电路321直接提供输出指令SOCM3及SOCM4予高阶控制电路324及高阶控制电路325。在此例中，高阶控制电路324及高阶控制电路325也是终端电路，只不过高阶控制电路324及高阶控制电路325的操作频率高于终端电路331～335。示例性的，高阶控制电路324及325的操作频率可能高于100MHz，或高于1GHz。
由于高阶控制电路324及高阶控制电路325的动作相似，故以下仅说明高阶控制电路324的操作。当路由电路321提供输出指令SOCM3时，高阶控制电路324判断输出指令SOCM3的属性信息是否符合于装置属性设定值AS324。当输出指令SOCM3的属性信息符合装置属性设定值AS324时，高阶控制电路324执行输出指令SOCM3。本发明并不限定输出指令SOCM3的种类。当输出指令SOCM3为一写入指令时，高阶控制电路324执行一写入操作(write operation)。当输出指令SOCM3为一读取指令时，高阶控制电路324执行一读取操作(read operation)。
然而，当输出指令SOCM3的属性信息不符合装置属性设定值AS324时，表示输出指令SOCM3为一不合法指令。因此，高阶控制电路324不执行输出指令SOCM3。在另一可选实施例中，高阶控制电路324发出一中断信号，用于通知系统单晶片300的另一元件(未显示)。本发明并不限定高阶控制电路的数量。在其它实施例中，装置层320具有更多或更少的高阶控制电路。在此例中，每一高阶控制电路存储一装置属性设定值。
本发明并不限定高阶控制电路324的架构。在一可选实施例中，高阶控制电路324具有一资源域存取控制器(未显示)以及一装置电路(未显示)。资源域存取控制器用于解码输出指令SOCM3，并判断输出指令SOCM3的属性信息是否相符于装置属性设定值AS324。当输出指令SOCM3的属性信息相符于装置属性设定值AS324时，装置电路执行相对于输出指令SOCM3的动作。在一个可选实施例中，高阶控制电路324为一加解密电路，用于进行加/解密动作。在其它实施例中，高阶控制电路324的装置电路为一个超高速以太网络(giga bit ethenet)或是一个区域网络从属(LANS slave)装置。
在其它实施例中，高阶控制电路324的架构可能相同或不同于高阶控制电路325的架构。示例性的，高阶控制电路324可能为一个加解密电路，而高阶控制电路325则为一个汇流排桥接器。另外，周边层330具有终端电路331～335。由于终端电路331～335的特性与图1的终端电路131相似，故不再赘述。
图4为本发明的控制方法的流程示意图。本发明的控制方法适用于一个系统单晶片。所述系统单晶片具有多个终端电路。首先，存储多个属性设定值于所述等终端电路中(步骤S411)。本发明并不限定终端电路的种类。在一可选实施例中，所述这些终端电路中的至少一个位于装置层，并且所述这些终端电路中的另一个位于周边层。在本实施例中，每一终端电路记录单一属性设定值。
解码一个输出指令，用于分派输出指令相对应的终端电路(步骤S412)。在一个可选实施例中，输出指令由一个路由电路所提供。在此例中，路由电路根据一个输入指令的地址信息，产生输出指令。在此例中，输入指令由一主控装置所提供。
以图2的系统单晶片200为例，当主控装置211所发出的指令SCM1系指向终端电路231时，路由电路221将指令SCM1作为输出指令SOCM1提供予分配电路222。此时，分配电路222解码输出指令SOCM1，用于得知指令SCM1指向终端电路231。因此，分配电路222分派输出指令SOCM1予终端电路231。
接着，判断输出指令的属性信息是否与对应的终端电路的属性设定值(步骤S413)相符。当输出指令的属性信息与对应的终端电路的属性设定值符合时，终端电路执行输出指令(步骤S414)。然而，当输出指令的属性信息与对应的终端电路的属性设定值不符合时，终端电路不执行输出指令(步骤S415)。在一可选实施例中，当输出指令的属性信息与对应的终端电路的属性设定值不相符时，终端电路执行安全性操作。
以图2为例，假设，路由电路221将指令SCM1作为输出指令SOCM1。在此例中，当终端电路231接收到输出指令SOCM1时，终端电路231判断输出指令SOCM1的属性信息是否符合属性设定值AS231。当输出指令SOCM1的属性信息符合属性设定值AS231时，表示主控电路211有权存取终端电路231。因此，终端电路231执行输出指令SOCM1。同样地，当分配电路222分派输出指令SOCM1予终端电路232时，终端电路232判断输出指令SOCM1的属性信息是否符合属性设定值AS232。当输出指令SOCM1的属性信息符合属性设定值AS232时，终端电路232执行输出指令SOCM1。
然而，当输出指令SOCM1的属性信息不符合属性设定值AS231时，表示主控电路211无权存取终端电路231。因此，终端电路231不执行输出指令SOCM1。在一可选实施例中，终端电路231发出一个中断或产生一个错误回报。在其它实施例中，如果输出指令SOCM1为一读取指令时，终端电路231可能回复一特定数据(如数值均为0、1、或乱码)予主控电路211。如果输出指令SOCM1为一写入指令时，终端电路231忽略主控电路211所提供的写入数据。
在其它实施例中，步骤S411将属性设定值(或称装置属性设定值)存储于一个高阶控制电路中。在此例中，高阶控制电路位于装置层，并且高阶控制电路的操作频率高于上述终端电路(如231～235)的操作频率。示例性的，高阶控制电路的操作频率可能大于100MHz，而终端电路的操作频率小于100MHz。
当高阶控制电路接收到一输出指令时，高阶控制电路判断所述输出指令的属性信息是否符合本身所存储的装置属性设定值。当输出指令的属性信息符合装置属性设定值时，高阶控制电路执行输出指令。然而，当输出指令的属性信息不符合装置属性设定值时，高阶控制电路不执行输出指令。在一可选实施例中，当输出指令的属性信息不符合装置属性设定值时，高阶控制电路执行一安全性操作。
由于属性设定值系分散地存储于各终端电路(含高阶控制电路)中，故可简化并降低电路复杂度，并减少测试人员除错的时间。再者，只有外部指令的属性信息符合相对应的终端电路所存储的属性设定值时，相对应的终端电路才会产生操作，故可避免终端电路受到非法的存取，因而提高系统单晶片的安全性。
本发明的控制方法，或特定型态或其部份，可以以源代码的型态存在。源代码可存储于实体媒体，如软盘、光盘、硬盘、或是任何其他机器可读取(如电脑可读取)存储介质，亦或不限于外在形式的电脑程序产品，其中，当源代码被机器，如计算机载入且执行时，此机器即可为用于本发明的系统单晶片。源代码也可透过一些传送介质，如电线或电缆、光纤、或是任何传输型态进行传送，其中，当源代码被机器，如电脑接收、载入且执行时，此机器即可为用于本发明的系统单晶片。当在一般用途处理单元运行时，源代码结合处理单元提供一操作类似于应用特定逻辑电路的独特装置。
除非另作定义，本发明中含有的所有词汇(包含技术与科学词汇)均为本发明所属技术领域中一般技术人员所理解。此外，除非明确表示，在一般字典中有所记载的词汇的定义应解释为与其相关技术领域的文章中意义一致，而不应解释为理想状态或过分正式的语态。
虽然本发明已经公开了上述优选实施例，然而这些实施例并非用于限定本发明，任何所属技术领域中的一般技术人员，在不脱离本发明的精神和范围内，可以做出一些变动和改善。举例来说，本发明实施例所述的系统、装置或是方法可以硬件、软件或硬件以及软件的组合的实体实施例加以实现。因此本发明的保护范围应当以权利要求所记载的范围为准。

Claims (10)

1.一种系统单晶片，其特征在于，包括：
一第一终端电路，记录一第一属性设定值；
一第二终端电路，记录一第二属性设定值；以及
一第一分配电路，根据一第一输出指令的地址信息，分派所述第一输出指令予所述第一终端电路或第二终端电路，
其中，当所述第一分配电路分派所述第一输出指令予所述第一终端电路时，所述第一终端电路判断所述第一输出指令的属性信息是否符合所述第一属性设定值，当所述第一输出指令的属性信息符合所述第一属性设定值时，所述第一终端电路执行所述第一输出指令，
其中，当所述第一分配电路分派所述第一输出指令予所述第二终端电路时，所述第二终端电路判断所述第一输出指令的属性信息是否符合所述第二属性设定值，当所述第一输出指令的属性信息符合所述第二属性设定值时，所述第二终端电路执行所述第一输出指令。
2.如权利要求1所述的系统单晶片，其特征在于，包括：
一第一主控电路，用于产生第一指令；
路由电路，根据所述第一指令的地址信息，将所述第一指令作为所述第一输出指令提供予所述第一分配电路；
一第三终端电路，记录一第三属性设定值；
一第四终端电路，记录一第四属性设定值；
一第二分配电路，根据一第二输出指令的地址信息，分派所述第二输出指令予所述第三终端电路或第四终端电路，
其中，当所述第二分配电路分派所述第二输出指令予所述第三终端电路时，所述第三终端电路判断所述第二输出指令的属性信息是否符合所述第三属性设定值，当所述第二输出指令的属性信息符合所述第三属性设定值时，所述第三终端电路执行所述第二输出指令，
其中，当所述第二分配电路分派所述第二输出指令予所述第四终端电路时，所述第四终端电路判断所述第二输出指令的属性信息是否符合所述第四属性设定值，当所述第二输出指令的属性信息符合所述第四属性设定值时，所述第四终端电路执行所述第二输出指令。
3.如权利要求2所述的系统单晶片，其特征在于，包括：
一第二主控电路，用于产生一第二指令，
其中所述路由电路根据所述第二指令的地址信息，将所述第二指令作为所述第二输出指令提供予所述第二分配电路，所述路由电路具有一汇流排矩阵架构。
4.如权利要求2所述的系统单晶片，其特征在于，包括：
一高阶控制电路，用于记录一装置属性设定值，
其中，所述高阶控制电路判断一第三输出指令的属性信息是否符合所述装置属性设定值，当所述第三输出指令的属性信息符合所述装置属性设定值时，所述高阶控制电路执行所述第三输出指令，所述路由电路根据所述第一指令的地址信息，将所述第一指令作为所述第三输出指令提供予所述高阶控制电路。
5.如权利要求4所述的系统单晶片，其特征在于，包括：
一直接存储器存取控制器，用于产生一第三指令，
其中所述路由电路根据所述第三指令的地址信息，将所述第三指令作为所述第三输出指令提供予所述高阶控制电路。
6.如权利要求4所述的系统单晶片，其特征在于，其中所述高阶控制电路直接耦接所述路由电路，所述高阶控制电路的操作频率大于所述第一终端电路及第二终端电路的操作频率。
7.如权利要求1所述的系统单晶片，其特征在于，其中所述第一分配电路为一周边桥接器，当所述第一分配电路分派所述第一输出指令予所述第一终端电路，并且所述第一输出指令的属性信息不符合所述第一属性设定值时，所述第一终端电路忽视所述第一输出指令。
8.如权利要求1所述的系统单晶片，其特征在于，当所述第一分配电路分派所述第一输出指令予所述第一终端电路，并且所述第一输出指令的属性信息不符合所述第一属性设定值时，所述第一终端电路发出一中断信号。
9.一种控制方法，适用于一个系统单晶片，其特征在于，所述系统单晶片具有一第一终端电路、第二终端电路以及第一分配电路，所述控制方法包括：
存储一第一属性设定值于所述第一终端电路中；
存储一第二属性设定值于所述第二终端电路中；
解码一第一输出指令，用于分派所述第一输出指令予所述第一终端电路或第二终端电路，
其中，当所述第一输出指令被分派予所述第一终端电路时，所述第一终端电路判断所述第一输出指令的属性信息是否符合所述第一属性设定值，当所述第一输出指令的属性信息符合所述第一属性设定值时，所述第一终端电路执行所述第一输出指令，
其中，当所述第一分配电路分派所述第一输出指令予所述第二终端电路时，所述第二终端电路判断所述第一输出指令的属性信息是否符合所述第二属性设定值，当所述第一输出指令的属性信息符合所述第二属性设定值时，所述第二终端电路执行所述第一输出指令。
10.如权利要求9所述的控制方法，其特征在于，包括：
存储一装置属性设定值于一高阶控制电路中；
提供所述第一输出指令予所述高阶控制电路，
其中，所述高阶控制电路判断所述第一输出指令的属性信息是否符合所述装置属性设定值，当所述第一输出指令的属性信息符合所述装置属性设定值时，所述高阶控制电路执行所述第一输出指令。
CN202111643111.0A 2021-02-05 2021-12-29 系统单晶片及控制方法 Pending CN114860646A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW110104508A TWI797554B (zh) 2021-02-05 2021-02-05 系統單晶片及控制方法
TW110104508 2021-02-05

Publications (1)

Publication Number Publication Date
CN114860646A true CN114860646A (zh) 2022-08-05

Family

ID=82628148

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111643111.0A Pending CN114860646A (zh) 2021-02-05 2021-12-29 系统单晶片及控制方法

Country Status (3)

Country Link
US (1) US20220253400A1 (zh)
CN (1) CN114860646A (zh)
TW (1) TWI797554B (zh)

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5870617A (en) * 1994-12-22 1999-02-09 Texas Instruments Incorporated Systems, circuits and methods for mixed voltages and programmable voltage rails on integrated circuits
US5627962A (en) * 1994-12-30 1997-05-06 Compaq Computer Corporation Circuit for reassigning the power-on processor in a multiprocessing system
US6055619A (en) * 1997-02-07 2000-04-25 Cirrus Logic, Inc. Circuits, system, and methods for processing multiple data streams
US6138183A (en) * 1998-05-06 2000-10-24 Ess Technolgoy Inc. Transparent direct memory access
US6816750B1 (en) * 2000-06-09 2004-11-09 Cirrus Logic, Inc. System-on-a-chip
US7539208B2 (en) * 2004-05-25 2009-05-26 Cisco Technology, Inc. Timing system for modular cable modem termination system
US8205019B2 (en) * 2005-09-30 2012-06-19 Intel Corporation DMA transfers of sets of data and an exclusive or (XOR) of the sets of data
US9432298B1 (en) * 2011-12-09 2016-08-30 P4tents1, LLC System, method, and computer program product for improving memory systems
TWI506540B (zh) * 2012-07-19 2015-11-01 Nuvoton Technology Corp 亂數產生電路與方法
TWI521935B (zh) * 2013-08-08 2016-02-11 新唐科技股份有限公司 加解密裝置及其加解密方法
US9804877B2 (en) * 2014-09-16 2017-10-31 Unisys Corporation Reset of single root PCI manager and physical functions within a fabric
US9998434B2 (en) * 2015-01-26 2018-06-12 Listat Ltd. Secure dynamic communication network and protocol
CN105093984A (zh) * 2015-07-21 2015-11-25 北京爱思汇众科技发展有限公司 物联网控制平台、物联网装置、控制设备及控制方法
TWI648638B (zh) * 2017-01-11 2019-01-21 國立中央大學 多微控制器系統、物聯網閘道系統、以及基於橋接器的多微控制器系統之控制方法
CN107070926A (zh) * 2017-04-19 2017-08-18 济南浪潮高新科技投资发展有限公司 一种对电子设备进行统一操作的结构及方法
US11431681B2 (en) * 2020-04-07 2022-08-30 Pensando Systems Inc. Application aware TCP performance tuning on hardware accelerated TCP proxy services
TWI808328B (zh) * 2020-06-19 2023-07-11 新唐科技股份有限公司 系統單晶片及控制方法
US11513991B2 (en) * 2020-10-01 2022-11-29 Qualcomm Incorporated Batch operation across an interface
US11392740B2 (en) * 2020-12-18 2022-07-19 SambaNova Systems, Inc. Dataflow function offload to reconfigurable processors
TWI826796B (zh) * 2021-06-17 2023-12-21 新唐科技股份有限公司 資安保護系統及資安保護方法
TWI820434B (zh) * 2021-06-17 2023-11-01 新唐科技股份有限公司 參數檢查系統及參數檢查方法

Also Published As

Publication number Publication date
TWI797554B (zh) 2023-04-01
US20220253400A1 (en) 2022-08-11
TW202232314A (zh) 2022-08-16

Similar Documents

Publication Publication Date Title
EP2587376B1 (en) Systems and methods for semaphore-based protection of shared system resources
US6922740B2 (en) Apparatus and method of memory access control for bus masters
US10445154B2 (en) Firmware-related event notification
US20140223052A1 (en) System and method for slave-based memory protection
US7277972B2 (en) Data processing system with peripheral access protection and method therefor
US10678710B2 (en) Protection scheme for embedded code
CN105740718B (zh) 电子系统、电子装置及电子装置的存取认证方法
US10078568B1 (en) Debugging a computing device
US6546482B1 (en) Invalid configuration detection resource
US11698880B2 (en) System on chip and device layer
US9104472B2 (en) Write transaction interpretation for interrupt assertion
EP3332331B1 (en) Memory access control
WO2008030727A2 (en) Access control of memory space in microprocessor systems
CN115221086A (zh) 总线控制系统、方法以及电子设备
US9678899B2 (en) Method and apparatus for providing memory protection
CN114860646A (zh) 系统单晶片及控制方法
US12099602B2 (en) Secure peripheral component access
CN113468098A (zh) 一种安全访问方法、集成电路及计算机可读存储介质
US12117942B2 (en) Processing system, related integrated circuit, device and method
CN117592082A (zh) 一种基于桥接电路设计的安全访问方法
CN115905108A (zh) 一种用于risc-v芯片的iopmp架构实现方法
KR20210137096A (ko) 데이터 센터 내의 라이센싱된 프로그램가능 디바이스들에 대해 코어들의 실행 로킹

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination