CN106033231A - 一种信息处理方法、时钟分频装置及信息处理系统 - Google Patents

Abstract

本发明公开了一种信息处理方法、时钟分频装置及信息处理系统，所述方法包括：获得用于将时钟信号进行分频的时钟分频数；基于所述时钟分频数，确定分频计数器的M位用于对接收到的所述时钟信号进行计数，其中，在所述分频计数器为N位的计数器时，所述M位具体为所述分频计数器的第N-M+1位至第N位，M为大于0的正整数，N为大于M的正整数；将所述分频计数器第N位的值作为所述分频时钟信号输出。本发明提供的信息处理方法，解决了现有技术中存在不能提供一种灵活、高效的时钟分频方案的技术问题，实现了灵活、高效地进行时钟分频的技术效果。

Description

一种信息处理方法、时钟分频装置及信息处理系统

技术领域

本发明涉及电子技术领域，特别涉及一种信息处理方法、时钟分频装置及信息处理系统。

背景技术

随着设计与制造技术的发展，集成电路设计从晶体管的集成发展到逻辑门的集成，现在又发展到SoC(System-on-Chip，片上系统)设计技术。SoC技术可以有效地降低电子/信息系统产品的开发成本，缩短开发周期，提高产品的竞争力，是未来工业界将采用的最主要的产品开发方式，所以，SoC技术已成为当今数字集成电路设计的重要方向。在现有技术中，SoC系统可与各种各样的外接电子设备连接，这些与SoC系统外接的电子设备(例如，鼠标、键盘)的处理速度较慢，因此，外接的电子设备经常需要SoC系统输出一个较慢时钟，用于与SoC系统通讯中的数据同步。

由于SoC系统在外接电子设备，且外接的电子设备需要的时钟频率较慢时，现有技术是直接使用SoC系统的分频控制器，设置所需分频。这样会在SoC系统时钟树上，添加新的时钟，浪费了系统资源、增加了功耗和面积，同时也增加了集成电路后端设计中的复杂度。所以，现有技术存在不能提供一种灵活、高效的时钟分频方案的技术问题。

发明内容

本发明实施例提供一种信息处理方法、时钟分频装置及信息处理系统，用以解决现有技术中存在不能提供一种灵活、高效的时钟分频方案的技术问题。

本发明实施例一方面提供了一种信息处理方法包括：

获得用于将时钟信号进行分频的时钟分频数；

基于所述时钟分频数，确定分频计数器的M位用于对接收到的所述时钟信号进行计数，其中，在所述分频计数器为N位的计数器时，所述M位具体为所述分频计数器的第N-M+1位至第N位，M为大于0的正整数，N为大于M的正整数；

将所述分频计数器第N位的值作为所述分频时钟信号输出。

可选的，所述获得用于将时钟信号进行分频的时钟分频数，具体包括：

接收第一模块发送的将所述时钟信号进行分频的请求信息；

基于所述请求信息，获得所述第一模块所需的第一时钟频率及产生所述时钟信号的时钟模块的第二时钟频率；

基于所述第一时钟频率与所述第二时钟频率，确定所述时钟分频数。

可选的，所述基于所述请求信息，获得所述第一模块所需的第二时钟频率及时钟模块产生所述时钟信号的第一时钟频率，具体包括：

获得所述时钟信号传输至所述第一模块的传播时延；

判断所述传播时延是否小于第一阈值，获得第一判断结果；

在所述第一判断结果为是时，获得所述第一时钟频率及所述第二时钟频率。

可选的，在所述判断所述传播时延是否小于第一阈值，获得第一判断结果之后，所述方法还包括：

在所述第一判断结果为否时，将所述请求信息发送至与所述分频计数器不同的第二分频计数器。

可选的，在所述将所述分频计数器第N位的值作为所述分频时钟信号输出之后，所述方法还包括：

基于所述分频时钟信号，接收所述第一模块发送的数据；和/或

基于所述分频时钟信号，发送数据至所述第一模块。

本发明实施例另一方面提供一种时钟分频装置，包括：

第一获取单元，用于获得用于将时钟信号进行分频的时钟分频数；

第一计数单元，用于基于所述时钟分频数，确定分频计数器的M位用于对接收到的所述时钟信号进行计数，其中，在所述分频计数器为N位的计数器时，所述M位具体为所述分频计数器的第N-M+1位至第N位，M为大于0的正整数，N为大于M的正整数；

第一输出单元，用于将所述分频计数器第N位的值作为所述分频时钟信号输出。

可选的，所述第一获取单元具体包括：

第一接收模块，用于接收第一模块发送的将所述时钟信号进行分频的请求信息；

第一获取模块，用于基于所述请求信息，获得所述第一模块所需的第一时钟频率及产生所述时钟信号的时钟模块的第二时钟频率；

第一确定模块，用于基于所述第一时钟频率与所述第二时钟频率，确定所述时钟分频数。

可选的，所述第一获取模块具体包括：

第一获取子模块，用于获得所述时钟信号传输至所述第一模块的传播时延；

第一判断子模块，用于判断所述传播时延是否小于第一阈值，获得第一判断结果；

第二获取子模块，用于在所述第一判断结果为是时，获得所述第一时钟频率及所述第二时钟频率。

可选的，所述第一获取模块具体还包括：

第一发送子模块，用于在所述第一判断结果为否时，将所述请求信息发送至与所述分频计数器不同的第二分频计数器。

可选的，所述时钟分频装置还包括：

第一接收单元，用于基于所述分频时钟信号，接收所述第一模块发送的数据；和/或

第一发送单元，用于基于所述分频时钟信号，发送数据至所述第一模块。

本发明实施例一方面提供了一种信息处理系统，包括：

分频计数器；

第一模块，与所述分频计数器连接；

其中，在所述分频计数器获得的接收一时钟信号时，所述分频计数器基于所述第一模块所需的第一时钟频率及产生所述时钟信号的时钟模块的第二时钟频率，确定用于将所述时钟信号进行分频的时钟分频数；基于所述时钟分频数，确定分频计数器的M位用于对接收到的所述时钟信号进行计数，其中，在所述分频计数器为N位的计数器时，所述M位具体为所述分频计数器的第N-M+1位至第N位，M为大于0的正整数，N为大于M的正整数；将所述分频计数器第N位的值作为所述分频时钟信号输出至所述第一模块。

本申请实施例中的上述一个或多个技术方案，至少具有如下一种或多种技术效果：

1、由于在本申请实施例中的技术方案中，采用了获得用于将时钟信号进行分频的时钟分频数；基于所述时钟分频数，确定分频计数器的M位用于对接收到的所述时钟信号进行计数，其中，在所述分频计数器为N位的计数器时，所述M位具体为所述分频计数器的第N-M+1位至第N位，M为大于0的正整数，N为大于M的正整数；将所述分频计数器第N位的值作为所述分频时钟信号输出的技术手段。这样，将分频计数器的计数位由低位挪至高位后，由于计数器的最高位本身是一个输出位，因此，直接将分频计数器的最高位的值作为分频时钟信号输出，即：分频计数器的最高位的值即为时钟信号的值。无需像现有技术一样，在系统时钟树上，添加新的时钟，使用系统的分频控制器来产生分频时钟信号。从而解决了现有技术中不能提供一种灵活、高效的时钟分频方案的技术问题，并且，申请实施例中的技术方案可实现节约系统资源，减少系统功耗以及降低系统设计复杂度的技术效果。

2、由于在本申请实施例中的技术方案中，采用了获得所述时钟信号传输至所述第一模块的传播时延；判断所述传播时延是否小于第一阈值，获得第一判断结果；在所述第一判断结果为否时，将所述请求信息发送至与所述分频计数器不同的第二分频计数器的技术手段。这样，在时钟信号传输至所述第一模块的传播时延较长时，代表第一模块与分频器距离较远，此时，将第一模块发送的请求时钟分频的请求信息发送至与第一模块距离较近的第二分频计数器。进而，利用第二分频器来产生第一模块所述的分频时钟信号。这样，能有效减少分频时钟信号传输至第一模块的传输延时，进而减少信号传输延时给数据同步带来的影响。

附图说明

为了更清楚地说明本申请实施例或现有技术方案中的技术方案，下面对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例。

图1为本申请实施例一中信息处理方法的流程图；

图2为本申请实施例一中信息处理方法的步骤S101的实现流程图；

图3为本申请实施例一中信息处理方法的步骤S202的实现流程图；

图4为本申请实施例二中时钟分频装置的结构图；

图5为本申请实施例六中一种信息处理系统的结构图。

具体实施方式

本发明实施例提供一种信息处理方法、时钟分频装置及信息处理系统，用以解决现有技术中存在不能提供一种灵活、高效的时钟分频方案的技术问题，实现了灵活、高效地进行时钟分频的技术效果。

本发明实施例中的技术方案为解决上述的技术问题，总体思路如下：

一种信息处理方法，包括：

获得用于将时钟信号进行分频的时钟分频数；

基于所述时钟分频数，确定分频计数器的M位用于对接收到的所述时钟信号进行计数，其中，在所述分频计数器为N位的计数器时，所述M位具体为所述分频计数器的第N-M+1位至第N位，M为大于0的正整数，N为大于M的正整数；

将所述分频计数器第N位的值作为所述分频时钟信号输出。

由于在本申请实施例中的技术方案中，采用了获得用于将时钟信号进行分频的时钟分频数；基于所述时钟分频数，确定分频计数器的M位用于对接收到的所述时钟信号进行计数，其中，在所述分频计数器为N位的计数器时，所述M位具体为所述分频计数器的第N-M+1位至第N位，M为大于0的正整数，N为大于M的正整数；将所述分频计数器第N位的值作为所述分频时钟信号输出的技术手段。这样，将分频计数器的计数位由低位挪至高位后，由于计数器的最高位本身是一个输出位，因此，直接将分频计数器的最高位的值作为分频时钟信号输出，即：分频计数器的最高位的值即为时钟信号的值。无需像现有技术一样，在系统时钟树上，添加新的时钟，使用系统的分频控制器来产生分频时钟信号。从而解决了现有技术中不能提供一种灵活、高效的时钟分频方案的技术问题，并且，申请实施例中的技术方案可实现节约系统资源，减少系统功耗以及降低系统设计复杂度的技术效果。

下面结合附图对本申请实施例技术方案的主要实现原理、具体实施方式及其对应能够达到的有益效果进行详细的阐述。

实施例一

在具体实施过程中，该信息处理方法可应用于一电子设备中，所述电子设备可以是手机、平板电脑、笔记本电脑，也可以是别的电子设备，在此，就不一一举例了。

请参考图1，本发明实施例提供一种信息处理方法，包括：

S101：获得用于将时钟信号进行分频的时钟分频数；

S102：基于所述时钟分频数，确定分频计数器的M位用于对接收到的所述时钟信号进行计数，其中，在所述分频计数器为N位的计数器时，所述M位具体为所述分频计数器的第N-M+1位至第N位，M为大于0的正整数，N为大于M的正整数；

具体的，电子设备中SoC系统芯片中的时钟模块具有多个标准寄存器，从多个标准寄存器中任一确定出一个作为分频计数器。该分频计数器的有效位数为N位，比如：有效位数为8位、16位、32位的计数器。在电子设备获得的时钟分频数后，基于该时钟分频数即可确定分频计数器的M位用于对接收到的时钟模块产生的时钟信号进行计数。即：确定分频计数器的第N-M+1位至第N位用于对接收到的时钟模块产生的时钟信号进行计数。比如：分频计数器的有效位数为8位，且电子设备获得的时钟分频数为4时，由于2的2次幂为4，因此电子设备确定分频计数器的第7位及第8位用于用于对接收到的SoC系统芯片中时钟模块产生的时钟信号进行计数。

S103：将所述分频计数器第N位的值作为所述分频时钟信号输出。

在本实施例中，电子设备将分频计数器的最高位的值，即：第N位的值，作为所述分频时钟信号输出至第一模块。比如：

分频计数器的有效位数为8位，电子设备确定分频计数器的第7位及第8位用于用于对接收到的SoC系统芯片中时钟模块产生的时钟信号进行计数，在每接收到一个时钟信号时，就计一次数，直至计数至第7位及第8位的数值为二进制的11时，在下一次计数时，重新从00开始计数。在初始状态，分频计数器的第8位与第7位计数值为二进制的00，此时，分频计数器的最高位值为0，即输出的分频后的时钟信号的值为0；在分频计数器接到第一个时钟信号时，分频计数器的第8位与第7位计数值为二进制的01，此时，分频计数器的最高位值为0，即输出的分频后的时钟信号的值仍为0；在分频计数器接到第二个时钟信号时，分频计数器的第8位与第7位计数值为二进制的10，此时，分频计数器的最高位值为1，即输出的分频后的时钟信号的值由0转变为1；在分频计数器接到第三个时钟信号时，分频计数器的第8位与第7位计数值为二进制的11，此时，分频计数器的最高位值为1，即输出的分频后的时钟信号的值维持为1；在分频计数器接到第四个时钟信号时，分频计数器的第8位与第7位为二进制的00，此时，分频计数器的最高位值为0，即输出的分频后的时钟信号的值由1变为0。由此方式，即可将时钟信号4分频，输出的分频时钟信号比时钟模块产生的时钟信号慢4倍。并且将分频时钟信号输出至第一模块。

在执行完步骤S103之后，本申请实施例中的方法还包括如下步骤：

基于所述分频时钟信号，接收所述第一模块发送的数据；和/或

基于所述分频时钟信号，发送数据至所述第一模块。

具体的，电子设备中SoC系统需要接收第一模块发送的数据时，必须是在SoC系统产生一个分频时钟信号时，才能接收该数据。同理，电子设备中SoC系统需要向第一模块发送数据时，必须是在SoC系统产生一个分频时钟信号时，才能发送数据。并且，由于第一模块接收到该时钟分频信号，所以，第一模块需要接收SoC系统发送的数据时，必须是在接收到一个分频时钟信号时，才能接收该数据。同理，第一模块需要向电子设备中SoC系统发送数据时，必须是接收到一个分频时钟信号时，才能发送数据。即：SoC系统与第一模块间数据的传输都是基于分频时钟信号的，由此，即可实现SoC系统与第一模块间传输数据的同步。

请参考图2，在执行本实施例的信息处理方法时，步骤S101获得用于将时钟信号进行分频的时钟分频数，具体实现包括如下几个步骤：

S201：接收第一模块发送的将所述时钟信号进行分频的请求信息；

如果以电子设备中的SoC系统芯片为例，并且该SoC系统芯片上集成有多个处理模块，在SoC系统芯片中的时钟模块可产生第二时钟频率的时钟信号。并且，SoC系统芯片可以外接许多电子设备，如：鼠标、键盘、音箱的电子设备。由于笔记本SoC系统芯片产生的时钟信号的频率较快，当第一模块需要较慢时钟频率的时钟信号时，就向SoC系统芯片中的时钟模块发送将系统提供的时钟信号进行分频的请求信息。其中，第一模块是一个需要的时钟频率小于第二时钟频率的模块，具体的，第一模块可以是与SoC系统芯片连接的外接设备，也可以是SoC系统芯片上的一个模块，在此，本申请不做限制。

S202：基于所述请求信息，获得所述第一模块所需的第一时钟频率及产生所述时钟信号的时钟模块的第二时钟频率；

S203：基于所述第一时钟频率与所述第二时钟频率，确定所述时钟分频数。

在电子设备获得第一模块所需的第一时钟频率及SoC系统芯片产生时钟信号的时钟模块的第二时钟频率后，根据一定的算法可确定时钟分频数。比如：电子设备获得第一模块所需的第一时钟频率为10M，且获得SoC系统芯片中的时钟模块产生的时钟信号的第二时钟频率为80M，此时，确定出的时钟分频数为第二时钟频率为80M除以第一时钟频率为10M，即：确定出的时钟分频数为8，表明需要将SoC系统芯片中的时钟模块产生的时钟信号进行8分频。

请参考图3，为了减少时延，本发明实施例所提供的方案中步骤S202获得所述第一模块所需的第一时钟频率及产生所述时钟信号的时钟模块的第二时钟频率具体实现包括如下几个步骤：

S301：获得所述时钟信号传输至所述第一模块的传播时延；

在电子设备的SoC系统芯片的时钟模块接收到第一模块发送的上述请求信息后，电子设备获得时钟信号由时钟模块传输至第一模块的传播时延。

S302：判断所述传播时延是否小于第一阈值，获得第一判断结果，当所述第一判断结果为是时，转入S303；否则转入S304；

S303：获得所述第一时钟频率及所述第二时钟频率。

在获得该传播时延后，电子设备判断该传播时延是否小于第一阈值。在电子设备确定系统产生的时钟信号由时钟模块传输至第一模块的传播时延小于第一阈值时，获得第一模块所需的第一时钟频率及SoC系统芯片中的时钟模块产生时钟信号的第二时钟频率。比如：电子设备获得的时钟信号由时钟模块传输至第一模块的传播时延为0.03ms，而预设的第一阈值为0.1ms，电子设备确定传播时延0.03ms小于第一阈值0.1ms，表明第一模块距离时钟模块中的分频计数器比较近，适合用该分频计数器来为第一模块产生其需要的较慢的分频时钟信号。进一步，电子设备从SoC系统芯片的标识信息中读取到SoC系统芯片产生的时钟信号的频率为80M。并且，电子设备接收到的第一模块发送的请求信息中携带的第一模块所需的第一时钟频率为10M。或者，电子设备向第一模块发送请求第一模块所需的第一时钟频率的消息，第一模块在接收到该消息后，将第一时钟频率信息发送给笔记本。其中，第一阈值是预设在电子设备中的数值，可设置为0.1ms、0.2ms、0.3ms等，在具体实施过程中，可根据实际需要了来设置第一阈值。

S304：将所述请求信息发送至与所述分频计数器不同的第二分频计数器。

在电子设备确定系统产生的时钟信号由时钟模块传输至第一模块的传播时延大于或等于第一阈值时，将第一模块发送的请求信息发送至第二时钟分频器，其中，第二时钟分频器与第一模块间的距离较近。比如：电子设备获得的时钟信号由时钟模块传输至第一模块的传播时延为0.2ms，而预设的第一阈值为0.1ms，电子设备确定传播时延0.2ms大于第一阈值0.1ms，表明第一模块距离时钟模块中的分频计数器比较远，不适合用该分频计数器来为第一模块产生其需要的较慢的分频时钟信号。其中，第一阈值是预设在电子设备中的数值，可设置为0.1ms、0.2ms、0.3ms等，在具体实施过程中，可根据实际需要来设置第一阈值。

实施例二

请参考图4，本申请实施例还提供一种时钟分频装置，包括：

第一获取单元401，用于获得用于将时钟信号进行分频的时钟分频数；

第一计数单元402，用于基于所述时钟分频数，确定分频计数器的M位用于对接收到的所述时钟信号进行计数，其中，在所述分频计数器为N位的计数器时，所述M位具体为所述分频计数器的第N-M+1位至第N位，M为大于0的正整数，N为大于M的正整数；

第一输出单元403，用于将所述分频计数器第N位的值作为所述分频时钟信号输出。

为了能确定将时钟信号进行分频的时钟分频数，所述第一获取单元具体包括：

第一接收模块，用于接收第一模块发送的将所述时钟信号进行分频的请求信息；

第一获取模块，用于基于所述请求信息，获得所述第一模块所需的第一时钟频率及产生所述时钟信号的时钟模块的第二时钟频率；

第一确定模块，用于基于所述第一时钟频率与所述第二时钟频率，确定所述时钟分频数。

为了能减少数据传输的延时，所述第一获取模块具体包括：

第一获取子模块，用于获得所述时钟信号传输至所述第一模块的传播时延；

第一判断子模块，用于判断所述传播时延是否小于第一阈值，获得第一判断结果；

第二获取子模块，用于在所述第一判断结果为是时，获得所述第一时钟频率及所述第二时钟频率。

所述第一获取模块具体还包括：

第一发送子模块，用于在所述第一判断结果为否时，将所述请求信息发送至与所述分频计数器不同的第二分频计数器。

为了能实现数据的同步传输，所述时钟分频装置还包括：

第一接收单元，用于基于所述分频时钟信号，接收所述第一模块发送的数据；和/或

第二接收单元，用于基于所述分频时钟信号，发送数据至所述第一模块。

实施例三

请参考图5，本申请实施例还提供一种信息处理系统，包括：

分频计数器501；

第一模块502，与所述分频计数器连接；

其中，在所述分频计数器获得的接收一时钟信号时，所述分频计数器基于所述第一模块所需的第一时钟频率及产生所述时钟信号的时钟模块的第二时钟频率，确定用于将所述时钟信号进行分频的时钟分频数；基于所述时钟分频数，确定分频计数器的M位用于对接收到的所述时钟信号进行计数，其中，在所述分频计数器为N位的计数器时，所述M位具体为所述分频计数器的第N-M+1位至第N位，M为大于0的正整数，N为大于M的正整数；将所述分频计数器第N位的值作为所述分频时钟信号输出至所述第一模块。

通过本申请实施例中的一个或多个技术方案，可以实现如下一个或多个技术效果：

1、由于在本申请实施例中的技术方案中，采用了获得用于将时钟信号进行分频的时钟分频数；基于所述时钟分频数，确定分频计数器的M位用于对接收到的所述时钟信号进行计数，其中，在所述分频计数器为N位的计数器时，所述M位具体为所述分频计数器的第N-M+1位至第N位，M为大于0的正整数，N为大于M的正整数；将所述分频计数器第N位的值作为所述分频时钟信号输出的技术手段。这样，将分频计数器的计数位由低位挪至高位后，由于计数器的最高位本身是一个输出位，因此，直接将分频计数器的最高位的值作为分频时钟信号输出，即：分频计数器的最高位的值即为时钟信号的值。无需像现有技术一样，在系统时钟树上，添加新的时钟，使用系统的分频控制器来产生分频时钟信号。从而解决了现有技术中不能提供一种灵活、高效的时钟分频方案的技术问题，并且，申请实施例中的技术方案可实现节约系统资源，减少系统功耗以及降低系统设计复杂度的技术效果。

2、由于在本申请实施例中的技术方案中，采用了获得所述时钟信号传输至所述第一模块的传播时延；判断所述传播时延是否小于第一阈值，获得第一判断结果；在所述第一判断结果为否时，将所述请求信息发送至与所述分频计数器不同的第二分频计数器的技术手段。这样，在时钟信号传输至所述第一模块的传播时延较长时，代表第一模块与分频器距离较远，此时，将第一模块发送的请求时钟分频的请求信息发送至与第一模块距离较近的第二分频计数器。进而，利用第二分频器来产生第一模块所述的分频时钟信号。这样，能有效减少分频时钟信号传输至第一模块的传输延时，进而减少信号传输延时给系统与第一模块间的数据同步带来的影响。

本领域内的技术人员应明白，本发明的实施例可提供为方法、系统、或计算机程序产品。因此，本发明可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本发明可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。

本发明是参照根据本发明实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。

这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。

这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。

具体来讲，本申请实施例中的信息处理方法对应的计算机程序指令可以被存储在光盘，硬盘，U盘等存储介质上，当存储介质中的与信息处理方法对应的计算机程序指令被一电子设备读取或被执行时，包括如下步骤：

获得用于将时钟信号进行分频的时钟分频数；

基于所述时钟分频数，确定分频计数器的M位用于对接收到的所述时钟信号进行计数，其中，在所述分频计数器为N位的计数器时，所述M位具体为所述分频计数器的第N-M+1位至第N位，M为大于0的正整数，N为大于M的正整数；

将所述分频计数器第N位的值作为所述分频时钟信号输出。

可选的，所述存储介质中存储的与步骤：获得用于将时钟信号进行分频的时钟分频数，对应的计算机指令在被具体执行过程中，具体包括如下步骤：

接收第一模块发送的将所述时钟信号进行分频的请求信息；

基于所述请求信息，获得所述第一模块所需的第一时钟频率及产生所述时钟信号的时钟模块的第二时钟频率；

基于所述第一时钟频率与所述第二时钟频率，确定所述时钟分频数。

可选的，所述存储介质中存储的与步骤：基于所述请求信息，获得所述第一模块所需的第二时钟频率及时钟模块产生所述时钟信号的第一时钟频率，对应的计算机指令在被具体执行过程中，具体包括如下步骤：

获得所述时钟信号传输至所述第一模块的传播时延；

判断所述传播时延是否小于第一阈值，获得第一判断结果；

在所述第一判断结果为是时，获得所述第一时钟频率及所述第二时钟频率。

可选的，当存储介质中的与信息处理方法对应的计算机程序指令被第一电子设备读取或被执行时，在步骤判断所述传播时延是否小于第一阈值，获得第一判断结果之后，还包括如下步骤：

在所述第一判断结果为否时，将所述请求信息发送至与所述分频计数器不同的第二分频计数器。

可选的，当存储介质中的与信息处理方法对应的计算机程序指令被第一电子设备读取或被执行时，在步骤将所述分频计数器第N位的值作为所述分频时钟信号输出之后，还包括如下步骤：

基于所述分频时钟信号，接收所述第一模块发送的数据；和/或

基于所述分频时钟信号，发送数据至所述第一模块。

尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (11)

1.一种信息处理方法，包括：

获得用于将时钟信号进行分频的时钟分频数；

基于所述时钟分频数，确定分频计数器的M位用于对接收到的所述时钟信号进行计数，其中，在所述分频计数器为N位的计数器时，所述M位具体为所述分频计数器的第N-M+1位至第N位，M为大于0的正整数，N为大于M的正整数；

将所述分频计数器第N位的值作为所述分频时钟信号输出。

2.如权利要求1所述的方法，其特征在于，所述获得用于将时钟信号进行分频的时钟分频数，具体包括：

接收第一模块发送的将所述时钟信号进行分频的请求信息；

基于所述请求信息，获得所述第一模块所需的第一时钟频率及产生所述时钟信号的时钟模块的第二时钟频率；

基于所述第一时钟频率与所述第二时钟频率，确定所述时钟分频数。

3.如权利要求2所述的方法，其特征在于，所述基于所述请求信息，获得所述第一模块所需的第二时钟频率及时钟模块产生所述时钟信号的第一时钟频率，具体包括：

获得所述时钟信号传输至所述第一模块的传播时延；

判断所述传播时延是否小于第一阈值，获得第一判断结果；

在所述第一判断结果为是时，获得所述第一时钟频率及所述第二时钟频率。

4.如权利要求3所述的方法，其特征在于，在所述判断所述传播时延是否小于第一阈值，获得第一判断结果之后，所述方法还包括：

在所述第一判断结果为否时，将所述请求信息发送至与所述分频计数器不同的第二分频计数器。

5.如权利要求2-4中任一权项所述的方法，其特征在于，在所述将所述分频计数器第N位的值作为所述分频时钟信号输出之后，所述方法还包括：

基于所述分频时钟信号，接收所述第一模块发送的数据；和/或

基于所述分频时钟信号，发送数据至所述第一模块。

6.一种时钟分频装置，包括：

第一获取单元，用于获得用于将时钟信号进行分频的时钟分频数；

第一计数单元，用于基于所述时钟分频数，确定分频计数器的M位用于对接收到的所述时钟信号进行计数，其中，在所述分频计数器为N位的计数器时，所述M位具体为所述分频计数器的第N-M+1位至第N位，M为大于0的正整数，N为大于M的正整数；

第一输出单元，用于将所述分频计数器第N位的值作为所述分频时钟信号输出。

7.如权利要求6所述的时钟分频装置，其特征在于，所述第一获取单元具体包括：

第一接收模块，用于接收第一模块发送的将所述时钟信号进行分频的请求信息；

第一获取模块，用于基于所述请求信息，获得所述第一模块所需的第一时钟频率及产生所述时钟信号的时钟模块的第二时钟频率；

第一确定模块，用于基于所述第一时钟频率与所述第二时钟频率，确定所述时钟分频数。

8.如权利要求7所述的时钟分频装置，其特征在于，所述第一获取模块具体包括：

第一获取子模块，用于获得所述时钟信号传输至所述第一模块的传播时延；

第一判断子模块，用于判断所述传播时延是否小于第一阈值，获得第一判断结果；

第二获取子模块，用于在所述第一判断结果为是时，获得所述第一时钟频率及所述第二时钟频率。

9.如权利要求8所述的时钟分频装置，其特征在于，所述第一获取模块具体还包括：

第一发送子模块，用于在所述第一判断结果为否时，将所述请求信息发送至与所述分频计数器不同的第二分频计数器。

10.如权利要求7-9中任一权项所述的时钟分频装置，其特征在于，所述时钟分频装置还包括：

第一接收单元，用于基于所述分频时钟信号，接收所述第一模块发送的数据；和/或

第一发送单元，用于基于所述分频时钟信号，发送数据至所述第一模块。

11.一种信息处理系统，包括：

分频计数器；

第一模块，与所述分频计数器连接；

其中，在所述分频计数器获得的接收一时钟信号时，所述分频计数器基于所述第一模块所需的第一时钟频率及产生所述时钟信号的时钟模块的第二时钟频率，确定用于将所述时钟信号进行分频的时钟分频数；基于所述时钟分频数，确定分频计数器的M位用于对接收到的所述时钟信号进行计数，其中，在所述分频计数器为N位的计数器时，所述M位具体为所述分频计数器的第N-M+1位至第N位，M为大于0的正整数，N为大于M的正整数；将所述分频计数器第N位的值作为所述分频时钟信号输出至所述第一模块。