CN103713953A - 一种内存数据的搬移装置及方法 - Google Patents
一种内存数据的搬移装置及方法 Download PDFInfo
- Publication number
- CN103713953A CN103713953A CN201310697443.6A CN201310697443A CN103713953A CN 103713953 A CN103713953 A CN 103713953A CN 201310697443 A CN201310697443 A CN 201310697443A CN 103713953 A CN103713953 A CN 103713953A
- Authority
- CN
- China
- Prior art keywords
- instruction
- dimensional
- data
- module
- dma module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
本发明提供了一种内存数据的搬移装置及方法。所述装置包括:拆分模块,用于将获取到的多维数据搬移指令拆分成多个一维数据搬移指令;调度模块,将所述一维数据搬移指令分配至处于空闲状态的DMA模块;所述DMA模块,用于执行所述一维数据搬移指令;其中,所述DMA模块为多个。采用本发明的装置及方法,可以解决处于空闲状态的逻辑电路无法得到充分利用,造成了硬件资源浪费的问题。
Description
技术领域
本申请涉及数据处理领域,特别是涉及一种内存数据的搬移装置及方法。
背景技术
内存数据是指存储在内存中的数据。内存数据的搬移,是指将内存数据从内存中的某个存储地址转移到另外的存储地址。典型的例子就是移动一个外部内存的区块到另一个更快的内存中去。
现有技术中,通常采用DMA(Direct Memory Access,直接内存存取)技术进行内存数据的搬移。DMA是所有现代电脑的重要特色,它允许不同速度的硬件装置来沟通,而不需要依于CPU的大量中断负载。
DMA技术中的内存数据搬移指令可以划分为多维数据搬移指令和一维数据搬移指令。其中,一维数据搬移指令是指对于连续个字节的数据的搬移指令;多维数据搬移指令是指对于多个源地址或者目标地址不连续的连续个字节的数据的搬移指令。
现有技术中,采用DMA技术进行内存数据的搬移的方法主要是获取多个数据搬移指令,将多个数据搬移指令调度给不同的承载DMA功能的逻辑电路,如果数据搬移指令是多维的,则由承载DMA功能的逻辑电路将每个多维数据搬移指令拆分成一维数据搬移指令,然后执行相应的内存数据搬移动作。
但是,现有技术中的搬移内存数据的方法,对于多个数据搬移指令的执行时间,取决于最复杂的的多维搬移指令在某一个承载DMA功能的逻辑电路上的执行时间。其它的逻辑电路在执行完自身需要执行的数据搬移指令后,就处于空闲状态。相对于仍在执行数据搬移指令的逻辑电路而言,处于空闲状态的逻辑电路无法得到充分利用,造成了硬件资源的浪费。
发明内容
本申请的目的是提供一种内存数据的搬移装置及方法,能够解决处于空闲状态的逻辑电路无法得到充分利用,造成了硬件资源浪费的问题。
为实现上述目的,本申请提供了如下方案:
根据本申请的第一方面的第一种可能的实现方式,本申请提供一种内存数据的搬移装置,包括:
拆分模块,用于将获取到的多维数据搬移指令拆分成多个一维数据搬移指令;
调度模块,将所述一维数据搬移指令分配至处于空闲状态的DMA模块;
所述DMA模块,用于执行所述一维数据搬移指令;
其中,所述DMA模块为多个。
结合第一方面的第二种可能的实现方式,所述拆分模块,具体包括:
参数值确定单元,用于确定所述多维数据搬移指令中的二维参数值和三维参数值;
计算单元,用于根据所述二维参数值和所述三维参数值,计算所述多维数据搬移指令需要拆分成的所述一维数据搬移指令的数目;
拆分单元,用于将所述多维数据搬移指令拆分成所述数目个所述一维数据搬移指令。
结合第一方面的第二种可能的实现方式的第一种具体实现方式,所述计算单元,具体包括:
乘积计算子单元,用于计算所述二维参数值与所述三维参数值的乘积;
数目确定子单元,用于将所述乘积确定为所述需要拆分成的所述一维数据搬移指令的数目。
结合第一方面的第四种可能的实现方式,所述调度模块,具体包括:
模块确定单元,用于确定处于空闲状态的所述DMA模块;
地址信息确定单元,用于确定处于空闲状态的所述DMA模块的地址信息;
分配单元,用于将所述一维数据搬移指令分配至所述地址信息表示的地址。
结合第一方面的第四种可能的实现方式的第一种具体实现方式,所述模块确定单元,具体包括:
电平信号获取子单元,用于获取所述DMA模块的状态位的电平信号;
判断子单元,用于判断所述电平信号的电位状态是否与预设电位状态相同,得到判断结果;
模块确定子单元,用于当所述判断结果为是时,则将所述DMA模块确定为处于空闲状态的所述DMA模块。
根据本申请的第二方面的第一种可能的实现方式,本申请提供一种内存数据的搬移方法,包括:
将获取到的多维数据搬移指令拆分成多个一维数据搬移指令;
将所述一维数据搬移指令分配至处于空闲状态的DMA模块;
由所述DMA模块执行所述一维数据搬移指令。
结合第二方面的第二种可能的实现方式,所述将获取到的多维数据搬移指令拆分成多个一维数据搬移指令,具体包括:
确定所述多维数据搬移指令中的二维参数值和三维参数值;
根据所述二维参数值和所述三维参数值,计算所述多维数据搬移指令需要拆分成的所述一维数据搬移指令的数目;
将所述多维数据搬移指令拆分成所述数目个所述一维数据搬移指令。
结合第二方面的第二种可能的实现方式的第一种具体的实现方式,所述计算所述多维数据搬移指令需要拆分成的所述一维数据搬移指令的数目,具体包括:
计算所述二维参数值与所述三维参数值的乘积;
将所述乘积确定为所述需要拆分成的所述一维数据搬移指令的数目。
结合第二方面的第四种可能的实现方式,所述将所述一维数据搬移指令分配至处于空闲状态的DMA模块,具体包括:
确定处于空闲状态的所述DMA模块;
确定处于空闲状态的所述DMA模块的地址信息;
将所述一维数据搬移指令分配至所述地址信息表示的地址。
结合第二方面的第四种可能的实现方式的第一种具体的实现方式,所述确定处于空闲状态的所述DMA模块,具体包括:
获取所述DMA模块的状态位的电平信号;
判断所述电平信号的电位状态是否与预设电位状态相同,得到判断结果;
当所述判断结果为是时,则确定所述DMA模块处于空闲状态。
根据本申请提供的具体实施例,本申请公开了以下技术效果:
本申请公开的方法或装置,通过在接收到多维数据搬移指令以后,先将所述多维数据搬移指令拆分成多个一维数据搬移指令,再将所述一维数据搬移指令分配至处于空闲状态的DMA模块,而不是像现有技术中那样,先将多维数据搬移指令调度给承载DMA功能的逻辑电路,再由承载DMA功能的逻辑电路将多维数据搬移指令拆分成一维数据搬移指令。因此,本申请实施例中的DMA模块不用再执行拆分指令的操作,只要有处于空闲状态的DMA模块,就可以将等待执行的一维数据搬移指令调度给所述处于空闲状态的DMA模块,所以不会出现一个承载DMA功能的逻辑电路在执行一个复杂的多维数据搬移指令,而另外的承载DMA功能的逻辑电路一直处于空闲状态的情况,从而可以使处于空闲状态的逻辑电路得到充分利用,避免造成硬件资源浪费。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案,下面将对实施例中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1为本申请的内存数据的搬移装置实施例1的结构图;
图2为DMA技术中的多维数据的结构示意图;
图3为本申请提供的一种内存数据的搬移方法实施例1的流程图;
图4为本申请的计算节点的结构图。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
为使本申请的上述目的、特征和优点能够更加明显易懂,下面结合附图和具体实施方式对本申请作进一步详细的说明。
本申请提供的内存数据的搬移装置,可以是集成在数字信号处理器(digitalsingnal processor,DSP)或者CPU中的逻辑电路。
图1为本申请的内存数据的搬移装置实施例1的结构图。如图1所示,该装置可以包括:
拆分模块101,用于将获取到的多维数据搬移指令拆分成多个一维数据搬移指令;
调度模块102,将所述一维数据搬移指令分配至处于空闲状态的DMA模块103;
所述DMA模块103,用于执行所述一维数据搬移指令;
其中,所述DMA模块103为多个。
在本实施例中,在接收到多维数据搬移指令以后,先将所述多维数据搬移指令拆分成多个一维数据搬移指令,再将所述一维数据搬移指令分配至处于空闲状态的DMA模块,而不是像现有技术中那样,先将多维数据搬移指令调度给承载DMA功能的逻辑电路,再由承载DMA功能的逻辑电路将多维数据搬移指令拆分成一维数据搬移指令。因此,本申请实施例中的DMA模块不用再执行拆分指令的操作,只要有处于空闲状态的DMA模块,就可以将等待执行的一维数据搬移指令调度给所述处于空闲状态的DMA模块,所以不会出现一个承载DMA功能的逻辑电路在执行一个复杂的多维数据搬移指令,而另外的承载DMA功能的逻辑电路一直处于空闲状态的情况,从而可以使处于空闲状态的逻辑电路得到充分利用,避免造成硬件资源浪费。
实际应用中,为了计算多维数据搬移指令需要拆分成的一维数据搬移指令的数目,所述拆分模块101,具体可以包括:
参数值确定单元,用于确定所述多维数据搬移指令中的二维参数值和三维参数值;
计算单元,用于根据所述二维参数值和所述三维参数值,计算所述多维数据搬移指令需要拆分成的所述一维数据搬移指令的数目;
拆分单元,用于将所述多维数据搬移指令拆分成所述数目个所述一维数据搬移指令。
一个数据搬移指令可以包含一维参数、二维参数和三维参数。其中,一维参数可以表示一个一维数据搬移指令需要搬移的一维内存数据中包含的字节的数目。二维参数可以表示一个二维数据搬移指令需要搬移的二维内存数据中包含的一维内存数据的数目。三维参数可以表示一个三维数据搬移指令需要搬移的三维内存数据中包含的二维内存数据的数目。
在DMA技术中,一维参数、二维参数和三维参数分别可以采用ACNT、BCNT和CCNT表示。ACNT可以表示一个需要传输的一维内存数据中包含的字节的数目。并且这些字节是连续的。一个一维内存数据可以称为一个阵列(array)。BCNT可以表示一个需要传输的二维内存数据中包含的array的数目。一个二维内存数据可以称为一个帧(frame)。CCNT可以表示一个需要传输的三维内存数据中包含的frame的数目。一个三维内存数据可以称为一个区块(block)。
通常,可以将BCNT和CCNT的值均为1的数据搬移指令称为一维数据搬移指令,可以将只有CCNT的值为1的数据搬移指令称为二维数据搬移指令,可以将ACNT、BCNT和CCNT的值均不为1的数据搬移指令称为三维数据搬移指令。
图2为DMA技术中的多维数据的结构示意图。如图2所示,一维数据搬移指令就可以是用于表示对图2中任意一个阵列进行数据搬移的指令。二维数据搬移指令可以是用于表示对图2中任意一个框架进行数据搬移的指令。三维数据搬移指令可以是用于表示对图2中整体表示的区块进行数据搬移的指令。
由图2可以看出,当ACNT、BCNT和CCNT的参数值确定后,就可以根据BCNT和CCNT计算多维数据搬移指令需要拆分成的一维数据搬移指令的数目。因此,所述计算单元,具体可以包括:
乘积计算子单元,用于计算所述二维参数值(BCNT)与所述三维参数值(CCNT)的乘积;
数目确定子单元,用于将所述乘积确定为所述需要拆分成的所述一维数据搬移指令的数目。
实际应用中,为了能够将所述一维数据搬移指令分配至处于空闲状态的DMA模块,所述调度模块102,具体可以包括:
模块确定单元,用于确定处于空闲状态的所述DMA模块;
地址信息确定单元,用于确定处于空闲状态的所述DMA模块的地址信息;
分配单元,用于将所述一维数据搬移指令分配至所述地址信息表示的地址。
其中,所述模块确定单元,具体可以包括:
电平信号获取子单元,用于获取所述DMA模块的状态位的电平信号;
判断子单元,用于判断所述电平信号的电位状态是否与预设电位状态相同,得到判断结果;
模块确定子单元,用于当所述判断结果为是时,则将所述DMA模块确定为处于空闲状态的所述DMA模块。
实际应用中,DMA模块是承载DMA功能的硬件电路。可以根据DMA模块的状态位的电平信号判断所述DMA模块是否处于空闲状态。具体的,当DMA模块执行完一条一维数据搬移指令以后,可以将自身的状态位的电平设置为高电平。当检测到某个DMA模块的状态位的电平信号为高电平时,就可以确定该DMA模块处于空闲状态,可以为该DMA模块分配一个等待执行的一维数据搬移指令。当然,也可以采用低电平表示DMA模块处于空闲状态。具体采用何种方式,可以根据实际需要进行选择。
可以根据DMA模块的地址位的地址信息,将所述一维数据搬移指令分配至所述地址信息表示的地址。在硬件电路中,可以为多个DMA模块分别分配一个与其他DMA模块不同的硬件地址。根据所述硬件地址,可以将所述一维数据搬移指令分配至对应的DMA模块。
本申请还提供了一种内存数据的搬移方法。
图3为本申请提供的一种内存数据的搬移方法实施例1的流程图。如图3所示,该方法可以包括:
步骤301:将获取到的多维数据搬移指令拆分成多个一维数据搬移指令;
步骤302:将所述一维数据搬移指令分配至处于空闲状态的DMA模块;
步骤303:由所述DMA模块执行所述一维数据搬移指令。
在本实施例中,在接收到多维数据搬移指令以后,先将所述多维数据搬移指令拆分成多个一维数据搬移指令,再将所述一维数据搬移指令分配至处于空闲状态的DMA模块,而不是像现有技术中那样,先将多维数据搬移指令调度给承载DMA功能的逻辑电路,再由承载DMA功能的逻辑电路将多维数据搬移指令拆分成一维数据搬移指令。因此,本申请实施例中的DMA模块不用再执行拆分指令的操作,只要有处于空闲状态的DMA模块,就可以将等待执行的一维数据搬移指令调度给所述处于空闲状态的DMA模块,所以不会出现一个承载DMA功能的逻辑电路在执行一个复杂的多维数据搬移指令,而另外的承载DMA功能的逻辑电路一直处于空闲状态的情况,从而可以使处于空闲状态的逻辑电路得到充分利用,避免造成硬件资源浪费。
实际应用中,一个数据搬移指令可以包含一维参数、二维参数和三维参数。其中,一维参数可以表示一个一维数据搬移指令需要搬移的一维内存数据中包含的字节的数目。二维参数可以表示一个二维数据搬移指令需要搬移的二维内存数据中包含的一维内存数据的数目。三维参数可以表示一个三维数据搬移指令需要搬移的三维内存数据中包含的二维内存数据的数目。
为了计算多维数据搬移指令需要拆分成的一维数据搬移指令的数目,所述将获取到的多维数据搬移指令拆分成多个一维数据搬移指令,具体可以包括:
确定所述多维数据搬移指令中的二维参数值和三维参数值;
根据所述二维参数值和所述三维参数值,计算所述多维数据搬移指令需要拆分成的所述一维数据搬移指令的数目;
将所述多维数据搬移指令拆分成所述数目个所述一维数据搬移指令。
其中,所述计算所述多维数据搬移指令需要拆分成的所述一维数据搬移指令的数目,具体可以包括:
计算所述二维参数值与所述三维参数值的乘积;
将所述乘积确定为所述需要拆分成的所述一维数据搬移指令的数目。
实际应用中,为了能够将所述一维数据搬移指令分配至处于空闲状态的DMA模块,所述将所述一维数据搬移指令分配至处于空闲状态的DMA模块,具体可以包括:
确定处于空闲状态的所述DMA模块;
确定处于空闲状态的所述DMA模块的地址信息;
将所述一维数据搬移指令分配至所述地址信息表示的地址。
其中,所述确定处于空闲状态的所述DMA模块,具体包括:
获取所述DMA模块的状态位的电平信号;
判断所述电平信号的电位状态是否与预设电位状态相同,得到判断结果;
当所述判断结果为是时,则确定所述DMA模块处于空闲状态。
实际应用中,DMA模块是承载DMA功能的硬件电路。可以根据DMA模块的状态位的电平信号判断所述DMA模块是否处于空闲状态。具体的,当DMA模块执行完一条一维数据搬移指令以后,可以将自身的状态位的电平设置为高电平。当检测到某个DMA模块的状态位的电平信号为高电平时,就可以确定该DMA模块处于空闲状态,可以为该DMA模块分配一个等待执行的一维数据搬移指令。当然,也可以采用低电平表示DMA模块处于空闲状态。具体采用何种方式,可以根据实际需要进行选择。
可以根据DMA模块的地址位的地址信息,将所述一维数据搬移指令分配至所述地址信息表示的地址。在硬件电路中,可以为多个DMA模块分别分配一个与其他DMA模块不同的硬件地址。根据所述硬件地址,可以将所述一维数据搬移指令分配至对应的DMA模块。
另外,本申请实施例还提供了一种计算节点,计算节点可能是包含计算能力的主机服务器,或者是个人计算机PC,或者是可携带的便携式计算机或终端等等,本申请具体实施例并不对计算节点的具体实现做限定。
图4为本申请的计算节点的结构图。如图4所示,计算节点700包括:
处理器(processor)710,通信接口(Communications Interface)720,存储器(memory)730,总线740。
处理器710,通信接口720,存储器730通过总线740完成相互间的通信。
处理器710,用于执行程序732。
具体地,程序732可以包括程序代码,所述程序代码包括计算机操作指令。
处理器710可能是一个中央处理器CPU,或者是特定集成电路ASIC(Application Specific Integrated Circuit),或者是被配置成实施本申请实施例的一个或多个集成电路。
存储器730,用于存放程序732。存储器730可能包含高速RAM存储器,也可能还包括非易失性存储器(non-volatile memory),例如至少一个磁盘存储器。程序732具体可以包括图3所示实施例中的相应模块或单元,在此不赘述。
最后,还需要说明的是,在本文中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
通过以上的实施方式的描述,本领域的技术人员可以清楚地了解到本申请可借助软件加必需的硬件平台的方式来实现,当然也可以全部通过硬件来实施,但很多情况下前者是更佳的实施方式。基于这样的理解,本申请的技术方案对背景技术做出贡献的全部或者部分可以以软件产品的形式体现出来,该计算机软件产品可以存储在存储介质中,如ROM/RAM、磁碟、光盘等,包括若干指令用以使得一台计算机设备(可以是个人计算机,服务器,或者网络设备等)执行本申请各个实施例或者实施例的某些部分所述的方法。
本说明书中各个实施例采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似部分互相参见即可。对于实施例公开的方法而言,由于其与实施例公开的装置相对应,所以描述的比较简单,相关之处参见装置部分说明即可。
本文中应用了具体个例对本申请的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本申请的方法及其核心思想;同时,对于本领域的一般技术人员,依据本申请的思想,在具体实施方式及应用范围上均会有改变之处。综上所述,本说明书内容不应理解为对本申请的限制。
Claims (10)
1.一种内存数据的搬移装置,其特征在于,包括:
拆分模块,用于将获取到的多维数据搬移指令拆分成多个一维数据搬移指令;
调度模块,将所述一维数据搬移指令分配至处于空闲状态的DMA模块;
所述DMA模块,用于执行所述一维数据搬移指令;
其中,所述DMA模块为多个。
2.根据权利要求1所述的装置,其特征在于,所述拆分模块,具体包括:
参数值确定单元,用于确定所述多维数据搬移指令中的二维参数值和三维参数值;
计算单元,用于根据所述二维参数值和所述三维参数值,计算所述多维数据搬移指令需要拆分成的所述一维数据搬移指令的数目;
拆分单元,用于将所述多维数据搬移指令拆分成所述数目个所述一维数据搬移指令。
3.根据权利要求2所述的装置,其特征在于,所述计算单元,具体包括:
乘积计算子单元,用于计算所述二维参数值与所述三维参数值的乘积;
数目确定子单元,用于将所述乘积确定为所述需要拆分成的所述一维数据搬移指令的数目。
4.根据权利要求1所述的装置,其特征在于,所述调度模块,具体包括:
模块确定单元,用于确定处于空闲状态的所述DMA模块;
地址信息确定单元,用于确定处于空闲状态的所述DMA模块的地址信息;
分配单元,用于将所述一维数据搬移指令分配至所述地址信息表示的地址。
5.根据权利要求4所述的装置,其特征在于,所述模块确定单元,具体包括:
电平信号获取子单元,用于获取所述DMA模块的状态位的电平信号;
判断子单元,用于判断所述电平信号的电位状态是否与预设电位状态相同,得到判断结果;
模块确定子单元,用于当所述判断结果为是时,则将所述DMA模块确定为处于空闲状态的所述DMA模块。
6.一种内存数据的搬移方法,其特征在于,包括:
将获取到的多维数据搬移指令拆分成多个一维数据搬移指令;
将所述一维数据搬移指令分配至处于空闲状态的DMA模块;
由所述DMA模块执行所述一维数据搬移指令。
7.根据权利要求6所述的方法,其特征在于,所述将获取到的多维数据搬移指令拆分成多个一维数据搬移指令,具体包括:
确定所述多维数据搬移指令中的二维参数值和三维参数值;
根据所述二维参数值和所述三维参数值,计算所述多维数据搬移指令需要拆分成的所述一维数据搬移指令的数目;
将所述多维数据搬移指令拆分成所述数目个所述一维数据搬移指令。
8.根据权利要求7所述的方法,其特征在于,所述计算所述多维数据搬移指令需要拆分成的所述一维数据搬移指令的数目,具体包括:
计算所述二维参数值与所述三维参数值的乘积;
将所述乘积确定为所述需要拆分成的所述一维数据搬移指令的数目。
9.根据权利要求6所述的方法,其特征在于,所述将所述一维数据搬移指令分配至处于空闲状态的DMA模块,具体包括:
确定处于空闲状态的所述DMA模块;
确定处于空闲状态的所述DMA模块的地址信息;
将所述一维数据搬移指令分配至所述地址信息表示的地址。
10.根据权利要求9所述的方法,其特征在于,所述确定处于空闲状态的所述DMA模块,具体包括:
获取所述DMA模块的状态位的电平信号;
判断所述电平信号的电位状态是否与预设电位状态相同,得到判断结果;
当所述判断结果为是时,则确定所述DMA模块处于空闲状态。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310697443.6A CN103713953A (zh) | 2013-12-17 | 2013-12-17 | 一种内存数据的搬移装置及方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310697443.6A CN103713953A (zh) | 2013-12-17 | 2013-12-17 | 一种内存数据的搬移装置及方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN103713953A true CN103713953A (zh) | 2014-04-09 |
Family
ID=50406955
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310697443.6A Pending CN103713953A (zh) | 2013-12-17 | 2013-12-17 | 一种内存数据的搬移装置及方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103713953A (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104965798A (zh) * | 2015-06-10 | 2015-10-07 | 上海华为技术有限公司 | 一种数据处理方法、相关设备以及系统 |
CN108563592A (zh) * | 2018-03-30 | 2018-09-21 | 复旦大学 | 一种加速内存中数据搬移的三维dma电路 |
CN111309268A (zh) * | 2020-02-27 | 2020-06-19 | 上海兆芯集成电路有限公司 | 数据搬移装置与有重叠的数据搬移方法 |
WO2021081730A1 (zh) * | 2019-10-29 | 2021-05-06 | 深圳鲲云信息科技有限公司 | 直接内存访问控制方法、系统、计算机设备及存储介质 |
CN114816566A (zh) * | 2022-04-08 | 2022-07-29 | 山东云海国创云计算装备产业创新中心有限公司 | 一种指令搬移方法、系统、设备以及介质 |
-
2013
- 2013-12-17 CN CN201310697443.6A patent/CN103713953A/zh active Pending
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104965798A (zh) * | 2015-06-10 | 2015-10-07 | 上海华为技术有限公司 | 一种数据处理方法、相关设备以及系统 |
CN104965798B (zh) * | 2015-06-10 | 2018-03-09 | 上海华为技术有限公司 | 一种数据处理方法、相关设备以及系统 |
CN108563592A (zh) * | 2018-03-30 | 2018-09-21 | 复旦大学 | 一种加速内存中数据搬移的三维dma电路 |
WO2021081730A1 (zh) * | 2019-10-29 | 2021-05-06 | 深圳鲲云信息科技有限公司 | 直接内存访问控制方法、系统、计算机设备及存储介质 |
CN113228172A (zh) * | 2019-10-29 | 2021-08-06 | 深圳鲲云信息科技有限公司 | 直接内存访问控制方法、系统、计算机设备及存储介质 |
CN111309268A (zh) * | 2020-02-27 | 2020-06-19 | 上海兆芯集成电路有限公司 | 数据搬移装置与有重叠的数据搬移方法 |
CN111309268B (zh) * | 2020-02-27 | 2023-05-30 | 格兰菲智能科技有限公司 | 数据搬移装置与有重叠的数据搬移方法 |
CN114816566A (zh) * | 2022-04-08 | 2022-07-29 | 山东云海国创云计算装备产业创新中心有限公司 | 一种指令搬移方法、系统、设备以及介质 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN111124305B (zh) | 固态硬盘磨损均衡方法、装置及计算机可读存储介质 | |
CN103713953A (zh) | 一种内存数据的搬移装置及方法 | |
CN105446979A (zh) | 数据挖掘方法和节点 | |
CN103197976A (zh) | 异构系统的任务处理方法及装置 | |
US10289472B2 (en) | Resource leak detection method, apparatus, and system | |
CN104102693A (zh) | 对象处理方法和装置 | |
CN103856548A (zh) | 动态资源调度方法和动态资源调度器 | |
CN103559087A (zh) | 一种虚拟处理器之间的中断的实现方法、相关装置和系统 | |
US11023825B2 (en) | Platform as a service cloud server and machine learning data processing method thereof | |
CN108256182B (zh) | 一种动态可重构fpga的布局方法 | |
CN116467061B (zh) | 一种任务执行的方法、装置、存储介质及电子设备 | |
CN111143039A (zh) | 一种虚拟机的调度方法、装置及计算机存储介质 | |
CN104932933A (zh) | 一种获取自旋锁的方法及装置 | |
CN112433844B (zh) | 一种资源分配方法、系统、设备及计算机可读存储介质 | |
CN104598409A (zh) | 一种处理输入输出请求的方法及设备 | |
CN104216834A (zh) | 一种内存访问的方法、缓冲调度器和内存模块 | |
WO2018006696A1 (zh) | 均衡板卡内存利用率的板卡、方法和系统 | |
CN106201655B (zh) | 虚拟机分配方法和虚拟机分配系统 | |
KR102238600B1 (ko) | 스케쥴러 컴퓨팅 장치, 그것을 포함하는 분산 컴퓨팅 시스템의 데이터 노드 및 그것의 방법 | |
CN104065684A (zh) | 信息处理方法、电子设备和终端设备 | |
CN110019538A (zh) | 一种数据表切换方法及装置 | |
CN105072047B (zh) | 一种报文传输及处理方法 | |
CN104331406A (zh) | 一种数据库容量控制方法及装置 | |
CN103796226A (zh) | 一种网络优化方法及装置 | |
CN105138406A (zh) | 一种任务处理方法、装置及系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20140409 |