CN110413557B - 一种gpu加速装置 - Google Patents
一种gpu加速装置 Download PDFInfo
- Publication number
- CN110413557B CN110413557B CN201910580774.9A CN201910580774A CN110413557B CN 110413557 B CN110413557 B CN 110413557B CN 201910580774 A CN201910580774 A CN 201910580774A CN 110413557 B CN110413557 B CN 110413557B
- Authority
- CN
- China
- Prior art keywords
- unit
- connector
- gpu
- pcie
- acceleration module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012545 processing Methods 0.000 title abstract description 7
- 230000001133 acceleration Effects 0.000 claims description 72
- 238000004364 calculation method Methods 0.000 abstract description 7
- 238000000034 method Methods 0.000 abstract description 4
- 230000002093 peripheral effect Effects 0.000 abstract description 4
- 230000006870 function Effects 0.000 description 16
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 14
- 239000010931 gold Substances 0.000 description 14
- 229910052737 gold Inorganic materials 0.000 description 14
- 238000013461 design Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 2
- 238000004422 calculation algorithm Methods 0.000 description 2
- 239000000835 fiber Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
- G06T1/20—Processor architectures; Processor configuration, e.g. pipelining
Abstract
本发明提供一种GPU加速装置，包括PCIE转接模组和GPU加速模组，PCIE转接模组包括PCIE金手指单元、第一连接器单元，GPU加速模组包括第二连接器单元、GPU芯片单元、CPLD单元，其中，PCIE金手指单元连接到第一连接器单元，第一连接器单元连接到第二连接器单元，CPLD单元连接到第二连接器单元并配置为实现GPU加速模组上下电时序控制功能和GPU加速模组工作状态指示功能，GPU芯片单元从第二连接器单元获取来自主板CPU的PCIE信号，进行实现GPU加速计算功能。本发明可以为服务器提供GPU加速计算需求，而且无需更换服务器，成本较低。
Description
技术领域
本发明涉及计算机领域，并且更具体地，涉及一种GPU加速装置。
背景技术
随着互联网技术的不断发展和并行计算需求的不断增加，GPU以其出色的图形处理能力和高性能计算能力，可有效释放计算压力，显著提升产品的计算处理效率与竞争力，因此，GPU服务器逐渐兴起并呈现愈演愈烈之势。GPU服务器价格较高，如果从传统服务器直接更换到GPU服务器，往往需要花费巨额的设备费用，同时，也需要对软硬件系统进行重新部署，从而造成巨大的成本浪费。
因此，亟需一种简单有效、成本较低的方案以满足当前传统数据中心GPU加速计算的需求。
发明内容
鉴于此，本发明实施例的目的在于提出一种GPU加速装置，使其不仅可以为服务器提供GPU加速计算需求，而且无需更换服务器，成本较低。
基于上述目的，本发明实施例的一方面提供了一种GPU加速装置，包括PCIE转接模组和GPU加速模组，所述PCIE转接模组包括PCIE金手指单元、第一连接器单元，所述GPU加速模组包括第二连接器单元、GPU芯片单元、CPLD单元，其中，
所述PCIE金手指单元连接到所述第一连接器单元，所述第一连接器单元连接到所述第二连接器单元，所述CPLD单元连接到所述第二连接器单元并配置为实现所述GPU加速模组上下电时序控制功能和所述GPU加速模组工作状态指示功能，所述GPU芯片单元从所述第二连接器单元获取来自主板CPU的PCIE信号，进行实现GPU加速计算功能。
在一些实施方式中，所述PCIE金手指单元包括PCIEx8金手指单元和PCIEx16金手指单元，所述第一连接器单元包括连接器A单元和连接器B单元。
在一些实施方式中，所述PCIEx8金手指单元连接到所述连接器A单元，所述PCIEx16金手指单元连接到所述连接器A单元和所述连接器B单元。
在一些实施方式中，所述GPU加速模组还包括为所述GPU加速模组供电的供电单元。
在一些实施方式中，所述第二连接器单元包括连接器C单元和连接器D单元，所述连接器C单元与所述连接器A单元相连，所述连接器D单元与所述连接器B单元相连，其中所述连接器A单元和连接器C单元用于传输PCIEx16前8组PCIE信号或PCIEx8信号。
在一些实施方式中，所述CPLD单元与所述第二连接器单元中的所述连接器C单元相连。
在一些实施方式中，所述GPU加速模组还包括LED指示单元，所述LED指示单元连接到所述CPLD单元，用于实现所述GPU加速模组工作状态指示功能。
在一些实施方式中，所述GPU加速模组还包括存储单元，所述存储单元连接到所述连接器C单元，用于向主板BMC或CPU传递所述GPU加速模组的板卡信息。
在一些实施方式中，所述供电单元包括多组电压调节器，并配置用于将各电压调节器的PowerGood信号发送至所述CPLD单元。
在一些实施方式中，所述LED指示单元为4组独立LED指示灯，分别用于GPU加速模组供电状态指示、工作状态指示、异常报警指示。
本发明具有以下有益技术效果：本发明实施例提供的一种GPU加速装置可以为服务器提供GPU加速计算需求，而且无需更换服务器，成本较低；同时，操作简单、实施方便，可有效降低设备更换及维修维护时间。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的实施例。
图1是根据本发明的GPU加速装置的示意图；
图2是根据本发明的PCIE转接模组的示意图；
图3是根据本发明的GPU加速模组的示意图；以及
图4是根据本发明的GPU加速装置工作流程图。
具体实施方式
以下描述了本公开的实施例。然而，应该理解，所公开的实施例仅仅是示例，并且其他实施例可以采取各种替代形式。附图不一定按比例绘制；某些功能可能被夸大或最小化以显示特定部件的细节。因此，本文公开的具体结构和功能细节不应被解释为限制性的，而仅仅是作为用于教导本领域技术人员以各种方式使用本发明的代表性基础。如本领域普通技术人员将理解的，参考任何一个附图所示出和描述的各种特征可以与一个或多个其他附图中所示的特征组合以产生没有明确示出或描述的实施例。所示特征的组合为典型应用提供了代表性实施例。然而，与本公开的教导相一致的特征的各种组合和修改对于某些特定应用或实施方式可能是期望的。
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明实施例进一步详细说明。
基于上述目的，本发明的实施例一方面提出了一种GPU加速装置，其特征在于，如图1所示，包括PCIE转接模组和GPU加速模组，PCIE转接模组包括PCIE金手指单元、第一连接器单元，GPU加速模组包括第二连接器单元、GPU芯片单元、CPLD单元，其中，PCIE金手指单元连接到第一连接器单元，第一连接器单元连接到第二连接器单元，CPLD单元连接到第二连接器单元并配置为实现所述GPU加速模组上下电时序控制功能和GPU加速模组工作状态指示功能，GPU芯片单元从第二连接器单元获取来自主板CPU的PCIE信号，进行实现GPU加速计算功能。
在一些实施例中，PCIE金手指单元包括PCIEx8金手指单元和PCIEx16金手指单元，PCIE转接模组PCIEx8与PCIEx16金手指单元为标准PCIEx8和PCIEx16金手指，PCIE转接模组使用2种不同的PCIE金手指设计，可大大提高PCIE转接模组的适用性，也可大大提高GPU加速装置与主板之间的数据传输效率。PCIEx8金手指单元与PCIEx16金手指单元在同一时刻有且只能使用一种。
在一些实施例中，第一连接器单元包括连接器A单元和连接器B单元，其中该连接器为MiniSAS连接器，即MiniSAS连接器单元A/B。PCIE转接模组MiniSAS连接器单元A/B为2组MiniSASx2连接器，其中如图2所示，所述PCIEx8金手指单元与MiniSAS连接器单元A相连，用于将主板PCIE相关信号转接至MiniSAS连接器单元A。所述PCIEx16金手指单元分别与MiniSAS连接器单元A和B相连，用于将主板PCIE相关信号分别转接至MiniSAS连接器单元A和B。MiniSAS连接器单元A用于传输PCIEx16前8组PCIE信号或PCIEx8信号，MiniSAS连接器单元B用于传输PCIEx16后8组PCIE信号。PCIEx8与PCIEx16金手指单元不可同时使用。
进一步的，所述MiniSAS连接器单元A/B分别与PCIEx8金手指单元和PCIEx16金手指单元相连，用于将来自金手指单元的PCIE相关信号通过MiniSAS线缆传输至GPU加速模组。
在一些实施例中，第二连接器单元包括连接器C单元和连接器D单元，即MiniSAS连接器单元C/D，GPU加速模组MiniSAS连接器单元C/D为2组MiniSASx2连接器，其中PCIE转接模组MiniSAS连接器单元A与GPU加速模组MiniSAS连接器单元C相连，PCIE转接模组MiniSAS连接器单元B与GPU加速模组MiniSAS连接器单元D相连，其中MiniSAS连接器单元C和A用于传输PCIEx16前8组PCIE信号或PCIEx8信号，MiniSAS连接器单元D和B用于传输PCIEx16后8组PCIE信号。
在一些实施例中，GPU加速模组还包括存储单元，所述存储单元与MiniSAS连接器单元C相连，用于主板BMC或CPU获取GPU加速模组的板卡信息等参数。
在一些实施例中，GPU加速模组还包括所述LED指示单元，所述LED指示单元与CPLD单元相连，用于实现GPU加速模组工作状态指示功能。
在一些实施例中，如图3所示，GPU加速模组还包括供电单元，所述供电单元一方面与外部12V直流电源相连，另一方面与GPU加速模组各单元相连，为各单元芯片提供工作电源，同时，供电单元还包括多组电压调节器，并配置用于将各电压调节器(VR)的PowerGood信号发送至CPLD单元，用于CPLD单元进行时序控制。其中，该供电单元为多组电压调节器，用于将外部直流12V电源调整为直流3.3V、1.8V、0.9V等，分别为GPU加速模组内部各芯片供电。
在一些实施例中，GPU芯片单元分别与MiniSAS连接器单元C/D和供电单元相连，用于从MiniSAS连接器单元C/D获取PCIE信号，最终实现GPU芯片与主板CPU之间的PCIE信号传输，进而实现GPU加速计算功能。CPLD单元分别与MiniSAS连接器单元C、LED指示单元和供电单元相连，一方面用于实现GPU加速模组的上下电时序控制功能，另一方面实现GPU加速模组工作状态指示功能。MiniSAS连接器单元C/D分别与GPU芯片单元、CPLD单元和存储单元相连，分别为各单元提供所需PCIE信号、复位控制信号、I2C信号等。
在一些实施例中，GPU加速模组GPU芯片单元以NVIDIA公司TESLA V100 GPU模组为核心，搭载其相关外围线路，用于实现GPU加速计算功能。
在一些实施例中，GPU加速模组CPLD单元以Lattice公司LCMXO2-1200HC-4MG132C为核心，搭载其相关外围线路，一方面用于实现GPU加速模组的上下电时序控制，另一方面实现GPU加速模组工作状态指示控制。
在一些实施例中，GPU加速模组存储单元以ATMEL公司EEPROM芯片AT24C64为核心，搭载其相关外围线路，用于存储GPU模组厂商、版本号等信息。
在一些实施例中，GPU加速模组供电单元为多组电压调节器，用于将外部DC 12V电源调整为DC 3.3V、1.8V、0.9V等，分别为GPU加速模组内部各芯片供电。
在一些实施例中，GPU加速模组LED指示单元为4组独立LED指示灯，分别用于GPU加速模组供电状态指示、工作状态指示、异常报警指示等功能。
在一些实施例中，一种GPU加速装置工作流程，如图4所示，首先将PCIE转接模组接插于服务器/计算机主板任一标准PCIE插槽；使用标准MiniSAS线缆将PCIE转接模组MiniSAS连接器单元与GPU加速模组MiniSAS连接器单元相连；通过外部电源为GPU加速模组提供12V直流电源，GPU加速模组上电完成，等待服务/计算机释放复位信号；服务器/计算机开机，释放复位信号；GPU加速模组正常工作；如果服务器/计算机关机，则停止加速过程。
在技术上可行的情况下，以上针对不同实施例所列举的技术特征可以相互组合，或者改变、添加以及省略等等，从而形成本发明范围内的另外实施例。
从上述实施例可以看出，本发明实施例提供的一种GPU加速装置，可适用于任一带有PCIE插槽的服务器/计算机，无需更换其它任何设备即可实现GPU加速计算；采用外部电源供电方式，不增加服务器/计算机原有功耗，从而无需更换电源；操作方法简单，维修维护成本低，同时，GPU加速模组可放置在服务器/计算机外部，不占用服务器/计算机内部空间，不影响散热。
最后需要说明的是，存储器单元也可以包括存储程序区和存储数据区，其中，存储程序区可存储操作系统、至少一个功能所需要的应用程序；存储数据区可存储参数的数据等。此外，存储器单元可以包括高速随机存取存储器，还可以包括非易失性存储器，例如至少一个磁盘存储器件、闪存器件、或其他非易失性固态存储器件。在一些实施例中，存储器单元可选包括远程设置的存储器，这些远程存储器可以通过网络连接至本地模块。上述网络的实例包括但不限于互联网、企业内部网、局域网、移动通信网及其组合。
此外，应该明白的是，本文所述的存储器单元也可以是易失性存储器或非易失性存储器，或者可以包括易失性存储器和非易失性存储器两者。作为例子而非限制性的，非易失性存储器可以包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦写可编程ROM(EEPROM)或快闪存储器。易失性存储器可以包括随机存取存储器(RAM)，该RAM可以充当外部高速缓存存储器。作为例子而非限制性的，RAM可以以多种形式获得，比如同步RAM(DRAM)、动态RAM(DRAM)、同步DRAM(SDRAM)、双数据速率SDRAM(DDR SDRAM)、增强SDRAM(ESDRAM)、同步链路DRAM(SLDRAM)、以及直接Rambus RAM(DRRAM)。所公开的方面的存储设备意在包括但不限于这些和其它合适类型的存储器。
本领域技术人员还将明白的是，结合这里的公开所描述的各种示例性逻辑块、模块、电路和算法步骤可以被实现为电子硬件、计算机软件或两者的组合。为了清楚地说明硬件和软件的这种可互换性，已经就各种示意性组件、方块、模块、电路和步骤的功能对其进行了一般性的描述。这种功能是被实现为软件还是被实现为硬件取决于具体应用以及施加给整个系统的设计约束。本领域技术人员可以针对每种具体应用以各种方式来实现所述的功能，但是这种实现决定不应被解释为导致脱离本发明实施例公开的范围。
结合这里的公开所描述的各种示例性逻辑块、模块和电路可以利用被设计成用于执行这里所述功能的下列部件来实现或执行：通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑器件、分立门或晶体管逻辑、分立的硬件组件或者这些部件的任何组合。通用处理器可以是微处理器，但是可替换地，处理器可以是任何传统处理器、控制器、微控制器或状态机。处理器也可以被实现为计算设备的组合，例如，DSP和微处理器的组合、多个微处理器、一个或多个微处理器结合DSP和/或任何其它这种配置。
结合这里的公开所描述的方法或算法的步骤可以直接包含在硬件中、由处理器执行的软件模块中或这两者的组合中。软件模块可以驻留在RAM存储器、快闪存储器、ROM存储器、EPROM存储器、EEPROM存储器、寄存器、硬盘、可移动盘、CD-ROM、或本领域已知的任何其它形式的存储介质中。示例性的存储介质被耦合到处理器，使得处理器能够从该存储介质中读取信息或向该存储介质写入信息。在一个替换方案中，所述存储介质可以与处理器集成在一起。处理器和存储介质可以驻留在ASIC中。ASIC可以驻留在用户终端中。在一个替换方案中，处理器和存储介质可以作为分立组件驻留在用户终端中。
在一个或多个示例性设计中，所述功能可以在硬件、软件、固件或其任意组合中实现。如果在软件中实现，则可以将所述功能作为一个或多个指令或代码存储在计算机可读介质上或通过计算机可读介质来传送。计算机可读介质包括计算机存储介质和通信介质，该通信介质包括有助于将计算机程序从一个位置传送到另一个位置的任何介质。存储介质可以是能够被通用或专用计算机访问的任何可用介质。作为例子而非限制性的，该计算机可读介质可以包括RAM、ROM、EEPROM、CD-ROM或其它光盘存储设备、磁盘存储设备或其它磁性存储设备，或者是可以用于携带或存储形式为指令或数据结构的所需程序代码并且能够被通用或专用计算机或者通用或专用处理器访问的任何其它介质。此外，任何连接都可以适当地称为计算机可读介质。例如，如果使用同轴线缆、光纤线缆、双绞线、数字用户线路(DSL)或诸如红外线、无线电和微波的无线技术来从网站、服务器或其它远程源发送软件，则上述同轴线缆、光纤线缆、双绞线、DSL或诸如红外线、无线电和微波的无线技术均包括在介质的定义。如这里所使用的，磁盘和光盘包括压缩盘(CD)、激光盘、光盘、数字多功能盘(DVD)、软盘、蓝光盘，其中磁盘通常磁性地再现数据，而光盘利用激光光学地再现数据。上述内容的组合也应当包括在计算机可读介质的范围内。
应当理解的是，在本文中使用的，除非上下文清楚地支持例外情况，单数形式“一个”旨在也包括复数形式。还应当理解的是，在本文中使用的“和/或”是指包括一个或者一个以上相关联地列出的项目的任意和所有可能组合。
上述本发明实施例公开实施例序号仅仅为了描述，不代表实施例的优劣。
本领域普通技术人员可以理解实现上述实施例的全部或部分步骤可以通过硬件来完成，也可以通过程序来指令相关的硬件完成，所述的程序可以存储于一种计算机可读存储介质中，上述提到的存储介质可以是只读存储器、磁盘或光盘等。
上述实施例是实施方式的可能示例，并且仅仅为了清楚理解本发明的原理而提出。所属领域的普通技术人员应当理解：以上任何实施例的讨论仅为示例性的，并非旨在暗示本发明实施例公开的范围(包括权利要求)被限于这些例子；在本发明实施例的思路下，以上实施例或者不同实施例中的技术特征之间也可以进行组合，并存在如上所述的本发明实施例的不同方面的许多其它变化，为了简明它们没有在细节中提供。因此，凡在本发明实施例的精神和原则之内，所做的任何省略、修改、等同替换、改进等，均应包含在本发明实施例的保护范围之内。
Claims (8)
1.一种GPU加速装置，其特征在于，包括：
PCIE转接模组，包括PCIE金手指单元、第一连接器单元；
GPU加速模组，包括第二连接器单元、GPU芯片单元、CPLD单元，
其中，所述PCIE金手指单元连接到所述第一连接器单元，所述第一连接器单元连接到所述第二连接器单元，
所述CPLD单元连接到所述第二连接器单元并配置为实现所述GPU加速模组上下电时序控制功能和所述GPU加速模组工作状态指示功能，
所述GPU芯片单元从所述第二连接器单元获取来自主板CPU的PCIE信号，进行实现GPU加速计算功能；
所述PCIE金手指单元包括PCIEx8金手指单元和PCIEx16金手指单元，所述第一连接器单元包括连接器A单元和连接器B单元；
所述PCIEx8金手指单元连接到所述连接器A单元，所述PCIEx16金手指单元连接到所述连接器A单元和所述连接器B单元。
2.根据权利要求1所述的装置，其特征在于，所述GPU加速模组还包括为所述GPU加速模组供电的供电单元。
3.根据权利要求1所述的装置，其特征在于，所述第二连接器单元包括连接器C单元和连接器D单元，所述连接器C单元与所述连接器A单元相连，所述连接器D单元与所述连接器B单元相连，其中所述连接器A单元和连接器C单元用于传输PCIEx16前8组PCIE信号或PCIEx8信号。
4.根据权利要求3所述的装置，其特征在于，所述CPLD单元与所述第二连接器单元中的所述连接器C单元相连。
5.根据权利要求1所述的装置，其特征在于，所述GPU加速模组还包括LED指示单元，所述LED指示单元连接到所述CPLD单元，用于实现所述GPU加速模组工作状态指示功能。
6.根据权利要求3所述的装置，其特征在于，所述GPU加速模组还包括存储单元，所述存储单元连接到所述连接器C单元，用于向主板BMC或CPU传递所述GPU加速模组的板卡信息。
7.根据权利要求2所述的装置，其特征在于，所述供电单元包括多组电压调节器，并配置用于将各电压调节器的PowerGood信号发送至所述CPLD单元。
8.根据权利要求5所述的装置，其特征在于，所述LED指示单元为4组独立LED指示灯，分别用于GPU加速模组供电状态指示、工作状态指示、异常报警指示。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910580774.9A CN110413557B (zh) | 2019-06-29 | 2019-06-29 | 一种gpu加速装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910580774.9A CN110413557B (zh) | 2019-06-29 | 2019-06-29 | 一种gpu加速装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110413557A CN110413557A (zh) | 2019-11-05 |
| CN110413557B true CN110413557B (zh) | 2020-11-10 |
Family
ID=68360029
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910580774.9A Active CN110413557B (zh) | 2019-06-29 | 2019-06-29 | 一种gpu加速装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110413557B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN204883525U (zh) * | 2015-09-09 | 2015-12-16 | 浪潮电子信息产业股份有限公司 | 一种外置式转接卡 |
| CN107102964A (zh) * | 2017-05-19 | 2017-08-29 | 郑州云海信息技术有限公司 | 一种利用高速率连接器进行gpu集群拓展的方法 |
| CN107239346A (zh) * | 2017-06-09 | 2017-10-10 | 郑州云海信息技术有限公司 | 一种整机柜计算资源池节点及计算资源池化架构 |
| CN209044589U (zh) * | 2018-12-21 | 2019-06-28 | 贵州浪潮英信科技有限公司 | 一种三槽位pcie扩展装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8711153B2 (en) * | 2007-12-28 | 2014-04-29 | Intel Corporation | Methods and apparatuses for configuring and operating graphics processing units |
| CN103870429B (zh) * | 2014-04-03 | 2015-10-28 | 清华大学 | 基于嵌入式gpu的高速信号处理板 |
| CN206147604U (zh) * | 2016-07-26 | 2017-05-03 | 浪潮电子信息产业股份有限公司 | 一种基于Openpower平台自动匹配GPU的PCIE切换模块 |
| CN208338126U (zh) * | 2018-06-12 | 2019-01-04 | 杭州海康威视数字技术股份有限公司 | Gpu服务器和机柜 |
| CN109242754B (zh) * | 2018-07-17 | 2020-12-04 | 北京理工大学 | 一种基于OpenVPX平台的多GPU高性能处理系统 |
-
2019
- 2019-06-29 CN CN201910580774.9A patent/CN110413557B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN204883525U (zh) * | 2015-09-09 | 2015-12-16 | 浪潮电子信息产业股份有限公司 | 一种外置式转接卡 |
| CN107102964A (zh) * | 2017-05-19 | 2017-08-29 | 郑州云海信息技术有限公司 | 一种利用高速率连接器进行gpu集群拓展的方法 |
| CN107239346A (zh) * | 2017-06-09 | 2017-10-10 | 郑州云海信息技术有限公司 | 一种整机柜计算资源池节点及计算资源池化架构 |
| CN209044589U (zh) * | 2018-12-21 | 2019-06-28 | 贵州浪潮英信科技有限公司 | 一种三槽位pcie扩展装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110413557A (zh) | 2019-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106873725B (zh) | 元件承载装置、转换板以及刷新快取存储器的方法 | |
| US8898358B2 (en) | Multi-protocol communication on an I2C bus | |
| CN102129274B (zh) | 服务器、服务器组件及控制风扇转速方法 | |
| CN107870882B (zh) | 用于管理外围设备的数据协议 | |
| CN110502462B (zh) | 一种ocp转接卡和服务器 | |
| CN104239187A (zh) | 硬盘状态指示装置 | |
| CN105955911B (zh) | 一种热插拔控制电路及其控制方法 | |
| CN104424150A (zh) | 存储扩展系统 | |
| US8954619B1 (en) | Memory module communication control | |
| JP2015049907A (ja) | メモリをホットスワップできるマザーボード | |
| CN102999097A (zh) | 扩展卡及支持所述扩展卡的主板 | |
| CN115167647B (zh) | 一种服务器的供电方法、系统、设备及介质 | |
| CN109062846B (zh) | 通用串行总线装置及其操作方法 | |
| US20170309570A1 (en) | Reconfigurable repeater system | |
| JP2013025790A (ja) | ハードディスクドライブアダプター | |
| US8374046B2 (en) | Computing device and method for clearing data stored in complementary metal-oxide semiconductor chip | |
| CN110413557B (zh) | 一种gpu加速装置 | |
| CN109800199B (zh) | 一种基于m.2连接器扩展sata硬盘的方法及装置 | |
| KR20200042400A (ko) | 외부 전기 커넥터 및 컴퓨터 시스템 | |
| US7590781B2 (en) | Signal processing system for electronic systems having different types of input/output controllers | |
| US11880583B2 (en) | Systems, methods, and devices for attachable compute resources for storage devices | |
| CN111123792B (zh) | 一种多主系统交互通信与管理方法和装置 | |
| US9377957B2 (en) | Method and apparatus for latency reduction | |
| US9501116B2 (en) | Power integrated device and power control method thereof | |
| CN105824375A (zh) | 一种服务器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |