CN112702029A - 片上集成检波功能的cmos功率放大器芯片 - Google Patents

Abstract

本发明公开了片上集成检波功能的CMOS功率放大器芯片，属于通信技术领域。包括具有温度补偿功能的功率放大器和用于检测所述功率放大器的输出功率的功率检测器，通过在功率放大器的输出端口RF_out并联一个电阻，通过该电阻把射频信号传输至工作在亚阈值区晶体管的输入端，经过该晶体管产生DC以及高次谐波分量，最后经过RC低通滤波后，输出检波电压Vout，即可检测到功率放大器的幅值变化。本发明电路结构简单、面积小、成本低、性能优良，能够实现宽动态范围、低温度敏感度，为硅基小型化片上集成检波功能的CMOS功率放大器芯片提供了一个解决方案。

Description

片上集成检波功能的CMOS功率放大器芯片

技术领域

本发明涉及CMOS功率放大器芯片，具体涉及片上集成检波功能的CMOS功率放大器芯片。

背景技术

随着通信技术的不断发展，无线通信技术也越来越成熟，射频功率放大器是各种无线通信系统中不可或缺的关键器件，它主要用于将收发信机输出的已调制射频信号进行功率放大，以得到满足无线通信需求的射频信号。在实际应用过程中，通常需要对射频功率放大器输出的射频信号进行功率检测，从而为无线通信系统的精确控制提供依据。因此，亟需一种小型化片上集成检波功能的CMOS功率放大器芯片。

现有技术中，公开号为CN104852695A，公开日为2015年08月19日，名称为“一种用于功率放大器的自偏置功率检测电路”的中国发明专利，公开了一种用于功率放大器的自偏置功率检测电路，包括信号采集电路、信号放大电路和信号整形电路，其中：信号采集电路用于从被检测电路中采集信号，并能够控制采集的信号大小；信号放大电路用于对信号采集电路采集的信号进行放大，以实现足够的输出电平信号；信号整形电路用于对放大后信号进行整形和滤波，从而输出平滑的电平信号。

上述发明专利采用电容耦合的方式对功率放大器的信号进行采集，可以得到正比于功率放大器输出功率的电压信号。然而，采用该功率检测电路得到的检波器输出电压在高低温（-55℃~+85℃）状态下波动较大，无法为无线通信系统的精确控制提供依据。

发明内容

本发明旨在提供一种片上集成检波功能的CMOS功率放大器芯片，在具有温补功能的功率放大器的输出端口并联一个电阻，通过该电阻把射频信号传输至与功率放大器连接的功率检测器，使放大器增益、放大器输出功率和检波器输出电压在高低温（-55℃~+85℃）状态下波动很小。

为了实现上述发明目的，本发明的技术方案如下：

片上集成检波功能的CMOS功率放大器芯片，其特征在于，包括具有温度补偿功能的功率放大器和用于检测所述功率放大器输出功率的功率检测器；所述功率放大器包括第一级放大、第二级放大和第三级放大，其中，第一级放大和第二级放大均为共源极放大器，第三级放大为采用变压器巴伦功率合成的差分放大器；所述功率检测器包括检波管第五NMOS管和由第九电阻R9和第七电容C7构成的RC低通滤波器，以及第六电容C6、第七电阻R7、PMOS管P1、第八电阻R8和偏置电路四；所述偏置电路四用于为第五NMOS管M5提供和温度成负斜率的偏压，使第五NMOS管M5工作在亚阈值区域；功率放大器的第三级放大输出端口RF_out并联有一个电阻，功率放大器输出的射频信号通过该电阻传输至功率检测器，并经过所述检波管产生DC以及高次谐波分量，最后经过RC低通滤波器后，输出检波电压Vout。

进一步的，功率检测器的输入端通过第五电阻R5连接功率放大器的输出端RF_out，第五电阻R5的第二端连接第六电容C6的第一端，第六电容C6的第二端连接第六电阻R6的第一端及第五NMOS管M5的栅极，第六电阻R6的第二端接至偏置电路四，第五NMOS管M5的源极接地，第五NMOS管M5的漏极连接第七电阻R7的第一端及第九电阻R9的第一端，第七电阻R7的第二端连接第一PMOS管P1的漏极，第一PMOS管P1的栅极连接第八电阻R8的第一端，第一PMOS管P1的源极连接电源电压Vdd，第八电阻R8的第二端连接控制电压VG_tr；第九电阻R9的第二端为检测电压输出端口，同时连接第七电容C7的第一端，第七电容C7的第二端接地。

进一步的，所述第一级放大包括第一电容C1、第一电感L1、第二电感L2、偏置电路一和第一NMOS管M1；功率放大器的输入端RF_in通过第一电容C1连接至第一电感L1的第一端，第一电感L1的第二端连接第一电阻R1的第一端及第一NMOS管M1的栅极，第一电阻R1的第二端连接至偏置电路一的输出端，第一NMOS管M1的源极连接第二电感L2的第一端，第二电感L2的第二端接地。

进一步的，所述第二级放大包括第二电容C2、第四电感L4、第三电感L3、第五电感L5、偏置电路二、第二NMOS管M2、第六电感L6和第三电容C3，第一NMOS管M1的漏极连接第三电感L3的第一端及第四电感L4的第一端，第三电感L3的第二端连接电源电压Vdd，第四电感L4的第二端接第二电容C2的第一端，第二电容C2的第二端连接第二电阻R2的第一端及第二NMOS管M2的栅极，第二电阻R2的第二端连接至偏置电路二的输出端，第二NMOS管M2的源极连接第五电感L5的第一端，第五电感L5的第二端接地，第二NMOS管M2的漏极连接第六电感L6的第一端及第三电容C3的第一端，第六电感L6的第二端连接电源电压Vdd。

进一步的，所述第三级放大包括第一巴伦Blun_1、第四电容C4、第三电阻R3、第三NMOS管M3、第五电容C5、第四电阻R4、第四NMOS管M4、偏置电路三和第二巴伦Blun_2；第三电容C3的第二端连接第一巴伦Blun_1的单端输入端，第一巴伦Blun_1的差分输出第一端口连接第四电容C4的第一端、第三电阻R3的第一端及第三NMOS管M3的栅极，第一巴伦Blun_1的差分输出第二端口连接第五电容C5的第一端、第四电阻R4的第一端及第四NMOS管M4的栅极，第三电阻R3的第二端及第四电阻R4的第二端连接至偏置电路三的输出端；

第三NMOS管M3的源极接地，第四NMOS管M4的源极接地，第三NMOS管M3的漏极和第五电容C5的第二端连接第二巴伦Blun_2的差分输入第二端口，第四NMOS管M4的漏极和第四电容C4的第二端连接第二巴伦Blun_2的差分输入第一端口，第二巴伦Blun_2的差分输入端中间抽头连接至电源电压Vdd，第二巴伦Blun_2的单端输出端为功率放大器的输出端RF_out。

进一步的，第三NMOS管M3和第四NMOS管M4的单指栅长、栅宽和总指数相同，第三NMOS管M3和第四NMOS管M4的指数是第二NMOS管M2的2倍。

进一步的，第二NMOS管M2和第一NMOS管M1的单指栅长和栅宽相同，第二NMOS管M2的指数是第一NMOS管M1的2倍。

进一步的，偏置电路一、偏置电路二、偏置电路三以及偏置电路四的电路结构相同，均包括一个NMOS管M和一个电阻R；该NMOS管M的源极接地，该NMOS管M的栅极和该NMOS管M的漏极短接，该NMOS管M的漏极接i_in端，该NMOS管M的栅极连接电阻R的第一端，电阻R的第二端连接i_out端。

进一步的，偏置电路一、偏置电路二、偏置电路三以及偏置电路四均与多路带隙基准电流源连接，由多路带隙基准电流源提供镜像电流。

本发明的有益效果：

1、本发明方案，在具有温补功能的功率放大器的输出端口RF_out并联一个电阻，通过该电阻把射频信号传输至工作在亚阈值区晶体管的输入端，经过该晶体管产生DC以及高次谐波分量，最后经过RC低通滤波后，输出检波电压Vout，即可检测到功率放大器的幅值变化，具有温补功能的功率放大器使放大器增益、放大器输出功率和检波器输出电压在高低温（-55℃~+85℃）状态下波动很小，本申请电路结构简单、面积小、成本低、性能优良，能够实现宽动态范围、低温度敏感度，为硅基小型化片上集成检波功能的CMOS功率放大器芯片提供了一个解决方案；

2、本发明方案，所述功率放大器采用的是三级放大电路结构，第一级放大电路和第二级放大电路的偏置电路都是和温度成正比的电流源相连接，第三级放大电路和与温度无关的电流源相连接，从而来补偿高低温状态下增益波动和输出功率波动的问题；

3、本发明方案，偏置电路四为检波管第五NMOS管M5提供和温度成负斜率的偏压，来补偿高低温状态下检测功率波动的问题，使功率检测器中的第五NMOS管M5工作在亚阈值区域，能够降低功耗。

附图说明

图1为本发明的片上集成检波功能的CMOS功率放大器芯片电路原理图；

图2为本发明的片上集成检波功能的CMOS功率放大器芯片偏置电路原理图；

图3为本发明的片上集成检波功能的CMOS功率放大器芯片在高低温（-55℃~+85℃）状态下的幅频特性曲线；

图4为本发明的片上集成检波功能的CMOS功率放大器芯片在高低温（-55℃~+85℃）状态下的功率随频率变化曲线；

图5为本发明的片上集成检波功能的CMOS功率放大器芯片在高低温（-55℃~+85℃）状态下功率检测结果曲线。

图中：R3和R4电阻值一样，C6和C7电容值一样，M3和M4管子的栅长、栅宽和指数一样。

具体实施方式

为了更清楚地说明本发明，下面结合优选实施例和附图对本发明做进一步的说明。本领域技术人员应当理解，下面所具体描述的内容是说明性的而非限制性的，不应以此限制本发明的保护范围。

本发明的说明书和权利要求书及上述附图中的属于“第一”、“第二”等是用于区别不同的对象，而不是用于描述特定顺序。此外，术语“ 包括”和“ 具有”以及它们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法或设备固有的气体步骤或单元。

如图1所示，为本发明片上集成检波功能的CMOS功率放大器芯片的电路原理图，在具有温补功能的功率放大器的输出端口RF_out并联一个电阻R5，通过该电阻R5把射频信号传输至工作在亚阈值区的晶体管M5的输入端，经过该晶体管M5产生DC以及高次谐波分量，最后经过R9和C7构成的RC低通滤波后，输出检波电压Vout，即可检测到功率放大器的幅值变化。

偏置电路一、偏置电路二、偏置电路三、偏置电路四（也即图1中的偏置1、偏置2、偏置3和偏置4）的内部电路结构如图2所示，该偏置电路包括一个NMOS管子M和一个电阻R。该NMOS管M的源极接地，该NMOS管M的栅极和该NMOS管M的漏极短接，该NMOS管M的漏极接i_in端，该NMOS管M的栅极连接电阻R的第一端，电阻R的第二端连接i_out端。该偏置电路分别与放大器中的NMOS管和检波器中的NMOS管构成电流镜。

多路带隙基准电流源分别为偏置1、偏置2、偏置3和偏置4提供镜像电流。

第一路电流源的大小可以通过4bit控制位a1<0:3>来控制，第一路电流源的斜率可以通过4bit控制位b1<0:3>来控制。

第二路电流源的大小可以通过4bit控制位a2<0:3>来控制，第二路电流源的斜率可以通过4bit控制位b2<0:3>来控制。

第三路电流源的大小可以通过4bit控制位a3<0:3>来控制，第三路电流源的斜率可以通过4bit控制位b3<0:3>来控制。

第四路电流源的大小可以通过4bit控制位a4<0:3>来控制，第四路电流源的斜率可以通过4bit控制位b4<0:3>来控制。

如图1所示，功率放大器的输入端RF_in通过第一电容C1连接至第一电感L1的第一端，第一电感L1的第二端连接第一电阻R1的第一端及第一NMOS管M1的栅极，第一电阻R1的第二端连接至偏置1，第一NMOS管M1的源极连接第二电感L2的第一端，第二电感L2的第二端接地，第一NMOS管M1的漏极连接第三电感L3的第一端及第四电感L4的第一端，第三电感L3的第二端连接电源电压Vdd，第四电感L4的第二端接第二电容C2的第一端，第二电容C2的第二端连接第二电阻R2的第一端及第二NMOS管M2的栅极，第二电阻R2的第二端连接至偏置2，第二NMOS管M2的源极连接第五电感L5的第一端，第五电感L5的第二端接地，第二NMOS管M2的漏极连接第六电感L6的第一端及第三电容C3的第一端，第六电感L6的第二端连接电源电压Vdd，第三电容C3的第二端连接第一巴伦Blun_1的单端输入端。

第一巴伦Blun_1的差分输出第一端口连接第四电容C4的第一端、第三电阻R3的第一端及第三NMOS管M3的栅极，第一巴伦Blun_1的差分输出第二端口连接第五电容C5的第一端、第四电阻R4的第一端及第四NMOS管M4的栅极，第三电阻R3的第二端及第四电阻R4的第二端连接至偏置3。

第三NMOS管M3的源极接地，第四NMOS管M4的源极接地，第三NMOS管M3的漏极和第五电容C5的第二端连接第二巴伦Blun_2的差分输入第二端口，第四NMOS管M4的漏极和第四电容C4的第二端连接第二巴伦Blun_2的差分输入第一端口，第二巴伦Blun_2的差分输入端中间抽头连接至电源电压Vdd，第二巴伦Blun_2的单端输出端为功率放大器的输出端RF_out。

功率检测器的输入端通过第三电阻R5连接功率放大器的输出端RF_out，第五电阻R5的第二端连接第六电容C6的第一端，第六电容C6的第二端连接第六电阻R6的第一端及第五NMOS管M5的栅极，第六电阻R6的第二端接至偏置4，第五NMOS管M5的源极接地，第五NMOS管M5的漏极连接第七电阻R7的第一端及第九电阻R9的第一端，第七电阻R7的第二端连接第一PMOS管P1的漏极，第一PMOS管P1的栅极连接第八电阻R8的第一端，第一PMOS管P1的源极连接电源电压Vdd，第八电阻R8的第二端连接控制电压VG_tr。第九电阻R9的第二端为检测电压输出端口，同时连接第七电容C7的第一端，第七电容C7的第二端接地。

本发明实施例中，功率放大器共三级放大，也就是由三级放大电路组成，可以实现高低温（-55℃~+85℃）状态下增益波动在±0.5dB范围内，同时还保证输出功率波动在±0.15dB范围内。

其中，第一级放大为共源极放大器，其中第一电容C1为隔直作用，第一电感L1为输入匹配电路，第二电感L2提供负反馈回路，起稳定作用，第三电感L3为电源电路和输出匹配电路。

偏置1为第一NMOS管M1提供和温度成正斜率的偏压，使第一NMOS管M1工作在AB类放大区，提供足够的增益以及高低温增益补偿。

第二级放大为共源极放大器，其中第二电容C2为隔直作用，第四电感L4和第三电感L3共同构成第二级放大输入端和第一级放大输出端的级间匹配电路，第五电感L5提供负反馈回路，起稳定作用，第六电感L6为电源电路和输出匹配电路，第三电容C3为隔直作用；

偏置2为第二NMOS管M2提供和温度成正斜率的偏压，使第二NMOS管M2工作在AB类放大区，第二NMOS管M2和第一NMOS管M1的单指栅长和栅宽相同，第二NMOS管M2的指数是第一NMOS管M1的2倍，提供足够的增益、高低温增益补偿和输出功率。

第三级放大为采用变压器巴伦功率合成的差分放大器。

第一巴伦Blun_1和第六电感L6共同构成第三级放大输入端和第二级放大输出端的级间匹配电路，同时第一巴伦Blun_1把一路单端信号转化为两路差分信号。

偏置3为第三NMOS管M3和第四NMOS管M4提供不随温度变化的偏压，使第三NMOS管M3和第四NMOS管M4工作在AB类放大区，同时使第三级放大的增益不随温度变化，从而保证第三级放大器的输出功率也不随温度变化。

其中，第三NMOS管M3和第四NMOS管M4的单指栅长、栅宽和总指数相同，第三NMOS管M3和第四NMOS管M4的指数是第二NMOS管M2的2倍。第四电容C4和第五电容C5为中和电容，提高差分放大器的稳定性。

第二巴伦Blun_2把两路差分信号转化为一路单端信号，实现功率合成的目的。

如图3所示为本发明所述的一种小型化片上集成检波功能的CMOS功率放大器芯片实施例的仿真结果，其工作频率为14GHz~15 GHz，在不同温度下该功率放大器（-55℃、25℃和85℃）的增益曲线，高低温状态下增益波动在±0.5dB左右，很好的实现了增益温度补偿功能。

如图4所示为本发明所述的一种小型化片上集成检波功能的CMOS功率放大器芯片实施例的仿真结果，其工作频率为14GHz~15 GHz，在不同温度下该功率放大器（-55℃、25℃和85℃）的功率曲线，高低温状态下功率波动在±0.15dB左右，很好的实现了功率温度补偿功能。

第五电阻R5在功率放大器的输出端RF_out和功率检测器输入端的中间，把放大器输出端到检波器输入端的功率作一定的衰减，既要保证为功率检测器提供足够的输入电压，同时又要对功率放大器的输出端RF_out的功率和驻波影响足够的小。

功率检测器输入端的第六电容C6为隔直电容，偏置4为检波管第五NMOS管M5提供和温度成负斜率的偏压，使第五NMOS管M5工作在亚阈值区域，同时保证在高低温（-55℃~+85℃）状态下检测到的电压不变。

第五NMOS管M5的漏极通过第七电阻R7和第一PMOS管P1连接电源电压Vdd，其中第一PMOS管P1的栅压是通过电压VG_tr来控制导通或关闭。

当系统为发射状态时，电压VG_tr为低电平，第一PMOS管P1导通，第五NMOS管M5的电源电压导通，检波电路正常工作。

当系统为接收状态时，电压VG_tr为高电平，第一PMOS管P1关闭，第五NMOS管M5的电源电压断开，检波电路停止工作。

当射频信号输入时，经过检波管M5，产生DC以及高次谐波分量，再经过RC低通滤波网络，最后输出直流或低频信号，即可检测到射频信号的幅值变化。

如图5所示为本发明所述的一种小型化片上集成检波功能的CMOS功率放大器芯片实施例检波的仿真结果，由图5可知，在高低温（-55℃~+85℃）状态下，当RF_out为14dBm左右时，-55℃、+25℃和+85℃状态下输出电压有一个交叉点，高低温状态下输出检波电压波动在±0.03V左右，很好的实现了功率温度补偿功能。由图5可知，功率检测器的最大检测功率为22dBm，动态范围为-3dBm~22dBm。

第五NMOS管M5工作在亚阈值区使得功耗极低，同时此方案的一个显著特点是能检测的功率值非常高。

本发明所述的片上集成检波功能的CMOS功率放大器芯片电路的有益效果是：电路结构简单、面积小、成本低、性能优良，能够实现宽动态范围、低温度敏感度，为硅基小型化片上集成检波功能的CMOS功率放大器芯片提供了一个解决方案。

显然，本发明的上述实施例仅仅是为清楚地说明本发明所作的举例，而并非是对本发明的实施方式的限定，对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动，这里无法对所有的实施方式予以穷举，凡是属于本发明的技术方案所引伸出的显而易见的变化或变动仍处于本发明的保护范围。

Claims (9)

1.片上集成检波功能的CMOS功率放大器芯片，其特征在于，包括具有温度补偿功能的功率放大器和用于检测所述功率放大器输出功率的功率检测器；所述功率放大器包括第一级放大、第二级放大和第三级放大，其中，第一级放大和第二级放大均为共源极放大器，第三级放大为采用变压器巴伦功率合成的差分放大器；所述功率检测器包括检波管第五NMOS管和由第九电阻R9和第七电容C7构成的RC低通滤波器，以及第六电容C6、第七电阻R7、PMOS管P1、第八电阻R8和偏置电路四；所述偏置电路四用于为第五NMOS管M5提供和温度成负斜率的偏压，使第五NMOS管M5工作在亚阈值区域；功率放大器的第三级放大输出端口RF_out并联有一个电阻，功率放大器输出的射频信号通过该电阻传输至功率检测器，并经过所述检波管产生DC以及高次谐波分量，最后经过RC低通滤波器后，输出检波电压Vout。

2.根据权利要求1所述的片上集成检波功能的CMOS功率放大器芯片，其特征在于：功率检测器的输入端通过第五电阻R5连接功率放大器的输出端RF_out，第五电阻R5的第二端连接第六电容C6的第一端，第六电容C6的第二端连接第六电阻R6的第一端及第五NMOS管M5的栅极，第六电阻R6的第二端接至偏置电路四，第五NMOS管M5的源极接地，第五NMOS管M5的漏极连接第七电阻R7的第一端及第九电阻R9的第一端，第七电阻R7的第二端连接第一PMOS管P1的漏极，第一PMOS管P1的栅极连接第八电阻R8的第一端，第一PMOS管P1的源极连接电源电压Vdd，第八电阻R8的第二端连接控制电压VG_tr；第九电阻R9的第二端为检测电压输出端口，同时连接第七电容C7的第一端，第七电容C7的第二端接地。

3.根据权利要求1所述的片上集成检波功能的CMOS功率放大器芯片，其特征在于：所述第一级放大包括第一电容C1、第一电感L1、第二电感L2、偏置电路一和第一NMOS管M1；功率放大器的输入端RF_in通过第一电容C1连接至第一电感L1的第一端，第一电感L1的第二端连接第一电阻R1的第一端及第一NMOS管M1的栅极，第一电阻R1的第二端连接至偏置电路一的输出端，第一NMOS管M1的源极连接第二电感L2的第一端，第二电感L2的第二端接地。

4.根据权利要求3所述的片上集成检波功能的CMOS功率放大器芯片，其特征在于：所述第二级放大包括第二电容C2、第四电感L4、第三电感L3、第五电感L5、偏置电路二、第二NMOS管M2、第六电感L6和第三电容C3，第一NMOS管M1的漏极连接第三电感L3的第一端及第四电感L4的第一端，第三电感L3的第二端连接电源电压Vdd，第四电感L4的第二端接第二电容C2的第一端，第二电容C2的第二端连接第二电阻R2的第一端及第二NMOS管M2的栅极，第二电阻R2的第二端连接至偏置电路二的输出端，第二NMOS管M2的源极连接第五电感L5的第一端，第五电感L5的第二端接地，第二NMOS管M2的漏极连接第六电感L6的第一端及第三电容C3的第一端，第六电感L6的第二端连接电源电压Vdd。

5.根据权利要求4所述的片上集成检波功能的CMOS功率放大器芯片，其特征在于：所述第三级放大包括第一巴伦Blun_1、第四电容C4、第三电阻R3、第三NMOS管M3、第五电容C5、第四电阻R4、第四NMOS管M4、偏置电路三和第二巴伦Blun_2；第三电容C3的第二端连接第一巴伦Blun_1的单端输入端，第一巴伦Blun_1的差分输出第一端口连接第四电容C4的第一端、第三电阻R3的第一端及第三NMOS管M3的栅极，第一巴伦Blun_1的差分输出第二端口连接第五电容C5的第一端、第四电阻R4的第一端及第四NMOS管M4的栅极，第三电阻R3的第二端及第四电阻R4的第二端连接至偏置电路三的输出端；

第三NMOS管M3的源极接地，第四NMOS管M4的源极接地，第三NMOS管M3的漏极和第五电容C5的第二端连接第二巴伦Blun_2的差分输入第二端口，第四NMOS管M4的漏极和第四电容C4的第二端连接第二巴伦Blun_2的差分输入第一端口，第二巴伦Blun_2的差分输入端中间抽头连接至电源电压Vdd，第二巴伦Blun_2的单端输出端为功率放大器的输出端RF_out。

6.根据权利要求5所述的片上集成检波功能的CMOS功率放大器芯片，其特征在于：第三NMOS管M3和第四NMOS管M4的单指栅长、栅宽和总指数相同，第三NMOS管M3和第四NMOS管M4的指数是第二NMOS管M2的2倍。

7.根据权利要求4所述的片上集成检波功能的CMOS功率放大器芯片，其特征在于：第二NMOS管M2和第一NMOS管M1的单指栅长和栅宽相同，第二NMOS管M2的指数是第一NMOS管M1的2倍。

8.根据权利要求5或6所述的片上集成检波功能的CMOS功率放大器芯片，其特征在于：偏置电路一、偏置电路二、偏置电路三以及偏置电路四的电路结构相同，均包括一个NMOS管M和一个电阻R；该NMOS管M的源极接地，该NMOS管M的栅极和该NMOS管M的漏极短接，该NMOS管M的漏极接i_in端，该NMOS管M的栅极连接电阻R的第一端，电阻R的第二端连接i_out端。

9.根据权利要求8所述的片上集成检波功能的CMOS功率放大器芯片，其特征在于：偏置电路一、偏置电路二、偏置电路三以及偏置电路四均与多路带隙基准电流源连接，由多路带隙基准电流源提供镜像电流。

Images