CN101527542B - 用于最小化共模振荡的多级放大器电路、方法及集成电路 - Google Patents

用于最小化共模振荡的多级放大器电路、方法及集成电路 Download PDF

Info

Publication number
CN101527542B
CN101527542B CN200910128136XA CN200910128136A CN101527542B CN 101527542 B CN101527542 B CN 101527542B CN 200910128136X A CN200910128136X A CN 200910128136XA CN 200910128136 A CN200910128136 A CN 200910128136A CN 101527542 B CN101527542 B CN 101527542B
Authority
CN
China
Prior art keywords
amplifier circuit
common
mode node
amplifier
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200910128136XA
Other languages
English (en)
Other versions
CN101527542A (zh
Inventor
姚卫军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Inc
Original Assignee
Ralink Technology Corp Taiwan
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ralink Technology Corp Taiwan filed Critical Ralink Technology Corp Taiwan
Publication of CN101527542A publication Critical patent/CN101527542A/zh
Application granted granted Critical
Publication of CN101527542B publication Critical patent/CN101527542B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H03F3/45188—Non-folded cascode stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/54—Two or more capacitor coupled amplifier stages in cascade
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45464—Indexing scheme relating to differential amplifiers the CSC comprising one or more coils
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45638—Indexing scheme relating to differential amplifiers the LC comprising one or more coils
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45652—Indexing scheme relating to differential amplifiers the LC comprising one or more further dif amp stages, either identical to the dif amp or not, in cascade

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Amplifiers (AREA)

Abstract

本发明是一种用于最小化一共模振荡的多级放大器电路、方法及集成电路，该多级放大器电路是于一无线局域网通讯系统中放大用以通讯的射频信号的多级射频放大器。该多级射频放大器包含一第一放大器电路以及一第二放大器电路。该第一放大器电路耦合至该第二放大器电路，以最大化放大率。该第一放大器电路的一共模节点耦合至该第二放大器电路的一共模节点，以提供一电压偏移。该电压偏移用以抵消来自该第一放大器电路的振荡所产生的电压变化，进而减少多级射频放大器的干扰。

Description

用于最小化共模振荡的多级放大器电路、方法及集成电路
技术领域
本发明是关于共模振荡，特别是一种用在射频(radio frequency；RF)电路的共模振荡的抵消方式。
背景技术
一般而言，射频放大器接受连续变动的一输入信号后，将会产生较大幅度的连续变动的一输出信号，举例而言，输出信号可以是通过天线以广播至远程接收者的一射频信号。射频放大器可以使用例如场效应晶体管的固态元件来增强低功率应用的输入信号。
一种射频放大器设计是利用单一场效应晶体管来提供一无振荡的稳定输出信号。然而，单一场效应晶体管却可能无法提供足够的功率。另一种射频放大器设计则利用并联组合的二个或多个场效应晶体管来增加额定功率，其能够用比单一场效应晶体管更少的能量而提供与单一场效应晶体管一样的功率。然而，并联组合的场效应晶体管却容易被不必要的振荡所影响，而这些不必要的振荡一般被称为“并联场效应晶体管振荡”或是“奇模振荡”。振荡是由来自于地接合线或是接合线(Bondwire)的电感所引起。此外，在包含多级放大的串联功率放大器设计中，振荡也同样地会被放大。
在使用旁灵敏度高的元件时，射频放大器的振荡也同样地不稳定。举例而言，许多系统单芯片(system on chip；SoC)，例如用在无线局域网(wireless local accessnetworks；WLANs)的系统单芯片皆配置了数字元件。而在其操作期间，来自于射频放大器的振荡将降低其稳定性。
现有用以降低振荡的方式都可能会将信号衰减。举例而言，为了降低后级放大器级所引起的振荡，放大器的增益将可能因此而被降低。而另外一种方式则是提供阻抗匹配的电阻网络来减弱栅极电流。但问题在于，前述降低振荡的方式都降低了射频放大器的总输出。
因此，要使射频放大器能够抵消各放大级之间的振荡，且又能不降低输出功率是急欲解决的问题，而本发明则满足了这样的需求。
发明内容
本发明的目的是提供一种系统及方法来最小化(或实质上抵消)各放大级之间的振荡，以满足前段所述的需求。
根据本发明一方面，提供一种用于最小化一共模振荡的多级放大器电路，包含：一第一放大器电路，包含一输出端以及一第一共模节点；一第二放大器电路，耦合至该第一放大器电路的输出端，包含一输入端以及一第二共模节点；以及一导线，耦合于该第一放大器电路的第一共模节点与该第二放大器电路的第二共模节点之间，该导线馈送该第一共模节点的一电压摆幅至该第二共模节点，以抵消来自该第一放大器电路的输出端至该第二放大器电路的输入端的一电压摆幅。
根据本发明另一方面提供一种集成电路，包含：
一数字电路；以及
一多级模拟放大器电路，包含：
一第一放大器电路，包含一输出端以及一第一共模节点；
一第二放大器电路，耦合至该第一放大器电路的输出端，包含一输入端以及一第二共模节点；以及
一导线，耦合于该第一放大器电路的第一共模节点与该第二放大器电路的第二共模节点之间，该导线馈送该第一共模节点的一电压摆幅至该第二共模节点，以抵消来自该第一放大器电路的输出端至该第二放大器电路的输入端的一电压摆幅。
根据本发明再一方面提供一种于一多级放大器电路中最小化一共模振荡的方法，包含下列步骤：提供一第一放大器电路，其包含一输出端以及一第一共模节点；
提供一第二放大器电路，耦合至该第一放大器电路的输出端，其包含一输入端以及一第二共模节点；以及耦合该第一放大器电路的第一共模节点以及该第二放大器电路的第二共模节点，馈送该第一共模节点的一电压摆幅至该第二共模节点，以抵消来自该第一放大器电路的输出端至该第二放大器电路的输入端的一电压摆幅。
在本发明中，一多级射频放大器放大了在WLAN通讯系统中用于通讯的射频信号。该多级射频放大器包含一第一放大器电路，该第一放大器电路与一第二放大器电路耦合，以最大化放大率。该第一级放大器与该第二级放大器还各自包含有晶体管(如场效应晶体管)以及辅助元件(如电感器)。在实施例中，并联组合的场效应晶体管是用以最大化功率输出。
该第一放大器电路的一共模节点耦合至该第二放大器电路的一共模节点，以提供一电压偏移。该电压偏移抵消了因第一放大器电路的振荡所引起的电压改变，因而减少了来自于该多级射频放大器的干扰。
有益的是，当放大器级使用在一系统单芯片上时，其能够在一最大功率输出的情况下被串联，据此，从模拟放大至系统单芯片的敏感元件(如数字元件)之间的干扰将因此而被最小化。
附图说明
附图是用以与实施方式举例说明本发明的数个实施例及其原理。任何熟悉此技术者需知悉附图中所阐述的特定实施例仅是用来例举本发明，而非用来限制本发明的范畴，其中：
图1是本发明的一实施例的方块图，其是说明包含一用以抵消振荡的射频放大器的一WLAN集成电路；
图2是本发明的一实施例的示意图，其是说明射频放大器的一构成；以及
图3是本发明的一实施例的流程图，其是说明抵消射频放大器的振荡的一方法。
具体实施方式
本发明是关于共模振荡，特别是一种用在射频电路的共模振荡的抵消方式。在参阅以下对于本发明的背景以及需求的描述之后，熟悉此技术领域者将得以制作并使用本发明。而实施例仅用来举例本发明的各种实施样态，并用来阐释本发明的技术特征，并非用来限制本发明的保护范畴。
图1是本发明的一实施例的方块图，其描绘一WLAN集成电路100。集成电路100包含一输入/输出单元105、具有一射频放大器112的一射频模拟单元110、一实体(physical；PHY)单元120、一媒体访问控制(medium access control；MAC)单元130、一处理器140、一存储器150、一计时器160以及一功率单元170。
于一实施例中，集成电路100可以是一种于一单一硅基板上结合许多元件的一系统单芯片。此一模拟与数字元件的结合需要一种最小化各装置之间的干扰的构成。集成电路100能被应用到像是3G与宽频手持系统的网络装置上，且集成电路100也能被应用到像是IEEE 802.11a、b、g或n的标准之上。例示的操作模式则包含了2.4GHz和5.0GHz的频率。此技术领域者将可了解射频放大器112能够使用其它各式标准化的集成电路加以制作。而在另一实施例中，集成电路100能够于一纯粹模拟的环境中被制作，或应用于一仅用来放大的芯片上。
输入/输出单元105则将装置之间用以传输信号的一信道与集成电路100进行接合。射频模拟单元110是一种类似于射频放大器112的模拟元件的总集。实体单元120则包含数字元件，用以构成实体层在开放系统界面(Open System Interface；OSI)模型中被定义的功能，例如将帧转换成数字信号。媒体访问控制单元130则构成了OSI模型中媒体访问控制层的功能，例如控制与实体层之间的存取并管理装置之间的通讯。
射频放大器112可以是一多级或串联的射频放大器。当各级放大器之间的一振荡最小化时，射频放大器112将放大输入信号。于一实施例中，该振荡通过因射频放大器112的一节点与射频放大器112的另一节点之间的另一振荡所引起的一电压摆幅而被减少，并使得一网络电压摆幅趋近于零。射频放大器112的一电路实施态样则进一步描述如下。
图2是本发明的一实施例的示意图，其描绘一射频放大器200。射频放大器200的电路可被视为是射频放大器112的一实施态样。射频放大器200包含一第一放大器电路201以及一第二放大器电路202。第一放大器电路201是作为一第一级放大，第二放大器电路202是作为一第二级放大，且该第一级放大的输出是通过导线281A以及281B与该第二级放大的输入耦合。虽然射频放大器200例示了二个放大级，且每一个放大级皆使用了二个相同的晶体管，但此技术领域者将理解任意数量的放大级以及晶体管皆能达成本发明的功效。
第一放大器201电路还包含了电感器203、205、211、213以及场效应晶体管221、223、225、227。第一放大器201电路是用以于电感器203、205之间的二导电路径进行差动信号传输。电感器203、205意味着由一接合线与一地接合线所表示的一寄生电容特性。一导电路径包含电感器203、电感器211、场效应晶体管221、场效应晶体管225以及电感器205之间的连续连接；而另一导电路径则包含电感器203、电感器213、场效应晶体管223、场效应晶体管227以及电感器205之间的连续连接。在此一架构中，提供了二个输入端，一输入端横跨了场效应晶体管221以及225的栅极，而另一输入端横跨了场效应晶体管223以及227的栅极。另外，此一架构亦提供了二个输出端，分别位于场效应晶体管221以及223的漏极。
同样地，第二放大器202电路还包含电感器204、206、212、214以及场效应晶体管222、224、226、228。第二放大器202电路是用以于电感器204、206之间的二导电路径进行差动信号传输。电感器204、206意味着由一接合线与一地接合线所表示的一寄生电容特性。一导电路径包含电感器204、电感器212、场效应晶体管222、场效应晶体管226以及电感器206之间的连续连接；而另一导电路径则包含电感器204、电感器214、场效应晶体管224、场效应晶体管228以及电感器206之间的连续连接。在此一架构中，提供了二个输入端，一输入端横跨了场效应晶体管222以及226的栅极，而另一输入端横跨了场效应晶体管224以及228的栅极。另外，此一架构亦提供了二个输出端，分别位于场效应晶体管222以及224的漏极。
一电容器280用以耦合第一放大器电路201的节点B以及第二放大器电路202的节点C。节点B是电感器211与213之间的共同连接点，其连接至第一放大器电路201的输出端。电容器280的一电容值可被特定地据以实施，且是根据电感器211或213的电感值而被选择。节点C则为第二放大器电路202的场效应晶体管226与228的源极之间的共同连接点。
基于前述架构所产生的结果，共模振荡将可被最小化或实质上地被抵消。以较高阶的技术层面观之，节点B与节点C之间的一短路则允许第一放大器电路201的振荡所产生的共模模式。更具体说，当一电压变化是来自于第一放大器201电路的输出时，横跨于场效应晶体管226以及228的栅极与源极之间的电压差亦随之产生。同时，前述的电压变化也是在节点B中来自于第一放大器201电路的输出。网络电压变化趋近于零，因此偏移横跨于场效应晶体管226以及228的栅极与源极之间的电压差。举例来说，栅极电压可能增加，但是源极电压也会实质上增加相同的量，使得实质上保持相同的电压差。或许会有一些不影响放大操作的可忽略电压差存在。
图3是本发明的一实施例的流程图，其描述于一多级放大器中抵消振荡的一方法300。方法300可以应用于图1所述的集成电路100以及图2所述的射频放大器200。步骤410提供一第一放大器电路，该第一放大器电路包含一输出端以及一第一共模节点。步骤420提供一第二放大器电路，该第二放大器电路包含一输入端以及一第二共模节点。步骤430提供一电压偏移，其是用以抵消第一放大器电路中振荡的。于一实施例中，第一共模节点耦合至该第二共模节点。
上述的实施例仅用来例举本发明的实施态样，以及阐释本发明作的技术特征，并非用来限制本发明的范畴。任何熟悉此技术者可轻易完成的改变或均等性的安排均属于本发明所主张的范围，本发明的权利范围应以本申请权利要求范围为准。

Claims (14)

1.一种用于最小化一共模振荡的多级放大器电路，包含：
一第一放大器电路，包含一第一电感器、一第二电感器、一输出端以及一第一共模节点，该第一共模节点是该第一电感器以及该第二电感器的共同连接点，且连接至该输出端；
一第二放大器电路，耦合至该第一放大器电路的输出端，包含一第一晶体管、一第二晶体管、一输入端以及一第二共模节点，该输入端横跨该第一晶体管的一第一栅极与该第二晶体管的一第二栅极，该第二共模节点耦合至该第一晶体管的一第一源极与该第二晶体管的一第二源极；以及
一导线，耦合于该第一放大器电路的第一共模节点与该第二放大器电路的第二共模节点之间，该导线馈送该第一共模节点的一电压摆幅至该第二共模节点，以抵消来自该第一放大器电路的输出端至该第二放大器电路的输入端的一电压摆幅。
2.根据权利要求1所述的多级放大器电路，其特征在于，该第一放大器电路的输出端包含一差动输出端。
3.根据权利要求1所述的多级放大器电路，其特征在于，该导线维持该第一晶体管的第一栅极及第一源极与该第二晶体管的第二栅极及第二源极之间的一电压电位，以抵消来自该第一放大器电路的输出端至该第二放大器电路的输入端的该电压摆幅，该电压电位不受该第一放大器电路的振荡影响。
4.根据权利要求1所述的多级放大器电路，其特征在于，该第一放大器电路与该第二放大器电路之间具有一串联连结。
5.根据权利要求1所述的多级放大器电路，其特征在于，该第一放大器电路包含一第一接合线以及一第一地接合线，该第二放大器电路包含一第二接合线以及一第二地接合线。
6.根据权利要求1所述的多级放大器电路，其特征在于，该导线包含一电容，用以调整该第一共模节点与该第一放大器的输出端之间的一电压差以及一相位差。
7.一种集成电路，包含：
一数字电路；以及
一多级模拟放大器电路，包含：
一第一放大器电路，包含一第一电感器、一第二电感器、一输出端以及一第一共模节点，该第一共模节点是该第一电感器以及该第二电感器的共同连接点，且连接至该输出端；
一第二放大器电路，耦合至该第一放大器电路的输出端，包含一第一晶体管、一第二晶体管、一输入端以及一第二共模节点，该输入端横跨该第一晶体管的一第一栅极与该第二晶体管的一第二栅极，该第二共模节点耦合至该第一晶体管的一第一源极与该第二晶体管的一第二源极；以及
一导线，耦合于该第一放大器电路的第一共模节点与该第二放大器电路的第二共模节点之间，该导线馈送该第一共模节点的一电压摆幅至该第二共模节点，以抵消来自该第一放大器电路的输出端至该第二放大器电路的输入端的一电压摆幅。
8.根据权利要求7所述的集成电路，其特征在于，该集成电路是用以于一无线局域网中传送通信信号。
9.一种于一多级放大器电路中最小化一共模振荡的方法，包含下列步骤：
提供一第一放大器电路，其包含一第一电感器、一第二电感器、一输出端以及一第一共模节点，该第一共模节点是该第一电感器以及该第二电感器的共同连接点，且连接至该输出端；
提供一第二放大器电路，耦合至该第一放大器电路的输出端，其包含一第一晶体管、一第二晶体管、一输入端以及一第二共模节点，该输入端横跨该第一晶体管的一第一栅极与该第二晶体管的一第二栅极，该第二共模节点耦合至该第一晶体管的一第一源极与该第二晶体管的一第二源极；以及
耦合该第一放大器电路的第一共模节点以及该第二放大器电路的第二共模节点，馈送该第一共模节点的一电压摆幅至该第二共模节点，以抵消来自该第一放大器电路的输出端至该第二放大器电路的输入端的一电压摆幅。
10.根据权利要求9所述的方法，其特征在于，该第一放大器电路的输出端包含一差动输出端。
11.根据权利要求9所述的方法，其特征在于，该导线维持该第一晶体管的第一栅极及第一源极与该第二晶体管的第二栅极及第二源极之间的一电压电位，以抵消来自该第一放大器电路的输出端至该第二放大器电路的输入端的该电压摆幅，该电压电位不受该第一放大器电路的振荡影响。
12.根据权利要求9所述的方法，其特征在于，该第一放大器电路与该第二放大器电路之间具有一串联连结。
13.根据权利要求9所述的方法，其特征在于，该第一放大器电路包含一第一接合线以及一第一地接合线，该第二放大器电路包含一第二接合线以及一第二地接合线。
14.根据权利要求9所述的方法，其特征在于，该导线包含一电容，用以调整该第一共模节点与该第一放大器的输出端之间的一电压差和一相位差。
CN200910128136XA 2008-03-04 2009-03-04 用于最小化共模振荡的多级放大器电路、方法及集成电路 Active CN101527542B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/042,044 US7619475B2 (en) 2008-03-04 2008-03-04 Cancellation of common mode oscillation in RF circuits
US12/042,044 2008-03-04

Publications (2)

Publication Number Publication Date
CN101527542A CN101527542A (zh) 2009-09-09
CN101527542B true CN101527542B (zh) 2011-12-07

Family

ID=41052985

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910128136XA Active CN101527542B (zh) 2008-03-04 2009-03-04 用于最小化共模振荡的多级放大器电路、方法及集成电路

Country Status (3)

Country Link
US (1) US7619475B2 (zh)
CN (1) CN101527542B (zh)
TW (1) TWI373911B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9083293B2 (en) 2011-05-19 2015-07-14 Mediatek Inc. Signal transceiver

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8203384B1 (en) 2011-02-01 2012-06-19 Texas Instruments Incorporated Amplifier
CN112398501B (zh) * 2019-08-15 2022-04-26 瑞昱半导体股份有限公司 无线传输电路与控制方法
CN213303616U (zh) * 2019-11-20 2021-05-28 联詠科技股份有限公司 电子装置与显示驱动晶片

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6577185B1 (en) * 2001-03-19 2003-06-10 Cisco Systems Wireless Networking (Australia) Pty. Limited Multi-stage operational amplifier for interstage amplification in a pipeline analog-to-digital converter
US6788142B2 (en) * 2001-11-19 2004-09-07 Broadcom Corporation Wide common mode differential input amplifier and method
US6867649B2 (en) * 2002-09-25 2005-03-15 Elantec Semiconductor, Inc. Common-mode and differential-mode compensation for operational amplifier circuits
CN1647368A (zh) * 2002-04-19 2005-07-27 皇家飞利浦电子股份有限公司 电子放大器电路

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5847600A (en) * 1996-04-26 1998-12-08 Analog Devices, Inc. Multi-stage high-gain high-speed amplifier
US6661288B2 (en) * 2002-02-09 2003-12-09 Texas Instruments Incorporated Apparatus for effecting high speed switching of a communication signal
US7282994B2 (en) * 2004-10-14 2007-10-16 Broadcom Corporation Active load with adjustable common-mode level
US7439804B2 (en) * 2007-03-05 2008-10-21 Intel Corporation Amplifier with level shifting feedback network
US7626458B2 (en) * 2007-08-28 2009-12-01 Texas Instruments Incorporated Common-mode bandwidth reduction circuit and method for differential applications

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6577185B1 (en) * 2001-03-19 2003-06-10 Cisco Systems Wireless Networking (Australia) Pty. Limited Multi-stage operational amplifier for interstage amplification in a pipeline analog-to-digital converter
US6788142B2 (en) * 2001-11-19 2004-09-07 Broadcom Corporation Wide common mode differential input amplifier and method
CN1647368A (zh) * 2002-04-19 2005-07-27 皇家飞利浦电子股份有限公司 电子放大器电路
US6867649B2 (en) * 2002-09-25 2005-03-15 Elantec Semiconductor, Inc. Common-mode and differential-mode compensation for operational amplifier circuits

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9083293B2 (en) 2011-05-19 2015-07-14 Mediatek Inc. Signal transceiver

Also Published As

Publication number Publication date
TWI373911B (en) 2012-10-01
TW200939618A (en) 2009-09-16
US20090224831A1 (en) 2009-09-10
CN101527542A (zh) 2009-09-09
US7619475B2 (en) 2009-11-17

Similar Documents

Publication Publication Date Title
CN101282110B (zh) 一种低功耗单端输入差分输出低噪声放大器
CN105324936B (zh) 功率放大模块
BR112016019734B1 (pt) Amplificador de baixo ruído, dispositivo de comunicação sem fio, e, receptor
CN104617905B (zh) 射频放大器及射频放大方法
CN103746665A (zh) 一种0.1～3GHz CMOS增益可调驱动功率放大器
CN104779919B (zh) 一种自偏置的超宽带低功耗低噪声放大器
WO2023045542A1 (zh) 应用于5g通信系统的射频功率放大器及射频前端架构
CN101527542B (zh) 用于最小化共模振荡的多级放大器电路、方法及集成电路
CN109245734A (zh) 一种Ka波段SiGe BiCMOS射频功率放大器
WO2024099059A1 (zh) 射频接收模组旁路模式下的无源电路及射频接收模组
US8174315B1 (en) Method and circuit for transforming the impedance of a load
CN213027963U (zh) 一种5g通信wifi平台抗失配低噪声放大器
CN111193477B (zh) 一种复合放大器
KR20150076571A (ko) 무선 송수신기용 선형 전력증폭기
CN110417357B (zh) 一种紧凑型集成多赫蒂放大器
KR101060943B1 (ko) 이득 평탄도 개선된 광대역 증폭회로
CN208874541U (zh) 功率放大模块
KR100904669B1 (ko) 대칭 로드를 갖는 저잡음 ｂａｌｕｎ－ｌｎａ
CN110995183A (zh) 一种自适应线性化异质结双极晶体管功率放大器
Murad et al. High efficiency CMOS Class E power amplifier using 0.13 µm technology
JP3853604B2 (ja) 周波数変換回路
CN110417355B (zh) 一种集成高阻线多赫蒂放大器
US8994451B1 (en) RF amplifier
CN218549870U (zh) 一种射频功率放大器和射频前端模组
CN220342291U (zh) 一种宽频带高线性度的低噪声放大器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: LIANFA SCIENCE AND TECHNOLOGY CO., LTD.

Free format text: FORMER OWNER: RALINK TECHNOLOGY INC.

Effective date: 20140709

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20140709

Address after: Hsinchu Science Park, Taiwan, China

Patentee after: MediaTek.Inc

Address before: Taiwan Hsinchu County Tai Yuan Street Chinese jhubei City, No. 36 5 floor

Patentee before: Ralink Technology Inc.