CN104779919B - 一种自偏置的超宽带低功耗低噪声放大器 - Google Patents

Abstract

一种自偏置的超宽带低功耗低噪声放大器(LNA)，属于射频集成电路领域。本发明的LNA包含且仅包含一个低频放大级和一个高频放大级。其低频放大级利用有源负载结合电阻负反馈技术同时为本级和后级电路提供偏置，实现了LNA整体电路的自偏置，既简化了电路设计又抑制了电路功率消耗；根据电路本身的结构特点，充分利用键合线的寄生电感优化了电路的高频匹配和噪声性能；高频放大级利用电感峰化技术拓展了LNA的工作频率范围。实施例的LNA可稳定的工作在0.2～6GHz频率范围内，并保持16±1.3dB的增益、<2.8dB的噪声系数和良好的输入匹配。本发明可以用于数字广播、无线局域网、超短波雷达等应用的接收机前端芯片中。

Description

一种自偏置的超宽带低功耗低噪声放大器

技术领域

本发明属于射频集成电路领域，涉及一种低噪声放大器(Low Noise Amplifier,以下简称LNA)，尤其是无独立偏置电路、单电源供电的超宽带低功耗LNA。

背景技术

在成本、集成度和功耗等方面因素的推动下CMOS技术已经获得了前所未有的发展。CMOS晶体管截止频率的不断提升增加了几GHz以下频段集成电路设计的自由度。随着多媒体技术和通信技术的发展，处于接收机前端的LNA被希望能够工作于数百MHz至几GHz以适应例如无线局域网(5GHz(802.11a)和2.4GHz(802.11b/g))等领域的应用需求。这种需求引发了集成电路设计者们对超宽带LNA芯片设计技术更多的关注和研究。超宽带LNA电路的实现通常有三种方式：第一种是采用如文章“A Monolithic DC-70-GHz BroadbandDistributed Amplifier Using 90-nm CMOS Process”所报道的分布式结构拓展带宽；第二种是利用如文章“Bandwidth extension techniques for CMOS amplifiers”所报道的电感峰化技术；第三种是利用如文章“Wide-Band CMOS Low-Noise Amplifier ExploitingThermal Noise Canceling”所报道的电阻负反馈噪声抵消技术。然而，第一种实现方式会占用很大的芯片面积，并且功耗大、噪声性能差；第二种方式不易实现宽带输入匹配；第三种方式很难实现高的平坦增益。此外，第一和第二种方式通常不能通过自偏置的方法实现，使设计变得复杂。综上所述，超宽带LNA的实现必须兼顾电路的功耗、匹配和设计的复杂度。

发明内容

本发明要解决的技术问题是提供一种自偏置的超宽带低功耗LNA电路，本发明的LNA采用两级级联的拓扑结构，第一级为低频增益放大级，它采用了有源器件做负载和电阻负反馈技术；第二级为高频增益放大级，它采用Cascode结构作为基本放大单元、电感峰化网络作为负载。本发明弥补了现有技术在CMOS工艺下GHz超宽带LNA电路设计方面的困难和不足。

为解决上述技术问题，本发明一种自偏置的超宽带低功耗低噪声放大器包括键合线电感、低频增益放大电路和高频增益放大电路；键合线电感的一端输入外部信号，其另一端连接低频增益放大电路的输入端，信号经低频放大后输出至高频增益放大电路的输入端，低频放大后的信号在高频增益放大电路进行高频放大后输出。

其中，低频增益放大电路包括第一NMOS晶体管M₁、PMOS晶体管P₁、第一螺旋电感L₁、第二螺旋电感L₂和第一电阻R₁，PMOS晶体管P₁的栅极、第一电阻R₁的一端和第一螺旋电感L₁的一端连结形成第一节点T₁，PMOS晶体管P₁的漏极、第一电阻R₁的另一端和第一NMOS晶体管M₁的漏极连结形成第二节点T₂，键合线电感B₁的另一端连接到第一节点T₁，第一螺旋电感L₁的另一端连接到第一NMOS晶体管M₁的栅极，第一NMOS晶体管M₁的源极经第二螺旋电感L₂接地，PMOS晶体管P₁的源极连接电源V_DC，第二节点T₂输出低频放大后的信号。

其中，高频增益放大电路包括第二NMOS晶体管M₂、第三NMOS晶体管M₃、第三螺旋电感L₃、带中心抽头的第四螺旋电感L₄和第二电阻R₂；第三螺旋电感L₃的一端连接低频增益放大电路的输出端，另一端连接到第二NMOS晶体管M₂的栅极；第二NMOS晶体管M₂的源极接地，漏极接到第三NMOS晶体管M₃的源极；第三NMOS晶体管M₃的漏极接到带中心抽头的第四螺旋电感L₄的一端，带中心抽头的第四螺旋电感L₄的另一端连接到第二电阻R₂的一端，第二电阻R₂的另一端与第三NMOS晶体管M₃的栅极共同连接到电源V_DC上，带中心抽头的第四螺旋电感L₄的中心抽头输出高频放大后的信号。

与现有技术相比，本发明的优点及显著效果总结如下：

1)本发明的电路内容实现了自偏置，因此不需要另外为电路设计偏置电路，一方面降低了设计复杂度，另一方面回避了偏置电路设计时带来的其他问题。

2)本发明的电路包含且仅包含一个低频放大级和一个高频放大级，既保证了宽带性能的实现又约束了电路的总功率耗散。

3)本发明的LNA低频放大级与高频放大级直接相连而不使用隔直电容，其低频放大级利用PMOS晶体管做NMOS晶体管M1的有源负载保证LNA的低频增益，并利用一个电阻将第一级电路的输出信号反馈到输入端，既实现了第一级电路的自偏置又为第二级电路提供了偏置；低频放大级的输出经过一个螺旋电感直接接到高频放大级的Cascode共源晶体管的栅极，Cascode共栅晶体管的漏极接电感峰化网络，该网络由一个电阻和带中心抽头的螺旋电感构成，利用这种结构可以有效拓展LNA的高频增益带宽。

4)充分考虑到电路封装时键合线带来的影响，利用键合线的寄生电感能够优化LNA的宽带输入功率匹配和高频噪声性能。利用LNA输入端的键合线电感、两个螺旋电感能够实现电路的超宽带功率和噪声匹配。

附图说明

图1是本发明的自偏置超宽带低功耗LNA的拓扑结构图；

图2是本发明的自偏置超宽带低功耗LNA的实现原理图；

图3是本发明的自偏置超宽带低功耗LNA的输入小信号电路简化模型；

图4是本发明的自偏置超宽带低功耗LNA实施例的增益、匹配与噪声系数仿真曲线；

图5是本发明的自偏置超宽带低功耗LNA实施例的稳定因子仿真曲线。

具体实施方式

下面结合附图和具体实施方式对本发明作进一步详细的说明。

本发明的LNA采用图1所示的两级级联的拓扑结构。第一级为低频增益放大级，它采用了有源器件做负载和电阻负反馈技术；第二级为高频增益放大级，它采用Cascode结构作为基本放大单元、电感峰化网络作为负载。

参看图2，本发明利用三个NMOS晶体管、一个PMOS晶体管、五个无源电感、两个电阻器实现自偏置超宽带低功耗LNA的电路设计。其中，NMOS晶体管M₁、PMOS晶体管P₁、片上螺旋电感L₁、L₂和电阻R₁组成LNA的第一级；NMOS晶体管M₂、M₃、片上螺旋电感L₃、带中心抽头的片上螺旋电感L₄和电阻R₂组成LNA的第二级。这些基本器件的具体连接关系为：

射频信号从键合线电感B₁的一端输入，另一端连接到节点第一节点T₁，T₁由PMOS晶体管P₁的栅极、第一电阻R₁的一端和第一螺旋电感L₁的一端连结形成，第一电阻R₁的另一端连接到第二节点T₂，T₂由PMOS晶体管P₁的漏极、第一NMOS晶体管M₁的漏极和第三螺旋电感L₃的一端连结形成，第一螺旋电感L₁的另一端连接到第一NMOS晶体管M₁的栅极，M₁的源极连接到第二螺旋电感L₂的一端，L₂的另一端接地，第三螺旋电感L₃的另一端连接到第二NMOS晶体管M₂的栅极，M₂的源极接地、漏极接到第三NMOS晶体管M₃的源极，M₃的漏极接到带中心抽头的第四螺旋电感L₄的一端，L₄的另一端接到第二电阻R₂的一端，R₂的另一端、第三NMOS晶体管M₃的栅极和PMOS晶体管P₁的源极共同连接到电源V_DC上，信号从带中心抽头的第四螺旋电感L₄的中心抽头输出。

图2中的NMOS和PMOS晶体管均采用CMOS工艺所支持的射频管，栅长选工艺能够支持的最小尺寸；电感B₁为键合线的寄生电感，电感L₁～L₃采用普通的片上平面螺旋结构，电感L₄采用带中心抽头的片上平面螺旋结构；电阻R₁～R₂为多晶硅电阻。表1列出了图2对应实施例所采用器件的参数值。

表1.自偏置超宽带低功耗LNA实施例器件参数

由图2可以得到自偏置超宽带低功耗LNA的输入小信号电路简化模型，如图3所示，图中C_gs1是NMOS晶体管M₁栅源之间的寄生电容，C_P是PMOS晶体管P₁栅源之间的寄生电容，C_gs2是NMOS晶体管M₂栅源之间的寄生电容，ω_T1＝g_m1/C_gs1，其中g_m1是NMOS晶体管M₁的小信号跨导，ω_T1L₂≈50Ω。Z_in表示包含键合线电感B₁由引出端看进去的电路的输入阻抗。由表1可以看出NMOS晶体管M₁的尺寸大于NMOS晶体管M₂，故C_gs1>C_gs2，加之L₁+L₂>L₃，所以在推导图3所示电路的输入阻抗时可以将C_gs1支路看作低频率通路，此时的谐振频率f₀₁即为低频时输入阻抗的最佳匹配频点：

随着LNA工作频率的提升，必须考虑图3中所有元件的整体作用。根据表1中的数据经计算可知即使f＝10GHz，仍有R₁>>2πf[L₃-1/(2πf)²C_gs2]，且由于R₁>>ω_T1L₂，因此可以忽略R₁支路对输入阻抗计算的影响。综合上述结论，高频输入阻抗Z_in为：

其中s＝j2πf。在谐振频率f₀₂处，令Z_in＝Z₀＝50Ω，再由表1B₁≈L₁+L₂，则由式(2)可得：

f₀₁即为高频时输入阻抗的另一个最佳匹配频点。

以上内容详细论述了宽带输入匹配的具体实现过程，式(1)和(3)预示了输入匹配曲线的两个谷值，这在图4的S₁₁仿真结果中得到了印证，即在0.2～6GHz频率范围内S₁₁<-10dB。图4中也给出了键合线电感B₁＝0时S₁₁的仿真曲线，然而此时高频处的远高于B₁＝1nH时的结果，意味着匹配的恶化。

有关LNA的噪声系数(Noise Figure,NF)和增益带宽拓展的讨论国内外文献中多有报道，此处不再赘述仅给出仿真结果加以说明。

图4中NF的仿真结果显示，当B₁＝1nH时，在0.2～6GHz频率范围内NF<2.8dB，展示了实施例LNA良好的噪声匹配性能。然而，当B₁＝0时，高频处的NF高于B₁＝1nH时的结果，意味着噪声性能的恶化。

图4中S₁₁和NF两个指标有关B₁取值为0和1nH的对比，充分证明了利用键合线寄生电感对优化此种结构LNA高频匹配和噪声性能具有重要意义。

图4中S₂₁的仿真结果显示，在0.1～6GHz频率范围内S₂₁＝16±1.3dB，该结果展示了本发明实施例LNA的增益带宽完全覆盖了数字广播、无线局域网、蓝牙、超短波雷达等应用频段。

图5为稳定因子(K_f)的仿真结果，在0.1～20GHz频率范围内恒有K_f>1，展示了实施例LNA良好的稳定性。以上所有结果均在电源电压V_DC＝1.2V下仿真得到，实施例LNA在此电压下的静态直流功耗为：1.2V×5.7mA＝6.84mW。

Claims (2)

1.一种自偏置的超宽带低功耗低噪声放大器，其特征在于：所述超宽带低功耗低噪声放大器包括键合线电感、低频增益放大电路和高频增益放大电路；键合线电感的一端输入外部信号，其另一端连接低频增益放大电路的输入端，信号经低频放大后输出至高频增益放大电路的输入端，低频放大后的信号在高频增益放大电路进行高频放大后输出；所述的低频增益放大电路包括第一NMOS晶体管（M₁）、PMOS晶体管（P₁）、第一螺旋电感（L ₁）、第二螺旋电感（L ₂）和第一电阻（R ₁），PMOS晶体管（P₁）的栅极、第一电阻（R ₁）的一端和第一螺旋电感（L ₁）的一端连结形成第一节点（T₁），PMOS晶体管（P₁）的漏极、第一电阻（R ₁）的另一端和第一NMOS晶体管（M₁）的漏极连结形成第二节点（T₂），键合线电感（B ₁）的另一端连接到第一节点（T₁），第一螺旋电感（L ₁）的另一端连接到第一NMOS晶体管（M₁）的栅极，第一NMOS晶体管（M₁）的源极经第二螺旋电感（L ₂）接地，PMOS晶体管（P₁）的源极连接电源（V _DC），第二节点（T₂）输出低频放大后的信号。

2.根据权利要求1所述的一种自偏置的超宽带低功耗低噪声放大器，其特征在于：所述的高频增益放大电路包括第二NMOS晶体管（M₂）、第三NMOS晶体管（M₃）、第三螺旋电感（L ₃）、带中心抽头的第四螺旋电感（L ₄）和第二电阻（R ₂）；第三螺旋电感（L ₃）的一端连接低频增益放大电路的输出端，另一端连接到第二NMOS晶体管（M₂）的栅极；第二NMOS晶体管（M₂）的源极接地，漏极接到第三NMOS晶体管（M₃）的源极；第三NMOS晶体管（M₃）的漏极接到带中心抽头的第四螺旋电感（L ₄）的一端，带中心抽头的第四螺旋电感（L ₄）的另一端连接到第二电阻（R ₂）的一端，第二电阻（R ₂）的另一端与第三NMOS晶体管（M₃）的栅极共同连接到电源（V _DC）上，带中心抽头的第四螺旋电感（L ₄）的中心抽头输出高频放大后的信号。