CN116192067B - 一种晶体管堆叠电压摆幅增强的功率放大器 - Google Patents

一种晶体管堆叠电压摆幅增强的功率放大器 Download PDF

Info

Publication number
CN116192067B
CN116192067B CN202310472970.0A CN202310472970A CN116192067B CN 116192067 B CN116192067 B CN 116192067B CN 202310472970 A CN202310472970 A CN 202310472970A CN 116192067 B CN116192067 B CN 116192067B
Authority
CN
China
Prior art keywords
transistor
capacitor
resistor
circuit
chip transformer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202310472970.0A
Other languages
English (en)
Other versions
CN116192067A (zh
Inventor
龙俊明
张志浩
章国豪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangdong University of Technology
Original Assignee
Guangdong University of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangdong University of Technology filed Critical Guangdong University of Technology
Priority to CN202310472970.0A priority Critical patent/CN116192067B/zh
Publication of CN116192067A publication Critical patent/CN116192067A/zh
Application granted granted Critical
Publication of CN116192067B publication Critical patent/CN116192067B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

本发明公开了一种晶体管堆叠电压摆幅增强的功率放大器，包括输入匹配网络电路、第一级功率放大电路、第一片上变压器电路、第二级功率放大电路、第二片上变压器电路和输出匹配网络电路，其中，所述输入匹配网络电路、第一级功率放大电路、第一片上变压器电路、第二级功率放大电路、第二片上变压器电路和输出匹配网络电路依次连接。通过使用本发明，能够通过晶体管的堆叠结构提高输出摆幅以获得足够的功率输出。本发明作为一种晶体管堆叠电压摆幅增强的功率放大器，可广泛应用于功率放大器电路技术领域。

Description

一种晶体管堆叠电压摆幅增强的功率放大器
技术领域
本发明涉及功率放大器电路技术领域，尤其涉及一种晶体管堆叠电压摆幅增强的功率放大器。
背景技术
根据国际标准组织3GPP的标准，5G频段分成FR1（Sub-6GHz）和FR2（毫米波）两个范围，毫米波频段提供了更快更宽的物理传输通道，传输性能显著优于Sub-6GHz，同时Sub-6GHz频段的频谱资源紧张，根本性解决频谱拥挤的问题必须要从物理通道上拓展，朝频段更高的毫米波方向延伸，释放5G通信的全部潜力，功率放大器（PA）是无线通信链路中的关键单元之一，其作用是将携带有用信息的调制信号放大至一定的功率并通过天线辐射出去，发射机的输出能力、线性度和效率在很大程度上都是由功率放大器所决定，面对5G毫米波通信，要求功率放大器具有更高功率、更高效率、更好的线性度、更大带宽以及高可靠性和更低的成本，功率放大器需要输出足够高的功率以满足通信要求和足够的信号覆盖范围，然而对于CMOS器件，由于电流容量低、耐压小，导致输出功率受限，因此，使用CMOS器件实现射频前端时必须要考虑功率提升的方法，晶体管堆叠技术是一种紧凑、高效的功率提升方法，然而，传统的晶体管堆栈的功率放大器，由于CMOS器件自身特性，单个晶体管漏源两端可承受的最大电压摆幅较低，因此若只采用单个晶体管作为功率单元，最大输出功率将受到电压摆幅能力的限制，由于单个晶体管所承受的电压摆幅有限，若希望在输出端获得最大的电压摆幅，一种有效的方法就是将摆幅平分至每一个晶体管上。由于堆叠通道中电流相同，若希望达到上面所述的电压摆幅平衡，则需要通过调整栅极电容，这种方法虽然提高了有效的输出摆幅，但膝点电压已然成为电压摆幅的一大部分，浪费了一部分电压摆幅能力。
发明内容
为了解决上述技术问题，本发明的目的是提供一种晶体管堆叠电压摆幅增强的功率放大器，能够通过晶体管的堆叠结构提高输出摆幅以获得足够的功率输出。
本发明所采用的第一技术方案是：一种晶体管堆叠电压摆幅增强的功率放大器，包括输入匹配网络电路、第一级功率放大电路、第一片上变压器电路、第二级功率放大电路、第二片上变压器电路和输出匹配网络电路，其中，所述输入匹配网络电路、第一级功率放大电路、第一片上变压器电路、第二级功率放大电路、第二片上变压器电路和输出匹配网络电路依次连接：
所述输入匹配网络电路用于接收射频信号，并匹配第一级功率放大电路的输入阻抗至50输入阻抗终端，完成阻抗匹配；
所述第一级功率放大电路为驱动级电路，用于接收射频信号并提高整体电路结构的增益；
所述第一片上变压器电路用于接收第一级功率放大电路输出的信号并进行信号转换处理，输出差分信号；
所述第二级功率放大电路包括RC偏置网络电路、第一堆叠单元和第二堆叠单元；
所述第二级功率放大电路为功率输出级电路，用于通过提高输出摆幅从而提高功率输出；
所述第二片上变压器电路用于将第二级功率放大电路的输出端耦合至负载并为第二级功率放大电路的工作提供电源；
所述输出匹配网络电路用于与第二片上变压器电路连接进行最佳功率输出匹配。
进一步，所述第一级功率放大电路包括晶体管M1、电容C1、电容C2、电阻R1和射频扼流圈L1，其中，所述电容C1的第一端与输入匹配网络电路的输出端连接，所述电容C1的第二端分别与电阻R1的第二端和晶体管M1的珊极连接，所述电阻R1的第一端接偏置电压，所述晶体管M1的源极接地，所述晶体管M1的漏极分别与射频扼流圈L1的第二端和电容C2的第一端连接，所述射频扼流圈L1的第一端接高电平VDD1，所述电容C2的第二端与第一片上变压器电路的输入端连接。
进一步，在第一级功率放大电路中，所述晶体管M1为功率放大元器件，所述电容C1和电容C2为隔直电容，用于隔绝直流泄漏，所述电阻R1为镇流电阻，用于接收直流偏置电压，所述射频扼流圈L1用于隔绝交流并为晶体管M1的漏级获取VDD1的直流供电电压。
进一步，所述第一片上变压器电路为一个三层的片上变压器TF1，所述片上变压器TF1包括左侧线圈、中央线圈和右侧线圈，所述片上变压器TF1的左侧线圈获取第一级功率放大电路的输出信号并通过耦合关系M11耦合至片上变压器TF1的中央线圈，片上变压器TF1中央线圈的中心抽头和片上变压器TF1右侧线圈的中心抽头等效接地，提供接地端电压摆幅幅度，所述片上变压器TF1的中央线圈通过耦合关系M22耦合至片上变压器TF1的右侧线圈，用于将第一级功率放大电路输出的单端信号进行转换，生成差分信号。
进一步，所述第二级功率放大电路包括晶体管M2、晶体管M3、晶体管M4、晶体管M5、晶体管M6、晶体管M7、晶体管M8、晶体管M9、电阻R2、电阻R3、电阻R4、电阻R5、电阻R6、电阻R7、电阻R8、电阻R9、电阻R10、电容C3、电容C4、电容C5、电容C6、电容C7、电容C8、电容C9、电容C10和电容C11，其中，所述电阻R2和电容C3组成RC偏置网络电路，所述晶体管M2、晶体管M3、晶体管M4、晶体管M5、电阻R3、电阻R4、电阻R5、电阻R9、电容C4、电容C5、电容C6和电容C10组成第一堆叠单元，所述晶体管M6、晶体管M7、晶体管M8、晶体管M9、电阻R6、电阻R7、电阻R8、电阻R10、电容C7、电容C8、电容C9和电容C11组成第二堆叠单元。
进一步，在第二级功率放大电路中，所述电阻R2的第一端和电容C3的第一端与片上变压器TF1的中央线圈连接，所述电阻R2的第二端接偏置电压，所述电容C3的第二端接地，所述晶体管M2的源极、晶体管M6的源极分别与片上变压器TF1的右侧线圈连接，所述晶体管M2的珊极分别与片上变压器TF1的中央线圈、电容C10的第一端连接，所述晶体管M6的珊极分别与片上变压器TF1的中央线圈、电容C11的第一端连接，所述晶体管M2的漏极与晶体管M3的源极连接，所述晶体管M3的栅极分别与电容C4的第一端和电阻R3的第二端连接，所述晶体管M3的漏极与晶体管M4的源极连接，所述晶体管M4的栅极分别与电容C5的第一端和电阻R4的第二端连接，所述晶体管M4的漏极与晶体管M5的源极连接，所述晶体管M5的栅极分别与电容C6的第一端和电阻R5的第二端连接，所述晶体管M5的漏极分别与电阻R9的第二端和第二片上变压器电路连接，所述电容C10的第二端与电阻R9的第一端连接，所述晶体管M6的漏极与晶体管M7的源极连接，所述晶体管M7的栅极分别与电容C7的第二端和电阻R6的第一端连接，所述晶体管M7的漏极与晶体管M8的源极连接，所述晶体管M8的栅极分别与电容C8的第二端和电阻R7的第一端连接，所述晶体管M8的漏极与晶体管M9的源极连接，所述晶体管M9的栅极分别与电容C9的第二端和电阻R8的第一端连接，所述晶体管M9的漏极分别与电阻R10第二端和第二片上变压器电路连接，所述电容C11的第二端与电阻R10的第一端连接，所述电容C4的第一端、电容C5的第一端、电容C6的第一端、电容C7的第一端、电容C8的第一端和电容C9的第一端均接地，所述电阻R3的第一端接偏置电压/>，电阻R4的第一端接偏置电压/>，电阻R5的第一端接偏置电压/>，电阻R6的第二端接偏置电压/>，电阻R7的第二端接偏置电压/>，电阻R8的第二端接偏置电压/>。
进一步，在第二级功率放大电路中，所述RC偏置网络电路用于为晶体管M2和晶体管M6提供偏置电压，所述第一堆叠单元中的电容C10和电阻R9、所述第二堆叠单元中的电容C11和电阻R10用于调整晶体管输出电流波形的相位差。
进一步，所述第二片上变压器电路为一个双层的片上变压器TF2，所述片上变压器TF2将第二级功率放大电路的输出端耦合至负载，将第二级功率放大电路输出差分信号转换为单端信号，且减少输出匹配网络电路中的无源器件使用量，片上变压器TF2的中心抽头接高电平VDD2，分别为第一堆叠单元和第二堆叠单元提供电源。
本发明器件的有益效果是：本发明通过设计了两级功率放大器电路，第一级功率放大电路采用晶体管M1作为放大器件提供足够的增益，且片上变压器TF1通过变压器能实现单端信号至差分信号的转换，提供第二级功率放大电路的差分输入信号，同时TF1也能实现第一级功率放大电路与第二级功率放大电路的级间匹配，实现最大功率传输，第二级功率放大电路采用晶体管堆叠结构提高输出摆幅以获得足够的功率输出，片上变压器TF2负责将第二级功率放大器单元的输出端耦合至负载，一是实现差分信号到单端信号的转换，二是实现一定的阻抗变换作用，一定程度上可以减少输出匹配网络的无源器件使用量，三是可以通过中心抽头连接供电电压VDD2，为第二级功率放大电路中的两个堆叠晶体管单元提供电源，由于中心抽头端对差分信号为等效短路端，因此VDD2的供电不再需要体积庞大的扼流圈作为供电，节省面积。
附图说明
图1是本发明一种晶体管堆叠电压摆幅增强的功率放大器的结构示意图；
图2是传统的晶体管堆栈的功率放大器结构示意图；
图3是传统的CMOS器件随负载线的电压电流关系示意图，其中，A表示特征尺寸较大的CMOS器件随负载线的电压电流关系，B表示深亚微米的CMOS器件随负载线的电压电流关系；
图4是传统的晶体管堆叠差分接法的结构示意图；
图5是本发明晶体管堆叠差分接法的结构示意图；
图6是本发明结构变压器各端耦合波形示意图；
图7是本发明结构电压摆幅提升示意图，其中，C表示传统结构的电压摆幅，D表示本发明结构的电压摆幅；
图8是本发明电路结构引入RC串联电路的效果示意图，E表示电压波形-无相位差，F表示电压波形-有相位差；
附图标记：10、第一级功率放大电路；20、第一片上变压器电路；30、第二级功率放大电路；40、第二片上变压器电路。
具体实施方式
下面结合附图和具体实施例对本发明做进一步的详细说明。对于以下实施例中的步骤编号，其仅为了便于阐述说明而设置，对步骤之间的顺序不做任何限定，实施例中的各步骤的执行顺序均可根据本领域技术人员的理解来进行适应性调整。
参照图2，为传统的晶体管堆栈的功率放大器结构，由于CMOS器件自身特性，单个晶体管漏源两端可承受的最大电压摆幅较低，因此若只采用单个晶体管作为功率单元，最大输出功率将受到电压摆幅能力的限制。晶体管堆叠技术能够克服单个晶体管的电压摆幅限制，理论上个晶体管能承受/>的电压摆幅，其中/>为单个晶体管可承受的最大电压摆幅，为了线性放大，通常会让晶体管工作在饱和区，然而，为了电路运行速度的提高与集成，工艺技术的发展，器件特征尺寸逐渐缩小，特别是在亚微米制程中，晶体管的膝点电压逐渐提高，使晶体管线性区增大，饱和区缩小，这样会让晶体管的可输出的线性电压摆幅变小，如图3所示，其中图3中的①和②均表示有效电压摆幅的范围，③表示可变电阻区增大，④表示饱和区缩小，图3显示出当负载为/>时的电压电流波形，随着栅电压的变化，由于电压电流波形会沿着负载线/>移动，由于饱和区的缩小，晶体管有效的电压摆幅降低，这严重影响了晶体管的电压输出能力，从而进一步限制了功率放大器的功率输出能力；
然而现有的晶体管堆叠主流方案如下：
采取更多的晶体管堆叠；
晶体管堆叠技术在理论上个晶体管能承受/>的电压摆幅，其中/>为单个晶体管可承受的最大电压摆幅，但根据实际情况表明，随着晶体管的堆叠数量上升，膝点电压会进一步提高，会使晶体管堆叠结构单元的总体饱和区缩小，当晶体管堆叠数量超过5个以上时，平均每个晶体管所能提供的电压的摆幅逐渐下降，同时，由于器件寄生电容的存在，当多个晶体管堆叠时，不同的晶体管的电压电流信号会产生严重的相位差，甚至会导致电路震荡，考虑到面积与电路稳定性的问题，这不是一种经济、安全、高效的解决方案。
传统晶体管摆幅平衡；
由于单个晶体管所承受的电压摆幅有限，若希望在输出端获得最大的电压摆幅，一种有效的方法就是将摆幅平分至每一个晶体管上，由于堆叠通道中电流相同，若希望达到上面所述的电压摆幅平衡，则需要通过调整栅极电容，将每个晶体管漏端所看到的阻抗设计为，其中/>管所看到的最佳阻抗为/>，通过这种方式，堆叠晶体管单元有效的输出摆幅提升为/>，这种方法提高了有效的输出摆幅，但膝点电压已然成为电压摆幅的一大部分，浪费了一部分电压摆幅能力。
综上所述，深亚微米工艺使晶体管膝点电压提高，进一步使饱和区缩小，堆叠结构又会进一步恶化这种效应，但在CMOS工艺上，堆叠结构又是功率放大器输出足够的功率的常用结构方法，因此，本发明针对以上问题，设计一种晶体管堆叠电压摆幅增强的功放结构。
参照图1，本发明提供了一种晶体管堆叠电压摆幅增强的功率放大器，包括输入匹配网络电路、第一级功率放大电路、第一片上变压器电路、第二级功率放大电路、第二片上变压器电路和输出匹配网络电路，其中，所述输入匹配网络电路、第一级功率放大电路、第一片上变压器电路、第二级功率放大电路、第二片上变压器电路和输出匹配网络电路依次连接：
输入匹配网络电路用于接收射频信号，并匹配第一级功率放大电路的输入阻抗至50输入阻抗终端，完成阻抗匹配；
第一级功率放大电路为驱动级电路，用于接收射频信号并提高整体电路结构的增益；
具体地，所述第一级功率放大电路包括晶体管M1、电容C1、电容C2、电阻R1和射频扼流圈L1，其中，所述电容C1的第一端与输入匹配网络电路的输出端连接，所述电容C1的第二端分别与电阻R1的第二端和晶体管M1的珊极连接，所述电阻R1的第一端接偏置电压，所述晶体管M1的源极接地，所述晶体管M1的漏极分别与射频扼流圈L1的第二端和电容C2的第一端连接，所述射频扼流圈L1的第一端接高电平VDD1，所述电容C2的第二端与第一片上变压器电路的输入端连接，所述晶体管M1为功率放大元器件，所述电容C1和电容C2为隔直电容，用于隔绝直流泄漏，所述电阻R1为镇流电阻，用于接收直流偏置电压，所述射频扼流圈L1用于隔绝交流并为晶体管M1的漏级获取VDD1的直流供电电压；
进一步的，对于第一级功率放大电路即驱动级电路，采用晶体管M1作为放大器件；电容C1、电容C2为隔直电容，作用是隔绝直流泄漏；电阻R1为接取直流电压偏置的镇流电阻，同时为放大电路提供一定的稳定性；L1是射频扼流圈，作用是隔绝交流，为晶体管漏端获取VDD1的直流供电电压；输入匹配电路负责匹配第一级放大电路的输入阻抗到50输入阻抗终端，完成阻抗匹配；
第一片上变压器电路用于接收第一级功率放大电路输出的信号并进行信号转换处理，输出差分信号；
具体地，第一片上变压器电路为一个三层的片上变压器TF1，所述片上变压器TF1包括左侧线圈、中央线圈和右侧线圈，所述片上变压器TF1的左侧线圈获取第一级功率放大电路的输出信号并通过耦合关系M11耦合至片上变压器TF1的中央线圈，片上变压器TF1中央线圈的中心抽头和片上变压器TF1右侧线圈的中心抽头等效接地，提供接地端电压摆幅幅度，所述片上变压器TF1的中央线圈通过耦合关系M22耦合至片上变压器TF1的右侧线圈，用于将第一级功率放大电路输出的单端信号进行转换，生成差分信号；
进一步的，第一级功率放大电路的输出端通过一个三层的片上变压器TF1的左侧两层的耦合到第二级的输入端；另外，片上变压器TF1通过变压器能实现单端信号至差分信号的转换，提供第二级放大器的差分输入信号；同时片上变压器TF1也能实现第一级与第二级放大器的级间匹配，实现最大功率传输，片上变压器TF1的右侧两层耦合，其中一层接地，提供接地端一定的电压摆幅幅度；
第二级功率放大电路包括RC偏置网络电路、第一堆叠单元和第二堆叠单元，所述第二片上变压器电路为功率输出级电路，用于将第二级功率放大电路的输出端耦合至负载并为第二级功率放大电路的工作提供电源；
具体地，所述第二级功率放大电路包括晶体管M2、晶体管M3、晶体管M4、晶体管M5、晶体管M6、晶体管M7、晶体管M8、晶体管M9、电阻R2、电阻R3、电阻R4、电阻R5、电阻R6、电阻R7、电阻R8、电阻R9、电阻R10、电容C3、电容C4、电容C5、电容C6、电容C7、电容C8、电容C9、电容C10和电容C11，其中，所述电阻R2和电容C3组成RC偏置网络电路，所述晶体管M2、晶体管M3、晶体管M4、晶体管M5、电阻R3、电阻R4、电阻R5、电阻R9、电容C4、电容C5、电容C6和电容C10组成第一堆叠单元，所述晶体管M6、晶体管M7、晶体管M8、晶体管M9、电阻R6、电阻R7、电阻R8、电阻R10、电容C7、电容C8、电容C9和电容C11组成第二堆叠单元，所述电阻R2的第一端和电容C3的第一端与片上变压器TF1的中央线圈连接，所述电阻R2的第二端接偏置电压，所述电容C3的第二端接地，所述晶体管M2的源极、晶体管M6的源极分别与片上变压器TF1的右侧线圈连接，所述晶体管M2的珊极分别与片上变压器TF1的中央线圈、电容C10的第一端连接，所述晶体管M6的珊极分别与片上变压器TF1的中央线圈、电容C11的第一端连接，所述晶体管M2的漏极与晶体管M3的源极连接，所述晶体管M3的栅极分别与电容C4的第一端和电阻R3的第二端连接，所述晶体管M3的漏极与晶体管M4的源极连接，所述晶体管M4的栅极分别与电容C5的第一端和电阻R4的第二端连接，所述晶体管M4的漏极与晶体管M5的源极连接，所述晶体管M5的栅极分别与电容C6的第一端和电阻R5的第二端连接，所述晶体管M5的漏极分别与电阻R9的第二端和第二片上变压器电路连接，所述电容C10的第二端与电阻R9的第一端连接，所述晶体管M6的漏极与晶体管M7的源极连接，所述晶体管M7的栅极分别与电容C7的第二端和电阻R6的第一端连接，所述晶体管M7的漏极与晶体管M8的源极连接，所述晶体管M8的栅极分别与电容C8的第二端和电阻R7的第一端连接，所述晶体管M8的漏极与晶体管M9的源极连接，所述晶体管M9的栅极分别与电容C9的第二端和电阻R8的第一端连接，所述晶体管M9的漏极分别与电阻R10第二端和第二片上变压器电路连接，所述电容C11的第二端与电阻R10的第一端连接，所述电容C4的第一端、电容C5的第一端、电容C6的第一端、电容C7的第一端、电容C8的第一端和电容C9的第一端均接地，所述电阻R3的第一端接偏置电压/>，电阻R4的第一端接偏置电压/>，电阻R5的第一端接偏置电压/>，电阻R6的第二端接偏置电压/>，电阻R7的第二端接偏置电压/>，电阻R8的第二端接偏置电压/>；
进一步的，对于第二片上变压器电路即功率输出级电路，功率单元采用两个四晶体管堆叠单元的差分连接实现，其中晶体管M2、M3、M4、M5为第一堆叠单元，晶体管M6、M7、M8、M9为第二堆叠单元，两个堆叠单元为差分工作状态，其工作状态存在180°的相位差；
电容C3、电阻R2为输入端的偏置电路网络，电阻R2为接取偏置电压的镇流电阻，能提供晶体管一定的稳定度；电容C3为滤波电容，通过连接至TF1中央线圈的中心抽头，为两个堆叠单元的底部共源晶体管M2和晶体管M6提供偏置电压；
晶体管M3、晶体管M4、晶体管M5、晶体管M7、晶体管M8和晶体管M9为堆叠管，目的是提高功率单元的电压摆幅，增强功率输出能力，其栅极所连的为RC偏置网络，电阻R是供电电阻，电容C是滤波电容，同时，从每个晶体管源极看到的阻抗可以视为，表示栅源电容，因此，电容C还能调节结点阻抗，平衡每一个晶体管的电压摆幅，防止某一个晶体管的摆幅过大导致的器件击穿；
R9、C10和R10、C11为串联的RC电路，连接至堆叠晶体管单元的输出端与输入端，形成反馈。作用一是提供一定的电路稳定度；第二是调整相位，由于堆叠晶体管顶部管与底部管的路径较远，由于晶体管寄生电容参数较多，以堆叠单元M2、M3、M4、M5为例，M2与M5的漏端电压、电流波形会有一定的相位差，这会对下面描述的摆幅增强架构的实现有一定的影响，因此引入RC串联电路调整相位；
第二片上变压器电路用于将第二级功率放大电路的输出端耦合至负载并为第二级功率放大电路的工作提供电源；
输出匹配网络电路用于与第二片上变压器电路连接进行最佳功率输出匹配；
具体地，第二片上变压器电路为一个双层的片上变压器TF2，所述片上变压器TF2将第二级功率放大电路的输出端耦合至负载，将第二级功率放大电路输出差分信号转换为单端信号，且减少输出匹配网络电路中的无源器件使用量，片上变压器TF2的中心抽头接高电平VDD2，分别为第一堆叠单元和第二堆叠单元提供电源；
进一步的，TF2负责将第二级功率放大器单元的输出端耦合至负载。一个是实现差分信号到单端信号的转换；第二个是实现一定的阻抗变换作用，一定程度上可以减少输出匹配网络的无源器件使用量；第三个是可以通过中心抽头连接供电电压VDD2，为两个堆叠晶体管单元提供电源，由于中心抽头端对差分信号为等效短路端，因此VDD2的供电不再需要体积庞大的扼流圈作为供电，节省面积，负载端通过输出匹配电路与TF2实现最佳功率输出匹配。
需要说明的是，本发明的偏置电压至/>，其作用是为晶体管提供静态工作点，使输出端获得线性摆幅输出能力，目的为了将对应的晶体管偏置到AB类放大状态，其中，/>是晶体管M1的偏置电压；/>是晶体管M2、M6的偏置电压；/>是晶体管M3的偏置电压，/>是晶体管M7的偏置电压，由于差分对称性，/>；/>是晶体管M4的偏置电压，/>是晶体管M8的偏置电压，由于差分对称性，/>；/>是晶体管M5的偏置电压，/>是晶体管M9的偏置电压，由于差分对称性，/>
综上所述，本发明电路的工作流程具体如下所示：
由于第二级能提供的增益有限，因此引入驱动级功率放大器，第一级电路通过合理设计，提供总体电路的更大的增益，其通过一个共源级放大电路作为核心放大单元，晶体管通过供电电阻R1偏置在AB类，大电感扼流圈L1负责提供第一级输出的直流供电电压。最终，驱动级放大器在变压器TF1的主线圈上产生电压信号摆幅，并耦合到下一级，第二级通过片上变压器TF1的耦合后，形成相位差为180°的差分信号，分别注入到晶体管M2、晶体管M6两个共源管中，本发明的差分接法与现有的差分接法有所不同，具体如图4和图5所示，本发明目的是为了形成同相位的源极电压波形，即TF1中左侧线圈将输入信号通过晶体管耦合关系M11耦合至中央线圈，由于对于射频信号，中央线圈的中心抽头是等效接地，因此能在中央线圈的两侧感应出相位为180°的感应信号，对于中央线圈与右侧线圈而言，由于右侧线圈也可以视为中心抽头接地，所以经过晶体管M2的耦合，两个线圈两端的波形相位均相同，如图6所示，进一步以第二堆叠单元为例，当栅端输入信号为正波峰时，输出端电压摆幅到达最低点。但由于膝点电压的存在，膝点电压将占据一大部分的电压摆幅，使得输出端电压摆幅缩小，如图7所示，其中，图7中的⑤表示晶体管关闭时/>不高于击穿电压，⑥表示电压摆幅增强，⑦表示晶体管开启时/>不低于膝点电压。通过变压器的耦合关系，能够使源端/>产生与/>相同相位的电压波形，以第二堆叠单元举例，只要满足，即可提高输出端的电压摆幅，其中，/>为膝点电压，为晶体管击穿电压，设计变压器的耦合参数，使/>为某一值时，电压摆幅从提升到/>，由于第一堆叠单元和第二堆叠单元为差分对称结构，总的输出摆幅为单端摆幅的两倍，因此电压输出摆幅有的提升，摆幅增强依赖于输出端电压与源端电压波形的相位精确度，若相位差过大，则会导致潜在的漏源电压击穿与电流削波等强非线性行为，如图8所示，其中图8中的⑧表示相位差会导致/>超过击穿电压，⑨表示相位差会导致/>低于膝点电压，⑩表示相位差，因此引入的电阻R9、电容C10和电阻R10、电容C11串联RC电路能有效调节源端与漏端之间的相位差，提高电压摆幅提高的稳定性，由于饱和电压摆幅的提升，该放大器结构的饱和效率也会提升：传统A类放大结构效率为/>。由于本发明结构电压摆幅的提高，饱和效率提升为/>，由于变压器线圈存在自感，在高频、频率更高的频段中对射频信号会产生较大的阻抗，因此会产生与感应电压相反极性的压降，影响结构性能，因此变压器的设计中应遵循线圈长度最短化。
以上是对本发明的较佳实施进行了具体说明，但本发明创造并不限于所述实施例，熟悉本领域的技术人员在不违背本发明精神的前提下还可做作出种种的等同变形或替换，这些等同的变形或替换均包含在本申请权利要求所限定的范围内。

Claims (5)

1.一种晶体管堆叠电压摆幅增强的功率放大器，其特征在于，包括输入匹配网络电路、第一级功率放大电路、第一片上变压器电路、第二级功率放大电路、第二片上变压器电路和输出匹配网络电路，其中，所述输入匹配网络电路、第一级功率放大电路、第一片上变压器电路、第二级功率放大电路、第二片上变压器电路和输出匹配网络电路依次连接：
所述输入匹配网络电路用于接收射频信号，并匹配第一级功率放大电路的输入阻抗至50Ω输入阻抗终端，完成阻抗匹配；
所述第一级功率放大电路为驱动级电路，用于接收射频信号并提高整体电路结构的增益；
所述第一片上变压器电路用于接收第一级功率放大电路输出的信号并进行信号转换处理，输出差分信号；
所述第二级功率放大电路包括RC偏置网络电路、第一堆叠单元和第二堆叠单元；
所述第二级功率放大电路为功率输出级电路，用于通过提高输出摆幅从而提高功率输出；
所述第二片上变压器电路用于将第二级功率放大电路的输出端耦合至负载并为第二级功率放大电路的工作提供电源；
所述输出匹配网络电路用于与第二片上变压器电路连接进行最佳功率输出匹配；
所述第一片上变压器电路为一个三层的片上变压器TF1，所述片上变压器TF1包括左侧线圈、中央线圈和右侧线圈，所述片上变压器TF1的左侧线圈获取第一级功率放大电路的输出信号并通过耦合关系M11耦合至片上变压器TF1的中央线圈，片上变压器TF1中央线圈的中心抽头和片上变压器TF1右侧线圈的中心抽头等效接地，提供接地端电压摆幅幅度，所述片上变压器TF1的中央线圈通过耦合关系M22耦合至片上变压器TF1的右侧线圈，用于将第一级功率放大电路输出的单端信号进行转换，生成差分信号；
所述第二级功率放大电路包括晶体管M2、晶体管M3、晶体管M4、晶体管M5、晶体管M6、晶体管M7、晶体管M8、晶体管M9、电阻R2、电阻R3、电阻R4、电阻R5、电阻R6、电阻R7、电阻R8、电阻R9、电阻R10、电容C3、电容C4、电容C5、电容C6、电容C7、电容C8、电容C9、电容C10和电容C11，其中，所述电阻R2和电容C3组成RC偏置网络电路，所述晶体管M2、晶体管M3、晶体管M4、晶体管M5、电阻R3、电阻R4、电阻R5、电阻R9、电容C4、电容C5、电容C6和电容C10组成第一堆叠单元，所述晶体管M6、晶体管M7、晶体管M8、晶体管M9、电阻R6、电阻R7、电阻R8、电阻R10、电容C7、电容C8、电容C9和电容C11组成第二堆叠单元；
电阻R9、电容C10和电阻R10、电容C11的串联RC电路用于调节源端与漏端之间的相位差；
在第二级功率放大电路中，所述电阻R2的第一端和电容C3的第一端与片上变压器TF1的中央线圈连接，所述电阻R2的第二端接偏置电压VBias2，所述电容C3的第二端接地，所述晶体管M2的源极、晶体管M6的源极分别与片上变压器TF1的右侧线圈连接，所述晶体管M2的珊极分别与片上变压器TF1的中央线圈、电容C10的第一端连接，所述晶体管M6的珊极分别与片上变压器TF1的中央线圈、电容C11的第一端连接，所述晶体管M2的漏极与晶体管M3的源极连接，所述晶体管M3的栅极分别与电容C4的第一端和电阻R3的第二端连接，所述晶体管M3的漏极与晶体管M4的源极连接，所述晶体管M4的栅极分别与电容C5的第一端和电阻R4的第二端连接，所述晶体管M4的漏极与晶体管M5的源极连接，所述晶体管M5的栅极分别与电容C6的第一端和电阻R5的第二端连接，所述晶体管M5的漏极分别与电阻R9的第二端和第二片上变压器电路连接，所述电容C10的第二端与电阻R9的第一端连接，所述晶体管M6的漏极与晶体管M7的源极连接，所述晶体管M7的栅极分别与电容C7的第二端和电阻R6的第一端连接，所述晶体管M7的漏极与晶体管M8的源极连接，所述晶体管M8的栅极分别与电容C8的第二端和电阻R7的第一端连接，所述晶体管M8的漏极与晶体管M9的源极连接，所述晶体管M9的栅极分别与电容C9的第二端和电阻R8的第一端连接，所述晶体管M9的漏极分别与电阻R10第二端和第二片上变压器电路连接，所述电容C11的第二端与电阻R10的第一端连接，所述电容C4的第一端、电容C5的第一端、电容C6的第一端、电容C7的第一端、电容C8的第一端和电容C9的第一端均接地，所述电阻R3的第一端接偏置电压VBias3，电阻R4的第一端接偏置电压VBias4，电阻R5的第一端接偏置电压VBias5，电阻R6的第二端接偏置电压VBias6，电阻R7的第二端接偏置电压VBias7，电阻R8的第二端接偏置电压VBias8。
2.根据权利要求1所述一种晶体管堆叠电压摆幅增强的功率放大器，其特征在于，所述第一级功率放大电路包括晶体管M1、电容C1、电容C2、电阻R1和射频扼流圈L1，其中，所述电容C1的第一端与输入匹配网络电路的输出端连接，所述电容C1的第二端分别与电阻R1的第二端和晶体管M1的珊极连接，所述电阻R1的第一端接偏置电压VBias1，所述晶体管M1的源极接地，所述晶体管M1的漏极分别与射频扼流圈L1的第二端和电容C2的第一端连接，所述射频扼流圈L1的第一端接高电平VDD1，所述电容C2的第二端与第一片上变压器电路的输入端连接。
3.根据权利要求2所述一种晶体管堆叠电压摆幅增强的功率放大器，其特征在于，在第一级功率放大电路中，所述晶体管M1为功率放大元器件，所述电容C1和电容C2为隔直电容，用于隔绝直流泄漏，所述电阻R1为镇流电阻，用于接收直流偏置电压，所述射频扼流圈L1用于隔绝交流并为晶体管M1的漏级获取VDD1的直流供电电压。
4.根据权利要求1所述一种晶体管堆叠电压摆幅增强的功率放大器，其特征在于，在第二级功率放大电路中，所述RC偏置网络电路用于为晶体管M2和晶体管M6提供偏置电压，所述第一堆叠单元中的电容C10和电阻R9、所述第二堆叠单元中的电容C11和电阻R10用于调整晶体管输出电流波形的相位差。
5.根据权利要求1所述一种晶体管堆叠电压摆幅增强的功率放大器，其特征在于，所述第二片上变压器电路为一个双层的片上变压器TF2，所述片上变压器TF2将第二级功率放大电路的输出端耦合至负载，将第二级功率放大电路输出差分信号转换为单端信号，且减少输出匹配网络电路中的无源器件使用量，片上变压器TF2的中心抽头接高电平VDD2，分别为第一堆叠单元和第二堆叠单元提供电源。
CN202310472970.0A 2023-04-28 2023-04-28 一种晶体管堆叠电压摆幅增强的功率放大器 Active CN116192067B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310472970.0A CN116192067B (zh) 2023-04-28 2023-04-28 一种晶体管堆叠电压摆幅增强的功率放大器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310472970.0A CN116192067B (zh) 2023-04-28 2023-04-28 一种晶体管堆叠电压摆幅增强的功率放大器

Publications (2)

Publication Number Publication Date
CN116192067A CN116192067A (zh) 2023-05-30
CN116192067B true CN116192067B (zh) 2023-08-15

Family

ID=86444683

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310472970.0A Active CN116192067B (zh) 2023-04-28 2023-04-28 一种晶体管堆叠电压摆幅增强的功率放大器

Country Status (1)

Country Link
CN (1) CN116192067B (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2037573A1 (en) * 2007-09-17 2009-03-18 Seiko Epson Corporation Ultra-low power consumption low noise amplifier
CN105515543A (zh) * 2016-01-26 2016-04-20 广东工业大学 一种具有最优匹配的堆叠的射频功率放大器
CN105515541A (zh) * 2016-01-26 2016-04-20 广东工业大学 一种两级堆叠结构的射频功率放大器
CN205566230U (zh) * 2016-01-26 2016-09-07 广东工业大学 一种两级堆叠结构的射频功率放大器
CN107743021A (zh) * 2017-10-10 2018-02-27 成都嘉纳海威科技有限责任公司 一种基于晶体管堆叠技术的强抗失配高效功率放大器
CN210958284U (zh) * 2019-12-30 2020-07-07 深圳开阳电子股份有限公司 一种毫米波接收低噪声放大器及毫米波接收器
CN111884606A (zh) * 2020-06-22 2020-11-03 南京迈矽科微电子科技有限公司 基于毫米波变压器的宽带匹配电路及毫米波功率放大电路
CN112702029A (zh) * 2021-03-25 2021-04-23 成都知融科技股份有限公司 片上集成检波功能的cmos功率放大器芯片
CN218772017U (zh) * 2022-11-14 2023-03-28 成都市时代速信科技有限公司 差分堆叠功率放大器及射频发射电路

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101348267B1 (ko) * 2012-10-09 2014-01-09 주식회사 아이엠텍 초소형 cmos 전력 증폭기
US9438170B2 (en) * 2014-09-15 2016-09-06 Taiwan Semiconductor Manufacturing Company, Ltd. Power amplifier

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2037573A1 (en) * 2007-09-17 2009-03-18 Seiko Epson Corporation Ultra-low power consumption low noise amplifier
CN105515543A (zh) * 2016-01-26 2016-04-20 广东工业大学 一种具有最优匹配的堆叠的射频功率放大器
CN105515541A (zh) * 2016-01-26 2016-04-20 广东工业大学 一种两级堆叠结构的射频功率放大器
CN205566230U (zh) * 2016-01-26 2016-09-07 广东工业大学 一种两级堆叠结构的射频功率放大器
CN107743021A (zh) * 2017-10-10 2018-02-27 成都嘉纳海威科技有限责任公司 一种基于晶体管堆叠技术的强抗失配高效功率放大器
CN210958284U (zh) * 2019-12-30 2020-07-07 深圳开阳电子股份有限公司 一种毫米波接收低噪声放大器及毫米波接收器
CN111884606A (zh) * 2020-06-22 2020-11-03 南京迈矽科微电子科技有限公司 基于毫米波变压器的宽带匹配电路及毫米波功率放大电路
CN112702029A (zh) * 2021-03-25 2021-04-23 成都知融科技股份有限公司 片上集成检波功能的cmos功率放大器芯片
CN218772017U (zh) * 2022-11-14 2023-03-28 成都市时代速信科技有限公司 差分堆叠功率放大器及射频发射电路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
CMOS太赫兹电子学：亚太赫兹表面波互连;林甲富 等;《微纳电子与智能制造》;第1卷(第3期);第99-109页 *

Also Published As

Publication number Publication date
CN116192067A (zh) 2023-05-30

Similar Documents

Publication Publication Date Title
US10250192B2 (en) Class-E outphasing power amplifier with efficiency and output power enhancement circuits and method
CN107733381B (zh) 一种高效率高增益Doherty堆叠功率放大器
US11005433B2 (en) Continuous-mode harmonically tuned power amplifier output networks and systems including same
CN103595359A (zh) 一种0.1～5GHz超宽带CMOS功率放大器
CN108574464B (zh) 一种低功耗高线性双模式毫米波宽带堆叠低噪声放大器
US11848650B2 (en) Differential power amplifier
CN112448683A (zh) 一种推挽式射频功率放大器和电路控制方法
Hashemi Millimeter-wave power amplifiers and transmitters
CN210693863U (zh) 一种基于增强型晶体管的高效率功率放大器
CN210693872U (zh) 一种毫米波变压耦合合成高功率放大器
CN116192067B (zh) 一种晶体管堆叠电压摆幅增强的功率放大器
CN110601668B (zh) 一种面向车联网通信的高效功率放大器
CN111934632A (zh) 一种超宽带高功率放大器
CN210724702U (zh) 一种分布式有源变压高功率放大器
CN210431351U (zh) 一种基于异质结三极管的大功率高频放大器
CN210431352U (zh) 一种高功率高效率的毫米波功率放大器
CN210724699U (zh) 一种高增益高功率分布变压合成功率放大器
CN210745087U (zh) 一种面向车联网的高效高线性度功率放大器
CN210745090U (zh) 一种针对车联网的高增益高效率大功率放大器
CN210431354U (zh) 一种高功率双差分变压合成功率放大器
CN116436440B (zh) 一种soi堆叠晶体管电压摆幅平衡电路和功率放大器
Santana et al. CMOS RF Class-E power amplifier with power control
Qian et al. A 3.5–9.5 GHz compact digital power amplifier with 39.3% peak PAE in 40nm CMOS technology
CN105515543A (zh) 一种具有最优匹配的堆叠的射频功率放大器
CN109412536A (zh) 一种应用于5g系统的高效率高输出功率的功率放大器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant