CN112688842B - 一种数据存储与导出系统及其方法 - Google Patents

Abstract

本发明涉及数字电子控制领域，具体公开了一种数据存储与导出系统，包括电源电路、处理器电路、FPGA电路、存储器电路、网络芯片及接口电路，其中，处理器电路、存储器电路、网络芯片及接口电路均与FPGA电路连接；在数据存储阶段，数据由处理器电路产生或处理，并经过FPGA电路存储于存储器电路中；在数据导出阶段，数据从存储器电路中被读取出来，并经过FPGA电路、网络芯片及接口电路导出到外部计算机。本发明还公开了一种利用上述系统进行数据存储与导出的方法。本发明提供的数据存储与导出系统，可以应用在各类有数据存取要求的控制器中，只需要添加少量的额外器件，就可以实现大量数据的存储与快速导出。

Description

一种数据存储与导出系统及其方法

技术领域

本发明涉及数字电子控制领域，更具体地，涉及一种数据存储与导出系统及其方法。

背景技术

随着自动化技术的不断发展，各类控制器孕育而生，随着控制变量增加、控制时间延长，逐渐出现了对大数据量的存储与导出需求；现有控制器的一般数据存储与导出方案有如下几种：1、存储与导出功能都通过处理器电路实现，通过串行总线通讯，常见的有RS422、CAN总线、USB总线等；处理器与外部计算机通讯，然后读取存储器中的数据，再通过串行总线导出到外部计算机。2、存储功能都通过处理器电路实现，导出功能通过FPGA电路连接以太网芯片，数据通过以太网导出到外部计算机；其中，RS422、CAN总线的传输速度低，传输距离远；USB总线传输速度高，传输距离近；以太网传输速度高，传输距离远；现阶段USB总线、以太网是控制器数据导出的两个主流方向，在对传输距离有一定要求的应用场合，以太网传输是非常热门的解决方案，尤其在通信控制领域应用较多。

一种以太网数据传输装置（专利申请号201611232098.9）即属于第二类方案，其主要包括RJ45接口模块、物理层PHY模块、现场可编程逻辑门阵列FPGA模块、以太网访问控制MAC地址设置模块、对外接口模块和电源模块，该发明设计的数据传输链路设计合理，有明确的实用价值，但是该发明仅仅定义了数据传输链路，没有将存储器纳入装置范围；且该专利使用分立的物理层PHY模块和以太网访问控制MAC地址设置模块，电路面积大。

发明内容

本发明的目的在于克服现有技术中存在的不足，提供了一种数据存储与导出系统及其方法，适用于原始电路中已存在电源、处理器、FPGA的电路，仅仅需要增加存储器电路和网络芯片及接口电路，即可实现了该发明提出的全部功能，额外电路少，印制板占用面积小。

作为本发明的第一个方面，提供一种数据存储与导出系统，包括电源电路、处理器电路、FPGA电路、存储器电路、网络芯片及接口电路，其中，所述处理器电路、存储器电路、网络芯片及接口电路均与所述FPGA电路连接，所述网络芯片及接口电路还连接外部计算机，所述FPGA电路为整个系统的中转节点；

在数据存储阶段，数据由所述处理器电路产生或处理，并经过所述FPGA电路存储于所述存储器电路中；

在数据导出阶段，数据从所述存储器电路中被读取出来，并经过所述FPGA电路、网络芯片及接口电路导出到所述外部计算机，其中，在数据导出阶段，通过所述FPGA电路从所述存储器电路读取数据、将数据存入所述网络芯片及接口电路、从所述网络芯片及接口电路向所述外部计算机传输数据这三个步骤同步执行。

进一步地，所述电源电路用于为整个系统供电。

进一步地，所述处理器电路在数据存储阶段用于数据导入与管理；

在数据导出阶段用于与所述外部计算机通讯来确定需要导出的数据内容，以及控制所述FPGA电路执行导出操作。

进一步地，所述FPGA电路在数据存储阶段，用于将所述处理器电路提供的数据导入到所述存储器电路中保存下来；

在数据导出阶段，依据所述处理器电路发送的指令，将所述存储器电路中的数据导出到所述网络芯片及接口电路中。

进一步地，所述存储器电路选用Nand Flash作为存储芯片，在系统中用于保存数据。

进一步地，所述网络芯片及接口电路在数据存储阶段不工作，在数据导出阶段接收所述FPGA电路传递的数据，并导出到所述外部计算机。

进一步地，所述网络芯片及接口电路选用内嵌以太网访问控制器MAC与物理接口收发器PHY的集成芯片，所述集成芯片的型号为W5100，集成芯片通过以太网变压器连接对外接口。

作为本发明的第二个方面，提供一种利用上述系统进行数据存储与导出的方法，包括如下步骤：

步骤（1）：数据存储阶段：

步骤（1-1）：处理器电路产生或处理需要存储的数据，并在数据头上增加文件编号与时间戳，形成一帧数据；

步骤（1-2）：处理器电路同时访问存储器电路来标记坏块，并运行磨损均衡算法，选择目标存储区域；

步骤（1-3）：随后数据通过FPGA电路存入存储器电路相应的存储区域；

步骤（2）：数据导出阶段：

步骤（2-1）：处理器电路首先访问存储器电路来标记坏块，同时与外部计算机通讯，上传数据索引；

步骤（2-2）：用户通过外部计算机读取所述数据索引，决定需要导出的数据，并向处理器电路发送数据导出指令；

步骤（2-3）：处理器电路接收到所述数据导出指令后访问FPGA电路，如果FPGA电路当前为空闲状态，则处理器电路将需要导出数据的地址发送给FPGA电路并启动数据导出功能；

步骤（2-4）：随后FPGA电路接管系统，从存储器电路读取数据，同时将数据传递给网络芯片及接口电路，并启动网络芯片及接口电路的发送功能向外部计算机导出数据，其中，这三个步骤同步执行；

步骤（2-5）：数据发送完成后，FPGA电路向处理器电路报告发送完成并退出主控；

步骤（2-6）：外部计算机接收到全部数据后进行数据校验，如果校验通过则传输完成，如果校验失败则重新启动传输。

本发明提供的数据存储与导出系统及其方法具有以下优点：

（1）特别适用于原始电路中已存在电源、处理器、FPGA的电路，仅仅需要增加存储器电路和网络芯片及接口电路，即可实现该发明提出的全部功能，额外电路少，印制板占用面积小；

（2）与常见导出系统在某个阶段仅使用单一芯片作为系统主控单元相比，本发明在数据存储与导出阶段都使用处理器和FPGA混合主控，处理器仅负责数据管理，FPGA仅负责数据传输，分工明确，适用范围广，可移植性强；

（3）在数据导出阶段，通过FPGA电路，把从存储器电路读取数据、将数据存入网络芯片及接口电路、从网络芯片及接口电路向外传输数据这三个原来顺序执行的步骤优化为同步执行，大大提高数据导出速度。

附图说明

附图是用来提供对本发明的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明，但并不构成对本发明的限制。

图1为本发明提供的数据存储与导出系统的结构框图。

图2为本发明提供的数据存储阶段的具体流程图。

图3为本发明提供的数据导出阶段的具体流程图。

具体实施方式

为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效,以下结合附图及较佳实施例，对依据本发明提出的数据存储与导出系统及其方法其具体实施方式、结构、特征及其功效，详细说明如后。显然，所描述的实施例为本发明的一部分实施例，而不是全部的实施例。基于本发明的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明的保护范围。

在本实施例中提供了一种数据存储与导出系统，如图1所示，所述数据存储与导出系统包括电源电路1、处理器电路2、FPGA电路3、存储器电路4、网络芯片及接口电路5，其中，所述处理器电路2、存储器电路4、网络芯片及接口电路5均与所述FPGA电路3连接，所述网络芯片及接口电路5还连接外部计算机6，所述FPGA电路3为整个系统的中转节点；

在数据存储阶段，数据由所述处理器电路2产生或处理，并经过所述FPGA电路3存储于所述存储器电路4中；

在数据导出阶段，数据从所述存储器电路4中被读取出来，并经过所述FPGA电路3、网络芯片及接口电路5导出到所述外部计算机6，其中，在数据导出阶段，通过所述FPGA电路3从所述存储器电路4读取数据、将数据存入所述网络芯片及接口电路5、从所述网络芯片及接口电路5向所述外部计算机6传输数据这三个步骤同步执行。

具体地，在数据存储阶段，待存储的数据由处理器电路2处理后经FPGA电路3导入存储器电路4；其中，处理器电路2采用一种轻量级文件系统实现对存储器电路4内部数据的管理，主要功能包括：数据导入、数据管理、坏块管理、磨损均衡等。

具体地，在数据导出阶段，处理器电路2通过FPGA电路3、网络芯片及接口电路5与外部计算机6通讯，确定需导出的数据，然后命令FPGA电路3启动导出工作，待导出的数据再由存储器电路4经过FPGA电路3、网络芯片及接口电路5导出到外部计算机6；其中，FPGA电路3把从存储器电路4读取数据、将数据存入网络芯片及接口电路5、从网络芯片及接口电路5向外传输数据这三个原来顺序执行的步骤优化为同步执行，从而大大提高了整个系统的数据导出速度，使得导出速度接近以太网芯片的理论最高速度。

优选地，所述电源电路1用于为整个系统供电。

优选地，所述处理器电路2在数据存储阶段用于数据导入与管理；

在数据导出阶段用于与所述外部计算机6通讯来确定需要导出的数据内容，以及控制所述FPGA电路3执行导出操作。

优选地，所述FPGA电路3在数据存储阶段，用于将所述处理器电路2提供的数据导入到所述存储器电路4中保存下来；

在数据导出阶段，依据所述处理器电路2发送的指令，将所述存储器电路4中的数据导出到所述网络芯片及接口电路5中。

优选地，所述存储器电路4选用Nand Flash作为存储芯片，在系统中用于保存数据。

优选地，所述网络芯片及接口电路5在数据存储阶段不工作，在数据导出阶段接收所述FPGA电路3传递的数据，并导出到所述外部计算机6。

优选地，所述网络芯片及接口电路5选用内嵌以太网访问控制器MAC与物理接口收发器PHY的集成芯片，所述集成芯片的型号为W5100，集成芯片通过以太网变压器连接对外接口。

作为本发明的另一实施例，如图2所示，提供一种利用上述系统进行数据存储的方法，包括如下步骤：

处理器电路2产生或处理需要存储的数据，并在数据头上增加文件编号与时间戳，形成一帧数据；

处理器电路2同时访问存储器电路4来标记坏块，并运行磨损均衡算法，选择目标存储区域；

随后数据通过FPGA电路3存入存储器电路4相应的存储区域。

作为本发明的另一实施例，如图3所示，提供一种利用上述系统进行数据导出的方法，包括如下步骤：

处理器电路2首先访问存储器电路4来标记坏块，同时与外部计算机6通讯，上传数据索引；

用户通过外部计算机6读取所述数据索引，决定需要导出的数据，并向处理器电路2发送数据导出指令；

处理器电路2接收到所述数据导出指令后访问FPGA电路3，如果FPGA电路3当前为空闲状态，则处理器电路2将需要导出数据的地址发送给FPGA电路3并启动数据导出功能；

随后FPGA电路3接管系统，从存储器电路4读取数据，同时将数据传递给网络芯片及接口电路5，并启动网络芯片及接口电路5的发送功能向外部计算机6导出数据，其中，这三个步骤同步执行，提高导出速度；

数据发送完成后，FPGA电路3向处理器电路2报告发送完成并退出主控；

外部计算机6接收到全部数据后进行数据校验，如果校验通过则传输完成，如果校验失败则重新启动传输。

以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明,任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内,当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例,但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims (6)

1.一种数据存储与导出系统，其特征在于，包括电源电路（1）、处理器电路（2）、FPGA电路（3）、存储器电路（4）、网络芯片及接口电路（5），其中，所述处理器电路（2）、存储器电路（4）、网络芯片及接口电路（5）均与所述FPGA电路（3）连接，所述网络芯片及接口电路（5）还连接外部计算机（6），所述FPGA电路（3）为整个系统的中转节点；

在数据存储阶段，数据由所述处理器电路（2）产生或处理，并经过所述FPGA电路（3）存储于所述存储器电路（4）中；

在数据导出阶段，数据从所述存储器电路（4）中被读取出来，并经过所述FPGA电路（3）、网络芯片及接口电路（5）导出到所述外部计算机（6），其中，在数据导出阶段，通过所述FPGA电路（3）从所述存储器电路（4）读取数据、将数据存入所述网络芯片及接口电路（5）、从所述网络芯片及接口电路（5）向所述外部计算机（6）传输数据这三个步骤同步执行；

所述网络芯片及接口电路（5）在数据存储阶段不工作，在数据导出阶段接收所述FPGA电路（3）传递的数据，并导出到所述外部计算机（6）；

所述网络芯片及接口电路（5）选用内嵌以太网访问控制器MAC与物理接口收发器PHY的集成芯片，所述集成芯片的型号为W5100，集成芯片通过以太网变压器连接对外接口。

2.根据权利要求1所述的数据存储与导出系统，其特征在于，所述电源电路（1）用于为整个系统供电。

3.根据权利要求1所述的数据存储与导出系统，其特征在于，所述处理器电路（2）在数据存储阶段用于数据导入与管理；

在数据导出阶段用于与所述外部计算机（6）通讯来确定需要导出的数据内容，以及控制所述FPGA电路（3）执行导出操作。

4.根据权利要求1所述的数据存储与导出系统，其特征在于，所述FPGA电路（3）在数据存储阶段，用于将所述处理器电路（2）提供的数据导入到所述存储器电路（4）中保存下来；

在数据导出阶段，依据所述处理器电路（2）发送的指令，将所述存储器电路（4）中的数据导出到所述网络芯片及接口电路（5）中。

5.根据权利要求1所述的数据存储与导出系统，其特征在于，所述存储器电路（4）选用Nand Flash作为存储芯片，在系统中用于保存数据。

6.一种利用权利要求1-5任一项所述的系统进行数据存储与导出的方法，其特征在于，包括如下步骤：

步骤（1）：数据存储阶段：

步骤（1-1）：处理器电路（2）产生或处理需要存储的数据，并在数据头上增加文件编号与时间戳，形成一帧数据；

步骤（1-2）：处理器电路（2）同时访问存储器电路（4）来标记坏块，并运行磨损均衡算法，选择目标存储区域；

步骤（1-3）：随后数据通过FPGA电路（3）存入存储器电路（4）相应的存储区域；

步骤（2）：数据导出阶段：

步骤（2-1）：处理器电路（2）首先访问存储器电路（4）来标记坏块，同时与外部计算机（6）通讯，上传数据索引；

步骤（2-2）：用户通过外部计算机（6）读取所述数据索引，决定需要导出的数据，并向处理器电路（2）发送数据导出指令；

步骤（2-3）：处理器电路（2）接收到所述数据导出指令后访问FPGA电路（3），如果FPGA电路（3）当前为空闲状态，则处理器电路（2）将需要导出数据的地址发送给FPGA电路（3）并启动数据导出功能；

步骤（2-4）：随后FPGA电路（3）接管系统，从存储器电路（4）读取数据，同时将数据传递给网络芯片及接口电路（5），并启动网络芯片及接口电路（5）的发送功能向外部计算机（6）导出数据，其中，这三个步骤同步执行；

步骤（2-5）：数据发送完成后，FPGA电路（3）向处理器电路（2）报告发送完成并退出主控；

步骤（2-6）：外部计算机（6）接收到全部数据后进行数据校验，如果校验通过则传输完成，如果校验失败则重新启动传输。

Images