CN112688691B - 一种具有翻转迟滞的同步信号接收电路 - Google Patents

Abstract

一种具有翻转迟滞的同步信号接收电路，包括接收器、反馈电路、可调电流源，通过增加延迟反馈环路解决了数模转换器同步信号接收电路对信号毛刺和抖动敏感的问题，提高了同步信号接收的稳定性和准确性，采用正反馈技术获得较快的响应速度，保证接收的信号具有较高的线性度，同时可对翻转阈值编程控制，配置灵活且具有较高的噪声容限。

Description

一种具有翻转迟滞的同步信号接收电路

技术领域

本发明涉及一种具有翻转迟滞的同步信号接收电路，属于信号接收处理技术领域。

背景技术

高速数模转换器等数模混合电路在通信设备和雷达等军用设备中应用广泛，在信号发射系统中起着关键的作用，系统通常要求多个高速数模转换器的输出彼此同步或与系统时钟同步；在支持波束形成的系统中，会使用多根天线来发射信号，这就要求多个数模转换器输出彼此相位对齐；采用时分多路复用发射链的系统要求多个数模转换器与系统参考时钟同步。数模转换器同步信号接收电路的好坏直接影响了信号发射系统的性能，因此，保证数模转换器同步信号稳定、准确接收至关重要。

发明内容

本发明解决的技术问题是：针对目前现有技术中，传统数模转换器同步信号接收容易出现稳定度、准确度不佳的问题，提出了一种具有翻转迟滞的同步信号接收电路。

本发明解决上述技术问题是通过如下技术方案予以实现的：

一种具有翻转迟滞的同步信号接收电路，包括接收器、反馈电路、可调电流源，其中：

所述接收器接收外部差分输入信号Vp、Vn，并输出单端信号Vo至反馈电路，所述反馈电路对单端信号Vo进行信号延迟处理，生成差分控制信号Sp、Sn，所述可调电流源在差分控制信号Sp、Sn控制下，由输出端Ip、In输出电流至接收器，所述可调电流源根据开关控制码S<N:1>控制输出电流大小。

所述接收器的电路包括PMOS管MP1～MP4、NMOS管MN1～MN5、电阻R1～R3、C1～C2、反相器INV1～INV2，其中：

MP1的源级接电源电压，栅极与漏极相连接MN1的漏极；MN1的栅极接R1和C1并联一端，源级接MN3的漏极；MN3的栅极接外部偏置电压Vb，源级接地；MN2的源级接MN3的漏极，栅极接R2和C2并联一端，漏极接MP2栅级和漏极；MP2的源级接电源电压；MP3的源级接电源电压，栅极接MN2的漏极，漏极接MN4的漏极和栅极；MN4的源级接地；MN5的栅极接MN4的栅极，源级接地，漏极接MP4的漏极；MP4的栅极接MN1的漏极，源级接电源电压；R3与INV1并联；INV1输入端接MP4漏极，输出端接INV2输入端；INV2输出端为Vo；输入信号Vp接R1和C1并联一端；输入信号Vn接R2和C2并联一端。

所述反馈电路包括反相器INV3～INV9、电容C3～C6，其中：

INV3输入端接Vo，输出端接INV4输入端与C3一端，C3另一端接地；INV4输出端接INV5输入端与C4一端，C4另一端接地；INV5输出端接INV6输入端与C5一端，C5另一端接地；INV6输出端接INV7输入端与C6一端，C6另一端接地；INV7输出端接INV8输入端，INV8输出端接INV9输入端，INV8输出端为Sp，INV9输出端为Sn。

所述可调电流源包括N个电流源阵列，PMOS管MP5～MP6，其中：

MP5的栅极接Sp，源级接电流源阵列输出端与MP6的源级，漏极为Ip端；MP6的栅极接Sn，漏极为Ip端；可调电流源包含N个电流源与开关，开关控制码S<N:1>控制电流源流出电流大小，从而实现同步信号接收电路翻转阈值可调，N为正整数。

本发明与现有技术相比的优点在于：

(1)本发明提供的一种具有翻转迟滞的同步信号接收电路，能够抑制叠加在信号上的干扰噪声和抖动，解决了电路对信号毛刺和抖动敏感的问题，提高了同步信号接收的稳定性和准确性，同时在接收端采用均衡器补偿信号传输路径上的高频损耗，使接收的信号在较宽频率范围内有平坦的幅频响应；

(2)本发明采用的正反馈技术可以获得较快的响应速度，保证接收的信号具有较高的线性度，同时可对翻转阈值编程控制，配置灵活且具有较高的噪声容限。

附图说明

图1为发明提供的具有翻转迟滞的同步信号接收电路原理图；

图2为发明提供的接收器电路结构示意图；

图3为发明提供的反馈电路结构示意图；

图4为发明提供的可调电流源电路结构示意图；

具体实施方式

一种具有翻转迟滞的同步信号接收电路，通过增加延迟反馈环路解决了数模转换器同步信号接收电路对信号毛刺和抖动敏感的问题，提高了同步信号接收的稳定性和准确性，主要包括接收器、反馈电路、可调电流源，具体为：

接收器接收外部差分输入信号Vp、Vn，并输出单端信号Vo至反馈电路，反馈电路对单端信号Vo进行信号延迟处理，生成差分控制信号Sp、Sn，可调电流源在差分控制信号Sp、Sn控制下，由输出端Ip、In输出电流至接收器，可调电流源根据开关控制码S<N:1>控制输出电流大小，其中：

接收器的电路包括PMOS管MP1～MP4、NMOS管MN1～MN5、电阻R1～R3、C1～C2、反相器INV1～INV2，其中：

MP1的源级接电源电压，栅极与漏极相连接MN1的漏极；MN1的栅极接R1和C1并联一端，源级接MN3的漏极；MN3的栅极接外部偏置电压Vb，源级接地；MN2的源级接MN3的漏极，栅极接R2和C2并联一端，漏极接MP2栅级和漏极；MP2的源级接电源电压；MP3的源级接电源电压，栅极接MN2的漏极，漏极接MN4的漏极和栅极；MN4的源级接地；MN5的栅极接MN4的栅极，源级接地，漏极接MP4的漏极；MP4的栅极接MN1的漏极，源级接电源电压；R3与INV1并联；INV1输入端接MP4漏极，输出端接INV2输入端；INV2输出端为Vo；输入信号Vp接R1和C1并联一端；输入信号Vn接R2和C2并联一端；

反馈电路包括反相器INV3～INV9、电容C3～C6，其中：

INV3输入端接Vo，输出端接INV4输入端与C3一端，C3另一端接地；INV4输出端接INV5输入端与C4一端，C4另一端接地；INV5输出端接INV6输入端与C5一端，C5另一端接地；INV6输出端接INV7输入端与C6一端，C6另一端接地；INV7输出端接INV8输入端，INV8输出端接INV9输入端，INV8输出端为Sp，INV9输出端为Sn；

可调电流源包括N个电流源阵列，PMOS管MP5～MP6，其中：

MP5的栅极接Sp，源级接电流源阵列输出端与MP6的源级，漏极为Ip端；MP6的栅极接Sn，漏极为Ip端；可调电流源包含N个电流源与开关，开关控制码S<N:1>控制电流源流出电流大小，从而实现同步信号接收电路翻转阈值可调，N为正整数。

下面结合具体实施例进行进一步说明：

在本实施例中，如图1所示，为适用于数模转换器的具有翻转迟滞的同步信号接收电路的原理图，由图可知适用于数模转换器的具有翻转迟滞的同步信号接收电路，包括接收器、反馈电路以及可调电流源；其中，

接收器接收外部差分输入信号Vp和Vn输出单端信号Vo；

反馈电路通过对Vo信号延迟，产生差分控制信号Sp和Sn；

可调电流源在差分控制信号Sp和Sn控制下，输出端Ip和In输出电流到接收器电路，S<N:1>控制输出端Ip和In输出电流大小。

本发明通过引入正反馈环路，解决了数模转换器同步信号接收电路对信号毛刺和抖动敏感的问题，提高了同步信号接收的稳定性和准确性，同时跟随可调电流源流出电流大小变化，从而实现同步信号接收电路翻转阈值灵活可调。

如图2所示为本发明适用于数模转换器的具有翻转迟滞的同步信号接收电路中电接收器结构图，所述接收器包含4个PMOS管MP1～MP4、5个NMOS管MN1～MN5、3个电阻R1～R3、2个电容C1～C2、2个反相器INV1～INV2；MP1的源级接电源电压，栅极与漏极相连接MN1的漏极；MN1的栅极接R1和C1并联一端，源级接MN3的漏极；MN3的栅极接外部偏置电压Vb，源级接地；MN2的源级接MN3的漏极，栅极接R2和C2并联一端，漏极接MP2栅级和漏极；MP2的源级接电源电压；MP3的源级接电源电压，栅极接MN2的漏极，漏极接MN4的漏极和栅极；MN4的源级接地；MN5的栅极接MN4的栅极，源级接地，漏极接MP4的漏极；MP4的栅极接MN1的漏极，源级接电源电压；R3与INV1并联；INV1输入端接MP4漏极，输出端接INV2输入端；INV2输出端为Vo；输入信号Vp接R1和C1并联一端；输入信号Vn接R2和C2并联一端。

如图3所示为本发明适用于数模转换器的具有翻转迟滞的同步信号接收电路中反馈电路结构图，所述反馈电路包含7个反相器INV3～INV9、4个电容C3～C6；INV3输入端接Vo，输出端接INV4输入端与C3一端，C3另一端接地；INV4输出端接INV5输入端与C4一端，C4另一端接地；INV5输出端接INV6输入端与C5一端，C5另一端接地；INV6输出端接INV7输入端与C6一端，C6另一端接地；INV7输出端接INV8输入端，INV8输出端接INV9输入端，INV8输出端为Sp，INV9输出端为Sn。

如图4所示为本发明适适用于数模转换器的具有翻转迟滞的同步信号接收电路中可调电流源结构图，所述可调电流源包含N个电流源阵列，2个PMOS管MP5～MP5；MP5的栅极接Sp，源级接电流源阵列输出端与MP6的源级，漏极为Ip端；MP6的栅极接Sn，漏极为Ip端；可调电流源包含N个电流源与开关，开关控制码S<N:1>控制电流源流出电流大小，从而实现同步信号接收电路翻转阈值可调。

本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims (1)

1.一种具有翻转迟滞的同步信号接收电路，其特征在于：包括接收器、反馈电路、可调电流源，其中：

所述接收器接收外部差分输入信号Vp、Vn，并输出单端信号Vo至反馈电路，所述反馈电路对单端信号Vo进行信号延迟处理，生成差分控制信号Sp、Sn，所述可调电流源在差分控制信号Sp、Sn控制下，由输出端Ip、In输出电流至接收器，所述可调电流源根据开关控制码S<N:1>控制输出电流大小；

所述接收器的电路包括PMOS管MP1～MP4、NMOS管MN1～MN5、电阻R1～R3、C1～C2、反相器INV1～INV2，其中：

MP1的源级接电源电压，栅极与漏极相连接MN1的漏极；MN1的栅极接R1和C1并联一端，源级接MN3的漏极；MN3的栅极接外部偏置电压Vb，源级接地；MN2的源级接MN3的漏极，栅极接R2和C2并联一端，漏极接MP2栅级和漏极；MP2的源级接电源电压；MP3的源级接电源电压，栅极接MN2的漏极，漏极接MN4的漏极和栅极；MN4的源级接地；MN5的栅极接MN4的栅极，源级接地，漏极接MP4的漏极；MP4的栅极接MN1的漏极，源级接电源电压；R3与INV1并联；INV1输入端接MP4漏极，输出端接INV2输入端；INV2输出端为Vo；输入信号Vp接R1和C1并联一端；输入信号Vn接R2和C2并联一端；

所述反馈电路包括反相器INV3～INV9、电容C3～C6，其中：

INV3输入端接Vo，输出端接INV4输入端与C3一端，C3另一端接地；INV4输出端接INV5输入端与C4一端，C4另一端接地；INV5输出端接INV6输入端与C5一端，C5另一端接地；INV6输出端接INV7输入端与C6一端，C6另一端接地；INV7输出端接INV8输入端，INV8输出端接INV9输入端，INV8输出端为Sp，INV9输出端为Sn；

所述可调电流源包括N个电流源阵列，PMOS管MP5～MP6，其中：

MP5的栅极接Sp，源级接电流源阵列输出端与MP6的源级，漏极为Ip端；MP6的栅极接Sn，漏极为Ip端；可调电流源包含N个电流源与开关，开关控制码S<N:1>控制电流源流出电流大小，从而实现同步信号接收电路翻转阈值可调，N为正整数。

Images