CN112687643A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN112687643A
CN112687643A CN202011006720.0A CN202011006720A CN112687643A CN 112687643 A CN112687643 A CN 112687643A CN 202011006720 A CN202011006720 A CN 202011006720A CN 112687643 A CN112687643 A CN 112687643A
Authority
CN
China
Prior art keywords
layer
dielectric layer
dielectric
conductive
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011006720.0A
Other languages
English (en)
Inventor
沈香谷
林濬理
陈殿豪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN112687643A publication Critical patent/CN112687643A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53219—Aluminium alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53233—Copper alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明实施例提供半导体装置及其形成方法。在一实施例中，一种半导体装置包括重分配层，重分配层包括第一导电部件及第二导电部件；第一接触部件设置在第一导电部件之上，并电性耦合至第一导电部件；第二接触部件设置在第二导电部件之上，并电性耦合至第二导电部件；以及保护部件，保护部件从第一导电部件与第二导电部件之间延伸至第一接触部件与第二接触部件之间。保护部件包括介电部件以及介电层。介电层设置在介电部件的平坦顶表面上，且介电部件的组成不同于介电层的组成。

Description

半导体装置
技术领域
本发明实施例涉及一种半导体装置及其形成方法，且尤其涉及一种具有多层保护结构的半导体装置及其形成方法。
背景技术
半导体集成电路(IC)产业经历快速的成长。IC材料及设计的技术进步已经产生了数个IC世代，每一IC世代的电路都比上一世代更小更复杂。然而，这些进步也增加了处理和制造IC的复杂性，并且为了实现这些进步，需要在IC工艺和制造中进行相似的发展。在IC发展的过程中，一般来说，功能密度(即，每个芯片区域的内连线装置的数量)增加，而几何尺寸(即，可以使用制造工艺创建的最小组件)减小。
例如，IC被形成在半导体基板上，其半导体基板可以被切割成单独的装置管芯或IC芯片。每个IC芯片可以进一步附接(例如通过接合)至中介层、重构晶片、电路板或另一个管芯以形成封装或装置。为了满足各种布线需求，可以在IC芯片上形成导电金属线的重分配层(redistribution layer,RDL)，以将接合连线从芯片的边缘重新布线到芯片的中心，或者将接合连线分布到大于IC芯片面积的区域。一个或多个保护层已被施用在RDL周围，以保护半导体表面免受电性短路、应力及化学污染物的影响。然而，一些保护层在随后的退火工艺中容易产生应力和裂纹，并可能导致邻近的金属接触件之间产生空隙或裂纹。因此，尽管现有的保护层及其制造通常已足以满足其预期目的，但它们并非在所有方面都令人满意。
发明内容
本发明实施例提供一种半导体装置。半导体装置包括重分配层，重分配层包括第一导电部件及第二导电部件；第一接触部件设置在第一导电部件之上，并电性耦合至第一导电部件；第二接触部件设置在第二导电部件之上，并电性耦合至第二导电部件；以及保护部件，保护部件从第一导电部件与第二导电部件之间延伸至第一接触部件与第二接触部件之间。保护部件包括：介电部件，介电部件包括平坦顶表面，平坦顶表面从邻近第一接触部件的保护部件的第一端延伸至邻近第二接触部件的保护部件的第二端，以及介电层设置在介电部件的平坦顶表面上。介电部件的组成不同于介电层的组成。
本发明实施例提供一种形成半导体装置的方法。其方法包括接收集成电路工件，集成电路工件包括重分配层，重分配层设置在内连线结构之上，并电性耦合至内连线结构；图案化重分配层以形成凹口，凹口位于重分配层的第一导电部件与第二导电部件之间，且凹口分隔重分配层的第一导电部件与第二导电部件；利用第一沉积技术，沉积第一介电层于重分配层及凹口之上：利用与第一沉积技术不同的第二沉积技术，沉积第二介电层于第一介电层之上；利用与第二沉积技术不同的第三沉积技术，沉积第三介电层于第二介电层之上；平坦化第二介电层及第三介电层以提供平坦表面；以及沉积第四介电层于平坦表面之上。第四介电层的组成不同于第一介电层、第二介电层或第三介电层的组成。
本发明实施例提供一种形成半导体装置的方法。其方法包括接收集成电路工件，集成电路工件包括重分配层，重分配层设置在内连线结构之上，并电性耦合至内连线结构；图案化重分配层以形成凹口，凹口位于重分配层的第一导电部件与第二导电部件之间，且凹口分隔重分配层的第一导电部件与第二导电部件；利用高密度电浆化学气相沉积，沉积第一氧化物层于重分配层及凹口之上；沉积第二氧化物层于第一氧化物层之上；平坦化第一氧化物层及第二氧化物层以提供平坦顶表面；以及沉积氮化物层于平坦顶表面之上。
附图说明
以下将配合所附图示详述本公开的各面向。应注意的是，依据在本领域的标准做法，各种特征并未按照比例绘制且仅用以说明例示。事实上，可能任意地放大或缩小单元的尺寸，以清楚地表现出本公开的特征。还需要强调的是，附图仅示出本公开的标准实施例，因此，不应将它们视为范围的限制，本公开同样可以良好地应用于其他实施例。
图1根据本公开一些实施例，为制造半导体装置的方法流程图。
图2-11根据本公开一些实施例，为工件在各个制造阶段的截面图。
附图标记说明如下：
100:方法
102:步骤
104:步骤
106:步骤
108:步骤
110:步骤
112:步骤
114:步骤
116:步骤
118:步骤
120:步骤
200:工件/半导体装置
202:基板
204:内连线结构
206:金属间介电层
208:顶部金属层
210:蚀刻停止层
212:第一保护层
214:阻挡层
216:重分配层(RDL)
218:凹口
219:顶表面
220:第一介电层
221:底表面
222:第二介电层
224:第三介电层
226:顶表面
228:第四介电层
230:第二保护层
232:接触凹口
234:保护层
236:籽晶层
238:掩膜层
240:接触部件/导电柱/铜柱
242:焊料层
244:保护部件
300:退火工艺
2081:接触导孔
2082:导线
216-1:第一导电部件
216-2:第二导电部件
218’:凹部
232-1:第一接触凹口
232-2:第二接触凹口
240-1:第一接触部件
240-2:第二接触部件
242’:回焊的焊料层
X,Y,Z:方向
D1,D2:厚度
具体实施方式
以下内容提供了许多不同实施例或范例，以实现本公开实施例的不同部件。以下描述组件和配置方式的具体范例，以简化本公开实施例。当然，这些仅仅是范例，而非意图限制本公开实施例。举例而言，在以下描述中提及于第二部件上方或其上形成第一部件，其可以包含第一部件和第二部件以直接接触的方式形成的实施例，并且也可以包含在第一部件和第二部件之间形成额外的部件，使得第一部件和第二部件可以不直接接触的实施例。此外，本公开实施例可在各个范例中重复参考标号及/或字母。此重复是为了简化和清楚的目的，其本身并非用于指定所讨论的各个实施例及/或配置之间的关系。此外，为了简化和清楚的目的，可以以不同比例任意绘制多个部件。
再者，此处可能使用空间上的相关用语，例如“在……之下”、“在……下方”、“下方的”、“在……上方”、“上方的”和其他类似的用语可用于此，以便描述如图所示的一单元或部件与其他单元或部件之间的关系。此空间上的相关用语除了包含图示示出的方位外，也包含使用或操作中的装置的不同方位。当装置被转至其他方位时(旋转90度或其他方位)，则在此所使用的空间相对描述可同样依旋转后的方位来解读。
此外，当用“约”、“近似”等类似用语描述数字或数字范围时，该用语意欲涵盖的数值是在合理范围内包含所描述的数字，例如在所描述的数字的+/-10％之内，或本公开所属技术领域中普通技术人员理解的其他数值。例如，用语“约5nm”涵盖从4.5nm至5.5nm的尺寸范围。
在许多IC芯片上，形成导电金属线的重分配层(redistribution layer,RDL)以将接合连线从芯片的边缘重新布线到芯片的中心，或者通常将接合连线分布到大于IC芯片面积的区域。可以形成一个或多个保护层在RDL周围，以保护半导体表面免受电性短路、机械应力及化学污染物的影响。在一些实施例中，可以形成聚合物保护层在一个或多个保护层之上，其是由不同的基于半导体的介电层形成。由于固化和聚合物保护层与一个或多个保护层之间的热膨胀系数(coefficient of thermal expansion,CTE)不匹配，导致聚合物保护层的体积收缩，应力可能施加在一个或多个保护层上。已经观察到应力可能集中在一个或多个保护层不平坦的位置，例如两个不同介电材料层之间的界面附近的边角(corner)。例如，在IC工件上方形成RDL层并对其进行图案化之后，可以在RDL的导电部件之间形成一个或多个凹口。在一些常规技术中，可以在IC工件上沉积多个氧化硅层。由于多个氧化硅层仍然没有填充凹口，因此多个氧化硅层的顶表面不是平坦的，并且可能包括凹部(dent)或较低区域。当在多个氧化硅层上方沉积顶部介电层时，随着顶部介电层的一部分延伸到凹部或较低区域中，其顶部介电层可能包括边角。在那些边角处的集中应力可能会传递通过一个或多个保护层而到达RDL，从而导致漏电流和故障。
本公开提供具有多层保护结构的半导体装置及其制造方法以解决这些问题。在一些实施例中，半导体装置包括保护结构，其保护结构具有多个氧化物层以及在多个氧化物层之上的平坦氮化物层。在沉积多个氧化物层中的最后一个氧化物层之后，执行平坦化工艺，例如化学机械抛光(chemical mechanical polishing,CMP)工艺以提供没有任何凹口、凹部及较低区域的水平顶表面。然后将平坦氮化物层沉积在水平顶表面上。因此，平坦氮化物层没有任何部分延伸到多个氧化物层的任何部分中。平坦氮化物层不包括边角或边角结构，其不会在边角处或边角结构中产生热裂纹，因此减少缺陷发生并提高工艺产率。
以下将参考附图更详细地描述本公开的各个方面。在此，图1根据本公开的一些实施例，为用于制造半导体装置的方法100的流程图。方法100仅为示例，并且不旨在将本公开限制为方法100中明确示出的内容。可以在方法100之前、期间及之后提供额外的步骤，并且对于其方法额外的实施例，可以替换、消除或移动所描述的一些步骤。为了简化的目的，此处没有详细描述所有步骤。以下配合图2-11描述方法100，图2-11根据本公开的一些实施例，为处于不同制造阶段的工件200的示意局部截面图。由于工件200将成为或包括半导体装置，为简化起见，可以不时将工件200称为半导体装置200。
参考图1、2，方法100包括步骤102，其接收包括重分配层(redistribution layer,RDL)216的工件200。在图2所示的实施例中，工件200包括基板202、在基板202上方的内连线结构204、在内连线结构204上方的蚀刻停止层210、第一保护层212、阻挡层214及RDL 216于内连线结构204之上，并电性耦合至内连线结构204。在一些实施例中，基板202可以由硅或其他半导体材料，例如锗所形成。在一些其他实施例中，基板202可以包括化合物半导体，例如碳化硅(SiC)、砷化镓(GaAs)、砷化铟(InAs)或磷化铟(InP)。在其他实施例中，基板202可以包括合金半导体，例如硅锗(SiGe)、碳化硅锗(SiGeC)、磷化镓砷(GaAsP)或磷化镓铟(GaInP)。在一些替代实施例中，基板202可以包括覆盖块体半导体的外延层。可以在基板202之中或之上形成各种微电子元件，例如包括源极/漏极部件及/或栅极结构的晶体管、包括浅沟槽隔离(shallow trench isolation,STI)的隔离结构、无源元件，或任何其他合适的元件。
内连线结构204可以是多层内连线(multi-layered interconnect,MLI)结构，其形成在基板202上并且可以包括接触导孔2081、内埋入多个金属间介电(inter-metaldielectric,IMD)层206中的导线2082，以提供已经或将要形成在工件200上的各种微电子部件之间的内连线(例如，布线)。在内连线结构204和基板202之间可以设置中间层或部件，但是为了简化起见，并未示出这些层或部件。IMD层206可以包括氧化硅或低介电常数介电材料，其介电常数值(介电常数)小于二氧化硅的介电常数值(介电常数)，其约为4。在一些实施例中，低介电常数介电材料包括多孔有机硅酸盐薄膜，例如SiOCH、原硅酸四乙酯(tetraethylorthosilicate,TEOS)氧化物、未掺杂的硅酸盐玻璃、掺杂的氧化硅，例如硼磷硅酸盐玻璃(borophosphosilicate glass,BPSG)、熔融石英玻璃(fused silica glass,FSG)、磷硅酸盐玻璃(phosphosilicate glass,PSG)、氟掺杂的二氧化硅、碳掺杂的二氧化硅、多孔二氧化硅、多孔碳掺杂的二氧化硅、氮碳化硅(SiCN)、碳氧化硅(SiOC)、氢倍半硅氧烷(hydrogen silsesquioxane,HSQ)、甲基倍半硅氧烷(methylsilsesquioxane,MSQ)或其组合。
接触导孔2081和导线2082形成在IMD层206中。接触导孔2081和导线2082的形成工艺可以包括单镶嵌及/或双镶嵌工艺。在单镶嵌工艺中，首先在其中的一IMD层206中形成沟槽，之后用导电材料填充沟槽。之后执行平坦化工艺，例如化学机械抛光(ChemicalMechanical Polish,CMP)以去除高于IMD层顶表面的导电材料的多余部分，并在沟槽中留下金属线。在双镶嵌工艺中，在IMD层中同时形成沟槽和导孔开口，导孔位于下方并连接至沟槽。之后将导电材料填充到沟槽和导孔开口中以分别形成金属线和导孔。导电材料可以包括扩散阻挡层和在扩散阻挡层上方的含铜金属材料。扩散阻挡层可以包括钛、氮化钛、钽、氮化钽、钨、钴、氮化钴、氮化钨、钌、氮化钌、其他金属或其他金属氮化物。含铜金属材料可以包括铜、白铜、铜铝合金。处于同一水平的导线2081可以统称为金属层，而不同的金属层通过一个或多个接触导孔2082内连线。在图2所示的实施例中，工件200包括顶部金属层208，其作为与RDL 216的界面。
工件200还包括在形成RDL 216之前形成的蚀刻停止层210和第一保护层212。在一个实施例中，蚀刻停止层210可以包括碳氮化硅(SiCN)、碳氧化硅(SiOC)、碳化硅(SiC)或氮化硅(SiN)或其组合。第一保护层212形成在蚀刻停止层210上方。第一保护层212可以是单一层或复合层，并且可以由无孔材料形成。在一些实施例中，第一保护层212可以是包括氧化硅的单一层。
RDL 216通过穿过蚀刻停止层210和第一保护层212的开口电性耦合至内连线结构204。在一些实施例中，在形成开口之后，将阻挡层214沉积在工件200上方，以将待形成的RDL 216与第一保护层212绝缘。阻挡层214作为扩散阻挡，以阻止铜或铝扩散到第一保护层212中以及由于后续退火工艺而导致氧扩散到RDL 216中。阻挡层214可以包括钛、氮化钛、钽、氮化钽、钨、钴、氮化钴、氮化钨、钌、氮化钌、其他金属或其他金属氮化物。尽管未单独示出，还可以在阻挡层214上方形成毯覆(blanket)铜籽晶层，使得可以使用电镀以形成RDL216。RDL 216可以由铜或铝铜合金形成。在图2所示的一些实施例中，RDL 216由铝铜合金形成。
现在参考图1、3，方法100包括步骤104，其RDL 216被图案化以形成凹口218。凹口218延伸穿过RDL 216，以沿着图3所示的截面将RDL 216电性分隔成第一导电部件216-1和第二导电部件216-2。第一导电部件216-1和第二导电部件216-2分别沿着Y方向延伸。在图3所示的一些实施例中，凹口218不仅延伸穿过RDL 216，而且延伸穿过阻挡层214至第一保护层212中。
现在参考图1、4，方法100可选地(optionally)包括步骤106，其在包括第一导电部件216-1和第二导电部件216-2的图案化的RDL 216上方沉积第一介电层220。步骤106为可选的，因为第一介电层220具有减小上覆介电层(例如以下描述的第二介电层222)的深度的作用，其上覆介电层使用较慢的沉积方法所形成。在半导体制造中，制造站中较慢的工艺可能会转化为较长的节拍时间(takt time)和较小的产量，其必然导致较高的单位成本。也就是说，如果成本为主要考量，则执行步骤106处的操作；如果相较于品质考量，成本考量变得较不重要，则省略步骤106处的操作。在一些实施例中，第一介电层220包括氧化硅，并且可以使用化学气相沉积(chemical vapor deposition,CVD)、次大气压CVD(sub-atmosphericCVD,SACVD)或电浆增强CVD(plasmas enhanced CVD,PECVD)形成。在一些实施例中，第一介电层220可以是未掺杂的硅酸盐玻璃(USG)层，其形成至约
Figure BDA0002696207230000091
与约
Figure BDA0002696207230000092
之间的厚度，包括约
Figure BDA0002696207230000093
现在参考图1、4，方法100包括步骤108，其在第一介电层220上方沉积第二介电层222。使用与沉积第一介电层220不同的沉积技术以沉积第二介电层222。在一些实施例中，第二介电层222包括氧化硅，并且可以使用HDPCVD沉积至约1700纳米与约2100纳米之间的厚度D1。通过PECVD和SACVD沉积的第一介电层220，包括直上(straight-up)沉积，与其相比，HDPCVD包括交替的沉积和回蚀刻循环，以防止边缘周围积聚，从而提供良好的阶梯覆盖率(step coverage)。因此，使用HDPCVD的第二介电层222的形成速率比由USG形成的第一介电层220的形成速率慢。当省略可选的步骤106的操作时，原先为第一介电层220的厚度被第二介电层222取代，其第二介电层222使用较慢的HDPCVD所形成，导致工艺时间增加。当执行可选的步骤106的操作时，第一介电层220的厚度减小了第二介电层222的厚度，反之，当没有第一介电层220时，则需要第二介电层222。
应该注意的是，尽管第一介电层220和第二介电层222部分地填充凹口218，但是仍然保留凹部218’。在一些实施例中，第二介电层222被沉积至厚度D1以确保凹部218’的底表面221比RDL 216的顶表面219更高(更远离基板202)。当底表面221比顶表面219高(更远离基板202)时，第一导电部件216-1和第二导电部件216-2被部分的第一介电层220和部分的第二介电层222分隔，并且第三介电层224(图5所示)不在第一导电部件216-1和第二导电部件216-2之间延伸。这意味着第一导电部件216-1和第二导电部件216-2在很大程度上被第二介电层222分隔，其可能包括使用HDPCVD沉积的氧化硅。
现在参考图1、5，方法100包括步骤110，其第三介电层224沉积在第二介电层222上方。使用与沉积第二介电层222不同的沉积技术以沉积第三介电层224。在一些实施例中，第三介电层224包括氧化硅，并且可以使用CVD、SACVD沉积。在一些实施例中，第三介电层224可以是未掺杂的硅酸盐玻璃(USG)层，其形成至约
Figure BDA0002696207230000094
与约
Figure BDA0002696207230000095
之间的厚度D2。选择厚度D2，使得第三介电层224的最低顶表面比第二介电层222的顶表面更高(更远离基板202)。这种配置有助于确保在步骤112(以下描述)进行平坦化工艺之后，工件200将包括水平的顶表面。
使用USG氧化物形成的第一介电层220和第三介电层224具有与使用HDPCVD形成的第二介电层222不同的性质。已经观察到，形成第一介电层220和第三介电层224的USG氧化硅具有与形成第二介电层222的HDPCVD氧化硅不同的性质。例如，USG氧化硅比HDPCVD氧化硅致密。在一些实施例中，USG氧化硅具有约1.97g/cm3至约2.17g/cm3的密度，而HDPCVD氧化硅具有约2.26g/cm3至约2.46g/cm3的密度。又例如，HDPCVD氧化硅具有比USG氧化硅更好的阶梯覆盖率。也就是说，当用于填充沟槽或开口时，与USG氧化硅相比，在HDPCVD氧化硅中发现空隙或孔洞的机会更少。已经观察到，当沟槽/开口的深宽比(高度/宽度)小于约1.1至1.3时，沟槽/开口可以大抵被USG氧化硅填充而没有空隙或孔洞。然而，当沟槽/开口的深宽比(高度/宽度)等于或大于约1.1至1.3时，在开口和沟槽中可能会形成空隙和孔洞。基于上述，第一介电层220和第三介电层224的密度小于第二介电层222的密度。当形成第一介电层220时，凹口118的深宽比仍小于约1.1至1.3，并且第一介电层220没有空隙和孔洞。当凹部118’的深宽比大于约1.1至1.3时，第三介电层224可能具有空隙和孔洞。当凹部118’的深宽比小于约1.1至1.3时，第三介电层224可以像第二介电层222一样没有空隙和孔洞。
现在参考图1、6，方法100包括步骤112，其工件200的顶表面被平坦化以提供水平的顶表面226。在一些实施例中，使用CMP以平坦化工件200。部分的第三介电层224和第二介电层222在步骤112被去除，以产生水平的顶表面226。如图6所示，水平顶表面226包括第三介电层224的一部分和第二介电层222的一部分。
参考图1、7，方法100包括步骤114，其第四介电层228沉积在水平顶表面226之上。在一些实施例中，第四介电层228可以是含氮介电材料，例如氮化硅或碳氮化硅，并且可以使用CVD、PECVD、HDPCVD、SACVD或合适的沉积技术以沉积。在一实施例中，第四介电层228由氮化硅形成。因为第四介电层228沉积在水平顶表面226上并与之直接接触，所以第四介电层228是平坦的，并且不向下(朝着基板202)延伸至第三介电层224或第二介电层222之中。在一些实施例中，第四介电层228形成至约
Figure BDA0002696207230000101
与约
Figure BDA0002696207230000111
之间的厚度，包括约
Figure BDA0002696207230000112
第一介电层220、平坦化的第二介电层222、平坦化的第三介电层224及第四介电层228可以被视为第二保护层230。如图7所示，RDL 216(例如第一导电部件216-1和第二导电部件216-2)夹设在下方的第一保护层212和上方的第二保护层230之间。第二保护层的多层结构可防止裂纹到达下层结构，例如RDL 216。使用USG氧化硅或HDPCVD氧化物形成的第一介电层220(若有形成)、第二介电层222及第三介电层224具有约62GPa至约76GPa的杨氏模量(Young’s modulus)。第四介电层228由含氮介电材料例如氮化硅或碳氮化硅形成，具有约310GPa的杨氏模量。由于其较低的杨氏模量，第一介电层220、第二介电层222及第三介电层224的脆性小于第四介电层228。因此，第二保护层230底部的三个介电层较耐应力。如果在制造或使用过程中确实发生了一个或多个裂纹，裂纹很可能穿透第四介电层228，因为底部的三个介电层可以像海绵一样吸收应力，因此有效地防止裂纹进一步扩散或穿透。将第四介电层228形成为水平顶表面226上方的平坦层进一步防止应力集中在边角，其可以帮助裂纹通过第二保护层230的近似海绵的底部三个介电层传递。
参考图1、8，方法100包括步骤116，其形成第一接触凹口232-1和第二接触凹口232-2以分别露出第一导电部件216-1和第二导电部件216-2。在一些实施例中，第一导电部件216-1和第二导电部件216-2可以作为接触垫以接合要形成在第一接触凹口232-1和第二接触凹口232-2中的接触部件。第一接触凹口232-1、第二接触凹口232-2及其他未在图8中示出的接触凹口可以被统称为接触凹口232。
参考图1、9，方法100包括步骤118，其在接触凹口232中形成接触部件240。接触部件240至少包括图9所示的第一接触部件240-1和第二接触部件240-2。在一些实施例中，保护层234形成在工件200上方，包括在第一接触凹口232-1、第二接触凹口232-2、第一导电部件216-1、第二导电部件216-2的侧壁之上。在一些实施例中，保护层234可以由光阻材料、聚合物材料、聚苯并恶唑(polybenzoxazole,PBO)、聚酰亚胺、苯并环丁烯(benzocyclobutene,BCB)等形成。在一些实施例中，保护层234通过烘烤或曝光于紫外线(UV)辐射而固化。在那些实施例中，保护层234的体积可能由于溶剂挥发或还原反应而收缩。体积的收缩可能在第二保护层230上施加压缩应力。在本公开的实施例中，第四介电层228具有顶表面，其顶表面防止任何热应力集中在第四介电层228的边角或不平坦表面上。
在一些实施例中，保护层234被图案化以露出第一导电部件216-1和第二导电部件216-2。之后将籽晶层236沉积在工件200上方。在一些实施例中，使用CVD、原子层沉积(atomic layer deposition,ALD)或金属有机CVD(metal organic CVD,MOCVD)形成籽晶层236，并且可以包括铜(Cu)、钽(Ta)、钛(Ti)、氮化钛(TiN)、氮化钽(TaN)。在一些实施例中，籽晶层236为单一金属层。在一些其他实施例中，籽晶层236为复合层。在一些实施例中，复合籽晶层236可以包括钛层及在钛层之上的铜层。之后在工件200上方形成露出第一导电部件216-1和第二导电部件216-2的掩膜层238。在一些实施例中，掩膜层238可以是使用光刻技术图案化的光阻。
之后通过电镀或化学镀将接触部件240沉积在未被掩膜层238覆盖的区域上。接触部件240可以由铜、镍、钴、铝、金、银、钯、锡、铋或其合金形成。在一些实施例中，接触部件240采用如图9所示的柱状，因此可以被称为导电柱240。在导电柱240包括铜的那些实施例中，导电柱240可以被称为铜柱240。在图9所示的实施例中，随后在接触部件240上方沉积焊料层242。沉积在第一接触部件240-1和第二接触部件240-2上方的焊料层242的部分可以称为焊料部件。焊料层242可以由铅基焊料及无铅焊料形成，例如铅基焊料的Pb-Sn组成，无铅焊料，包括InSb、锡(Sn)、银(Ag)及铜(Cu)(“SAC”)组成，以及具有共同熔点并在电性应用中形成导电焊料连接的其他共晶(eutectic)材料。对于无铅焊料，例如，可以使用各种成分的SAC焊料，例如SAC 105(Sn 98.5％，Ag 1.0％，Cu 0.5％)、SAC 305及SAC405。无铅导电材料(例如焊球)也可以由SnCu化合物形成，而无需使用银。无铅焊料也可以包括锡、银、锡银，而无需使用铜。在沉积焊料层242之后，如图10所示，通过一个或多个蚀刻工艺去除掩膜层238以及籽晶层236未被接触部件240覆盖的部分。
现在参考图1、11，方法100包括步骤120，其在退火工艺300中对接触部件240及焊料层242进行退火。在步骤120中，通过退火工艺300对焊料层242进行退火，以在接触部件240上方回焊以形成期望的凸块形状。回焊的焊料层242’作为与外部电路的连接点，例如另一基板、印刷电路板(PCB)、中介层、重构晶片、IC管芯、另一重分配层、其他内连线结构或其他半导体装置。在步骤120的退火工艺300可能再次由于聚合物保护层234和第二保护层230的CTE不匹配而产生应力。设置在第二介电层222和第三介电层224的水平顶表面226上方的平坦第四介电层228可以具有减小此种热诱导应力集中的作用。
如图11所示，当沿着Y方向观察时，第一接触部件240-1和第二接触部件240-2由保护部件244分隔，其保护部件244由第二保护层230和保护层234形成。保护部件244包括底部和顶部。保护部件244的底部在第一导电部件216-1和第二导电部件216-2之间延伸，并且包括第一介电层220(若有形成)的一部分和第二介电层222的一部分。当省略第一介电层220时，保护部件244的底部由第二介电层222在第一导电部件216-1和第二导电部件216-2之间延伸的部分形成。保护部件244的顶部设置在第一接触部件240-1和第二接触部件240-2之间，但未在第一导电部件216-1和第二导电部件216-2之间延伸。如图11所示，保护部件244的顶部包括第二介电层222的一部分及延伸至第二介电层222中的第三介电层224的一部分。第二介电层222的一部分和第三介电层224的一部分共享在其上形成有第四介电层228的水平顶表面226(如图6所示)。由于形成第一接触凹口232-1和第二接触凹口232-2，保护部件244中第二介电层222的部分具有锥形侧壁，其锥形侧壁向下在X方向具有较宽的底部尺寸。保护部件244的顶部被保护层234包绕。应注意的是，由于第四介电层228的平坦形状，任何部分的保护层234皆没有沿着Z方向延伸至第四介电层228中。保护部件224可以被视为包括氧化硅部件(包括第一介电层220、第二介电层222及第三介电层224在第一导电部件216-1和第二导电部件216-2之间，以及在第一接触部件240-1和第二接触部件240-2之间的部分)以及设置在氧化硅部件的水平顶表面上的含氮介电层(第四介电层228在第一接触部件240-1和第二接触部件240-2之间的部分)。
本公开的实施例提供了益处。在一些实施例中，半导体装置包括保护结构，其保护结构具有多个氧化物层及在多个氧化物层之上的平坦氮化物层。在沉积多个氧化物层中的最后一个氧化物层之后，执行平坦化工艺，例如CMP以提供没有任何凹口、凹部及较低区域的水平顶表面。之后将平坦氮化物层沉积在水平顶表面上。因此，没有任何部分的平坦氮化物层延伸至任何部分的多个氧化物层之中。平坦氮化物层不包括边角或边角结构，其不会在边角处或边角结构中产生热裂纹，因此减少缺陷发生并提高工艺产率。
本公开的一方面有关于一种半导体装置。半导体装置包括重分配层，重分配层包括第一导电部件及第二导电部件；第一接触部件设置在第一导电部件之上，并电性耦合至第一导电部件；第二接触部件设置在第二导电部件之上，并电性耦合至第二导电部件；以及保护部件，保护部件从第一导电部件与第二导电部件之间延伸至第一接触部件与第二接触部件之间。保护部件包括：介电部件，介电部件包括平坦顶表面，平坦顶表面从邻近第一接触部件的保护部件的第一端延伸至邻近第二接触部件的保护部件的第二端，以及介电层设置在介电部件的平坦顶表面上。介电部件的组成不同于介电层的组成。
在一些实施例中，介电部件大抵由氧化硅所组成。在一些实施例中，介电层大抵由氮化硅所组成。在一些实施例中，介电层未延伸至介电部件之中。在一些实施例中，第一导电部件及第二导电部件包括铜铝合金。在一些实施例中，半导体装置更包括聚合物层包绕该保护部件，聚合物层未延伸至介电层之中。
本公开的一方面有关于一种形成半导体装置的方法。其方法包括接收集成电路工件，集成电路工件包括重分配层，重分配层设置在内连线结构之上，并电性耦合至内连线结构；图案化重分配层以形成凹口，凹口位于重分配层的第一导电部件与第二导电部件之间，且凹口分隔重分配层的第一导电部件与第二导电部件；利用第一沉积技术，沉积第一介电层于重分配层及凹口之上：利用与第一沉积技术不同的第二沉积技术，沉积第二介电层于第一介电层之上；利用与第二沉积技术不同的第三沉积技术，沉积第三介电层于第二介电层之上；平坦化第二介电层及第三介电层以提供平坦表面；以及沉积第四介电层于平坦表面之上。第四介电层的组成不同于第一介电层、第二介电层或第三介电层的组成。
在一些实施例中，第一沉积技术为化学气相沉积。在一些实施例中，第二沉积技术为高密度电浆化学气相沉积。在一些实施例中，第三沉积技术为化学气相沉积。在一些实施例中，第一介电层、第二介电层及第三介电层包括氧化硅，第四介电层包括氮化硅。在一些实施例中，沉积第二介电层使得第二介电层的最低顶表面沿着垂直于集成电路工件的方向高于重分配层的顶表面。在一些实施例中，其方法更包括：形成第一接触凹口以露出第一导电部件的一部分；形成第二接触凹口以露出第二导电部件的一部分；以及形成聚合物保护层于集成电路工件之上。第四介电层包括平坦顶表面，且聚合物保护层未延伸至第四介电层之中。在一些实施例中，沉积第一介电层包括顺应性地沉积第一介电层至第一厚度，第一厚度介于
Figure BDA0002696207230000151
至
Figure BDA0002696207230000152
沉积第二介电层于第一介电层之上包括沉积第二介电层至第二厚度，第二厚度介于1700纳米至2100纳米。沉积第三介电层于第二介电层之上包括沉积第三介电层至第三厚度，第三厚度介于约600纳米至约1000纳米。
本公开的另一方面有关于一种形成半导体装置的方法。其方法包括接收集成电路工件，集成电路工件包括重分配层，重分配层设置在内连线结构之上，并电性耦合至内连线结构；图案化重分配层以形成凹口，凹口位于重分配层的第一导电部件与第二导电部件之间，且凹口分隔重分配层的第一导电部件与第二导电部件；利用高密度电浆化学气相沉积，沉积第一氧化物层于重分配层及凹口之上；沉积第二氧化物层于第一氧化物层之上；平坦化第一氧化物层及第二氧化物层以提供平坦顶表面；以及沉积氮化物层于平坦顶表面之上。
在一些实施例中，沉积第二氧化物层使得第二氧化物层未在第一导电部件与第二导电部件之间延伸。在一些实施例中，沉积第一氧化物层于重分配层及凹口之上，包括沉积第一氧化物层至第一厚度，第一厚度介于约1700纳米与约2100纳米之间。沉积第二氧化物层于第一氧化物层之上，包括沉积第二氧化物层至第二厚度，第二厚度介于约600纳米与1000纳米之间。在一些实施例中，沉积氮化物层于平坦顶表面之上，包括沉积氮化物层至第三厚度，第三厚度介于约600纳米与约800纳米之间。在一些实施例中，其方法更包括：形成第一接触凹口以露出第一导电部件的一部分；形成第二接触凹口以露出第二导电部件的一部分；以及形成聚合物保护层于集成电路工件之上。氮化物层包括平坦顶表面，且聚合物保护层未延伸至氮化物层之中。在一些实施例中，其方法更包括：形成第一接触部件及第二接触部件分别于第一接触凹口及第二接触凹口之中；形成第一焊料部件及第二焊料部件分别于第一接触部件及第二接触部件之上；以及退火集成电路工件以回焊第一焊料部件及第二焊料部件。
以上概述数个实施例的部件，以便在本发明所属技术领域中普通技术人员可以更加理解本发明实施例的观点。在本发明所属技术领域中普通技术人员应理解，他们能轻易地以本发明实施例为基础，设计或修改其他工艺和结构，以达到与在此介绍的实施例相同的目的及/或优势。在本发明所属技术领域中普通技术人员也应理解，此类等效的结构并无悖离本发明的精神与范围，且他们能在不违背本发明的精神和范围下，做各式各样的改变、取代和替换。因此，本发明的保护范围当视权利要求所界定为准。

Claims (1)

1.一种半导体装置，其特征在于，包括：
一重分配层，包括一第一导电部件及一第二导电部件；
一第一接触部件，设置在该第一导电部件之上，并电性耦合至该第一导电部件；
一第二接触部件，设置在该第二导电部件之上，并电性耦合至该第二导电部件；以及
一保护部件，从该第一导电部件与该第二导电部件之间延伸至该第一接触部件与该第二接触部件之间，该保护部件包括：
一介电部件，包括一平坦顶表面，该平坦顶表面从邻近该第一接触部件的该保护部件的一第一端延伸至邻近该第二接触部件的该保护部件的一第二端，以及
一介电层，设置在该介电部件的该平坦顶表面上，
其中该介电部件的一组成不同于该介电层的一组成。
CN202011006720.0A 2019-10-18 2020-09-23 半导体装置 Pending CN112687643A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/656,617 US11031325B2 (en) 2019-10-18 2019-10-18 Low-stress passivation layer
US16/656,617 2019-10-18

Publications (1)

Publication Number Publication Date
CN112687643A true CN112687643A (zh) 2021-04-20

Family

ID=75445428

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011006720.0A Pending CN112687643A (zh) 2019-10-18 2020-09-23 半导体装置

Country Status (3)

Country Link
US (3) US11031325B2 (zh)
CN (1) CN112687643A (zh)
TW (1) TW202121591A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024098569A1 (zh) * 2022-11-11 2024-05-16 长鑫存储技术有限公司 半导体结构及其制造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11742286B2 (en) 2021-06-11 2023-08-29 Nanya Technology Corporation Semiconductor device with interconnect part and method for forming the same

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4761386A (en) * 1984-10-22 1988-08-02 National Semiconductor Corporation Method of fabricating conductive non-metallic self-passivating non-corrodable IC bonding pads
US6175161B1 (en) * 1998-05-22 2001-01-16 Alpine Microsystems, Inc. System and method for packaging integrated circuits
US6181569B1 (en) * 1999-06-07 2001-01-30 Kishore K. Chakravorty Low cost chip size package and method of fabricating the same
US7465654B2 (en) * 2004-07-09 2008-12-16 Megica Corporation Structure of gold bumps and gold conductors on one IC die and methods of manufacturing the structures
US8022544B2 (en) * 2004-07-09 2011-09-20 Megica Corporation Chip structure
US7452803B2 (en) * 2004-08-12 2008-11-18 Megica Corporation Method for fabricating chip structure
US7547969B2 (en) * 2004-10-29 2009-06-16 Megica Corporation Semiconductor chip with passivation layer comprising metal interconnect and contact pads
JP4609317B2 (ja) * 2005-12-28 2011-01-12 カシオ計算機株式会社 回路基板
US8836146B2 (en) * 2006-03-02 2014-09-16 Qualcomm Incorporated Chip package and method for fabricating the same
CN102106198B (zh) * 2008-07-23 2013-05-01 日本电气株式会社 半导体装置及其制造方法
US8119454B2 (en) * 2008-12-08 2012-02-21 Stmicroelectronics Asia Pacific Pte Ltd. Manufacturing fan-out wafer level packaging
US9064936B2 (en) * 2008-12-12 2015-06-23 Stats Chippac, Ltd. Semiconductor device and method of forming a vertical interconnect structure for 3-D FO-WLCSP
JP2011228419A (ja) * 2010-04-19 2011-11-10 Renesas Electronics Corp 半導体集積回路装置および半導体集積回路装置の製造方法
US9048233B2 (en) 2010-05-26 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package systems having interposers
US9064879B2 (en) 2010-10-14 2015-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and structures using a die attach film
US8797057B2 (en) 2011-02-11 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Testing of semiconductor chips with microbumps
US9000584B2 (en) 2011-12-28 2015-04-07 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor device with a molding compound and a method of forming the same
US8900929B2 (en) * 2012-03-21 2014-12-02 Stats Chippac, Ltd. Semiconductor device and method for forming openings and trenches in insulating layer by first LDA and second LDA for RDL formation
US9111949B2 (en) 2012-04-09 2015-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus of wafer level package for heterogeneous integration technology
US9263511B2 (en) 2013-02-11 2016-02-16 Taiwan Semiconductor Manufacturing Co., Ltd. Package with metal-insulator-metal capacitor and method of manufacturing the same
US9048222B2 (en) 2013-03-06 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating interconnect structure for package-on-package devices
US9368460B2 (en) 2013-03-15 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out interconnect structure and method for forming same
US9559044B2 (en) * 2013-06-25 2017-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Package with solder regions aligned to recesses
US9281254B2 (en) 2014-02-13 2016-03-08 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming integrated circuit package
US9496189B2 (en) 2014-06-13 2016-11-15 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked semiconductor devices and methods of forming same
KR102440135B1 (ko) * 2015-08-21 2022-09-05 삼성전자주식회사 재배선 영역을 갖는 전자 소자
US10153237B2 (en) * 2016-03-21 2018-12-11 Xintec Inc. Chip package and method for forming the same
US10276525B2 (en) * 2016-11-28 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method of fabricating the same
US9796582B1 (en) * 2016-11-29 2017-10-24 Taiwan Semiconductor Manufacturing Co., Ltd. Method for integrating complementary metal-oxide-semiconductor (CMOS) devices with microelectromechanical systems (MEMS) devices using a flat surface above a sacrificial layer
IT201700087174A1 (it) * 2017-07-28 2019-01-28 St Microelectronics Srl Dispositivo a semiconduttore e corrispondente metodo di fabbricazione di dispositivi a semiconduttore
US10629540B2 (en) * 2017-09-27 2020-04-21 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
US10566279B2 (en) * 2018-01-25 2020-02-18 Advanced Semiconductor Engineering, Inc. Package device, semiconductor device, and method for manufacturing the package device
US11488881B2 (en) * 2018-03-26 2022-11-01 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
US11189538B2 (en) * 2018-09-28 2021-11-30 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure with polyimide packaging and manufacturing method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024098569A1 (zh) * 2022-11-11 2024-05-16 长鑫存储技术有限公司 半导体结构及其制造方法

Also Published As

Publication number Publication date
US20210287973A1 (en) 2021-09-16
US20210118783A1 (en) 2021-04-22
US11670573B2 (en) 2023-06-06
US20230307333A1 (en) 2023-09-28
US11996356B2 (en) 2024-05-28
US11031325B2 (en) 2021-06-08
TW202121591A (zh) 2021-06-01

Similar Documents

Publication Publication Date Title
US10510699B2 (en) Bond structures and the methods of forming the same
US11587922B2 (en) Process control for package formation
KR101133625B1 (ko) 반도체 장치용 패드 구조
US11996356B2 (en) Low-stress passivation layer
US11756933B2 (en) Inactive structure on SoIC
US11784172B2 (en) Deep partition power delivery with deep trench capacitor
US20220359292A1 (en) TSV Structure and Method Forming Same
US20230145063A1 (en) Process Control for Package Formation
TWI760134B (zh) 包含多襯墊半導體穿孔的半導體結構及其形成方法
US11222859B2 (en) Semiconductor device structure with bonding pad and method for forming the same
CN115312450A (zh) 围绕tsv的虚设堆叠结构及其形成方法
US20230275047A1 (en) Shifting Contact Pad for Reducing Stress
US20240063030A1 (en) Semiconductor device and method of forming the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20210420

WD01 Invention patent application deemed withdrawn after publication