CN112687559A - 晶圆检测方法 - Google Patents

Abstract

一种晶圆检测方法包括：提供多个待测晶圆，每一待测晶圆包括多个曝光场，每一曝光场上设有至少一待测芯片；在每一曝光场上选定一待测芯片的其中一区域为待测区；根据第一坐标位置在当前待测晶圆中选定部分曝光场作为第一曝光场；对所述当前待测晶圆位于每一第一曝光场上的待测芯片的待测区进行测试；当其中一待测芯片被测试为不良芯片时，标记所述不良芯片所在的第一曝光场为不良曝光场；将临近所述不良曝光场设置的多个曝光场选定为备选曝光场；选定至少一备选曝光场，确定其第二坐标位置；根据第二坐标位置在下一待测晶圆中选定对应的曝光场作为至少一第二曝光场；对所述下一待测晶圆位于每一第二曝光场上的待测芯片的待测区进行测试。

Description

晶圆检测方法

技术领域

本发明涉及一种晶圆检测方法。

背景技术

半导体测试工艺属于半导体产业的关键领域，半导体测试包括晶圆测试(wafertest)，是半导体器件后道封装测试的第一步，目的是将晶圆中的不良芯片挑选出来。通常，在晶圆测试步骤中，就需要对晶圆上的芯片进行测试，以确保在封装之前，晶圆上的芯片是合格产品，因此晶圆测试是提高半导体器件良率的关键步骤之一。

然而，现有的晶圆测试机误判率高，所以晶圆测试准确性问题一直是困扰晶圆厂生产的主要矛盾问题之一。

发明内容

有鉴于此，本发明提供一种能够提高检测精度的晶圆检测方法。

本发明提供一种晶圆检测方法，包括：提供多个待测晶圆，每一待测晶圆包括多个曝光场，每一曝光场上设有至少一待测芯片；在每一曝光场上选定一待测芯片的其中一区域为待测区；确定多个第一坐标位置，根据所述第一坐标位置在当前待测晶圆中选定部分曝光场作为第一曝光场；对所述当前待测晶圆位于每一第一曝光场上的待测芯片的待测区进行测试；当其中一待测芯片被测试为不良芯片时，标记所述不良芯片所在的第一曝光场为不良曝光场；将临近所述不良曝光场设置的多个曝光场选定为备选曝光场；选定至少一备选曝光场，确定所选定的每一所述备选曝光场的第二坐标位置；根据所述第二坐标位置，在下一待测晶圆中选定对应的曝光场作为至少一第二曝光场；以及对所述下一待测晶圆位于每一所述第二曝光场上的待测芯片的待测区进行测试。

在本发明一些实施方式中，所选定的所述备选曝光场的数量为一个，在标记所述不良曝光场之后，所述方法还包括：根据除所述不良曝光场之外的其它第一曝光场的第一坐标位置，在所述下一待测晶圆中选定对应的曝光场作为其余第二曝光场；其中，所述晶圆检测方法对所述下一待测晶圆位于所有第二曝光场上的待测芯片的待测区进行测试。

在本发明一些实施方式中，在标记所述不良曝光场之后，所述方法还包括：从除所述不良曝光场之外的其它第一曝光场中选定至少一第一曝光场为非所需曝光场，所选定的所述非所需曝光场的数量等于所选定的所述备选曝光场的数量；以及根据除所述非所需曝光场之外的其它第一曝光场的第一坐标位置，在所述下一待测晶圆中选定对应的曝光场作为其余第二曝光场；其中，所述晶圆检测方法对所述下一待测晶圆位于所有第二曝光场上的待测芯片的待测区进行测试。

在本发明一些实施方式中，所述测试包括对所述待测芯片上所涂覆的光刻胶的厚度进行测量，并将所述厚度与一最大预设厚度以及一最小预设厚度进行比较，当所述厚度大于所述最大预设厚度或小于所述最小预设厚度时，所述待测芯片为不良芯片。

在本发明一些实施方式中，所述方法还包括：确定每一其余备选曝光场的第三坐标位置；根据所述其余备选曝光场的第三坐标位置，在每一后续待测晶圆中分别选定对应的一曝光场作为第三曝光场；以及对所述后续待测晶圆位于所述第三曝光场上的待测芯片的待测区进行测试，直至所述后续待测晶圆中与所有其余备选曝光场对应的曝光场测试完毕。

在本发明一些实施方式中，所述确定多个第一坐标位置包括：提供一控制图，所述控制图包括多个预设曝光场，所述预设曝光场与所述待测晶圆的曝光场位置对应；从所述控制图中选定多个预设曝光场；以及确定所选定的所述预设曝光场的坐标位置为所述第一坐标位置。

本发明还提供一种晶圆检测方法，包括：提供多个待测晶圆，每一待测晶圆包括多个曝光场，每一曝光场上设有多个待测芯片；在每一曝光场上选定其中一待测芯片为初始待测芯片；在每一初始待测芯片上选定其中一区域为初始待测区；确定多个第一坐标位置，根据所述第一坐标位置在当前待测晶圆中选定部分曝光场作为第一曝光场；对所述当前待测晶圆位于每一第一曝光场上的初始待测芯片的初始待测区进行测试；当其中一初始待测芯片被测试为不良芯片时，标记所述不良芯片所在的第一曝光场为不良曝光场；将所述不良曝光场中将除所述不良芯片之外的其余芯片选定为备选芯片；将其中一备选芯片选定为当前待测芯片；在所述当前待测芯片上选定一区域为当前待测区，所述当前待测区在所述当前待测芯片上的位置与所述初始待测区在所述初始待测芯片上的位置相同；确定所述当前待测区的第二坐标位置；根据所述不良曝光场的第一坐标位置，在下一待测晶圆中选定对应的曝光场作为其中一第二曝光场；以及根据所述第二坐标位置，对所述第二曝光场上对应的当前待测区进行测试。

在本发明一些实施方式中，在标记所述不良曝光场之后，所述方法还包括：根据除所述不良曝光场之外的其它第一曝光场的第一坐标位置，在所述下一待测晶圆中选定对应的曝光场作为其余第二曝光场；其中，所述晶圆检测方法对所述下一待测晶圆位于所有第二曝光场上的初始待测芯片的初始待测区进行测试。

在本发明一些实施方式中，所述测试包括对所述待测芯片上所涂覆的光刻胶的厚度进行测量，并将所述厚度与一最大预设厚度以及一最小预设厚度进行比较，当所述厚度大于所述最大预设厚度或小于所述最小预设厚度时，所述待测芯片为不良芯片。

在本发明一些实施方式中，所述方法还包括：将所述不良曝光场中其余备选芯片重新选定为当前待测芯片；在每一重新选定的当前待测芯片中选定当前待测区，确定每一当前待测区的第三坐标位置；根据所述不良曝光场的第一坐标位置，在每一后续待测晶圆中分别选定对应的一曝光场作为第三曝光场；以及根据所述第三坐标位置，在每一后续待测晶圆的第三曝光场上选定对应的一当前待测区进行测试，直至所述后续待测晶圆中与所有所述第三坐标位置对应的当前待测区测试完毕。

相较于现有技术，本发明由于在当前待测晶圆上检测到不良曝光场时，所述晶圆测试方法对后续待测晶圆临近所述不良曝光场设置的其它曝光场进行测试，因此能够充分考虑到每一不良芯片所出现位置周围的其它待测芯片，提高不良芯片的检测精度，避免人工检测导致的误差问题。

附图说明

图1为本发明第一实施方式提供的晶圆测试方法的流程图。

图2为图1的晶圆测试方法中所提供的当前待测晶圆的结构示意图。

图3A为本发明一实施例中在图2所示的当前待测晶圆上选定的第一曝光场的位置分布图。

图3B为根据图3A在下一待测晶圆上选定的第二曝光场的位置分布图。

图4A为本发明另一实施例中在图2所示的当前待测晶圆上选定的第一曝光场和非所需曝光场的位置分布图。

图4B为根据图4A在下一待测晶圆上选定的第二曝光场的位置分布图。

图5为本发明第二实施方式提供的晶圆测试方法的流程图。

图6A为本发明第二实施例中在图2所示的当前待测晶圆上选定的第一曝光场和非所需曝光场的位置分布图。

图6B为根据图6A在下一待测晶圆上选定的第二曝光场的位置分布图。

图7为本发明第三实施方式提供的晶圆测试方法于步骤S71～S82的流程图。

图8为图7所示的晶圆测试方法于步骤S82～S86的流程图。

图9为图1的晶圆测试方法中所提供的当前待测晶圆的结构示意图。

图10为在图9所示的当前待测晶圆上选定的第一曝光场的位置分布图。

图11为在下一待测晶圆上选定的第二曝光场的位置分布图。

主要元件符号说明

待测晶圆 1

曝光场 10

待测芯片 11

第一曝光场 12、12a、12b、12c、12d、12e、12f、

12g、12h、12i、12j、12k、12l、12m

不良曝光场 13

备选曝光场 14、14a、14b、14c、14d、14e、14f、

14g、14h

第二曝光场 15、15a、15b、15c、15d、15e、15g、

15h、15i、15j、15k、15l、15m、

15n、15o、15p、15q

非所需曝光场 16

步骤 S11-S21、S51～S61、S71～S86

如下具体实施方式将结合上述附图进一步说明本发明。

具体实施方式

下面将结合附图及实施例对本发明作进一步说明。

实施方式1

请参阅图1，本发明第一实施方式提供一种晶圆测试方法，包括如下步骤：

步骤S11，请一并参阅图2，提供多个待测晶圆1，每一待测晶圆1 包括多个曝光场(shot)10，每一曝光场10上设有至少一待测芯片11。

其中，可从多批晶圆中选定其中一批晶圆，并从所选定的一批晶圆中选择多个晶圆作为所述待测晶圆1。

步骤S12，在每一曝光场10上选定一待测芯片11的其中一区域为待测区。

步骤S13，请一并参阅图3A，确定多个第一坐标位置，根据所述第一坐标位置在当前待测晶圆1中选定部分曝光场10作为第一曝光场12。

在本实施方式中，预先提供一控制图，所述控制图包括多个预设曝光场，所述预设曝光场与所述待测晶圆1的曝光场10位置对应。然后，从所述控制图中选定多个预设曝光场，并确定所选定的所述预设曝光场的坐标位置为所述第一坐标位置。如图3A所示，在当前待测晶圆1中选定十三个曝光场10作为第一曝光场12，即第一曝光场12a、12b、12c、 12d、12e、12f、12g、12h、12i、12j、12k、12l和12m。

其中，晶圆制造厂设计生产该类晶圆的时候会生成所述控制图，所述控制图上标注有所有可测试的芯片区域和不可触碰的芯片区域。所述预设曝光场从所述可测试的芯片区域中选取。

步骤S14，对所述当前待测晶圆1位于每一第一曝光场12上的待测芯片11的待测区进行测试。

步骤S15，当其中一待测芯片11被测试为不良芯片时，标记所述不良芯片所在的第一曝光场12为不良曝光场13。

例如，如图3A所示，位于最左侧的第一曝光场12f被标记为所述不良曝光场13。

在本实施方式中，所述测试包括对所述待测芯片11上所涂覆的光刻胶的厚度进行测量，并将所述厚度与一最大预设厚度以及一最小预设厚度进行比较，当所述厚度大于所述最大预设厚度或小于所述最小预设厚度时，所述待测芯片11为不良芯片。

其中，所述最大预设厚度与所述最小预设厚度可以根据所述光刻胶的标准厚度和可允许的误差范围进行设定，如，所述光刻胶的标准厚度为900埃米，可允许的误差范围为±50埃米，因此可以确定所述最大预设厚度为950埃米，所述最小预设厚度为850埃米。

步骤S16，将临近所述不良曝光场13设置的多个曝光场10选定为备选曝光场14。

例如，如图3A所示，当位于最左侧的第一曝光场12f被标记为所述不良曝光场13时，可将围绕所述不良曝光场13设置的八个曝光场选定为备选曝光场14，分別标记为14a、14b、14c、14d、14e、14f、14g 和14h。

步骤S17，选定其中一备选曝光场14(如图3A所示的备选曝光场 14a)，确定所选定的所述备选曝光场14的第二坐标位置。

步骤S18，请一并参照图3B，根据所述第二坐标位置，在下一待测晶圆1中选定对应的曝光场作为其中一第二曝光场15(图上标注为第二曝光场15n)。即，所选定的所述备选曝光场14在上一待测晶圆1中的位置与所述第二曝光场15在所述下一待测晶圆1中的位置相同。

步骤S19，对所述下一待测晶圆1位于所述第二曝光场15上的待测芯片11的待测区进行测试。

其中，所述方法还包括在所述下一待测晶圆1中选定其余第二曝光场15进行测试，使得所述下一待测晶圆1中的所有第二曝光场15的数量等于前一待测晶圆1中所有第一曝光场12的数量。

具体地，如图3B所示，在本实施方式中，在标记所述不良曝光场 13之后，根据除所述不良曝光场13之外的其它第一曝光场12的第一坐标位置，在所述下一待测晶圆1中选定对应的曝光场作为其余第二曝光场15(如，除所述不良曝光场13之外的其它第一曝光场12分别为第一曝光场12a、12b、12c、12d、12e、12g、12h、12i、12j、12k、12l和 12m，根据除所述不良曝光场13之外的其它第一曝光场12的第一坐标位置在所述下一待测晶圆1中选定的第二曝光场15分别为第二曝光场 15a、15b、15c、15d、15e、15g、15h、15i、15j、15k、15l和15m)。其中，所述晶圆检测方法对所述下一待测晶圆1位于所有第二曝光场15 上的待测芯片11的待测区进行测试。

由于在当前待测晶圆1上检测到不良曝光场13时，所述晶圆测试方法对后续待测晶圆1临近所述不良曝光场13设置的其它曝光场进行测试，因此能够充分考虑到每一不良芯片所出现位置周围的其它待测芯片，提高不良芯片的检测精度，避免人工检测导致的误差问题。

如图4A和图4B所示，在另一实施方式中，在标记所述不良曝光场13之后，从除所述不良曝光场13之外的其它第一曝光场12中选定其中一第一曝光场12为非所需曝光场16(如图4A所示，选定将第一曝光场12c为非所需曝光场16)，根据除所述非所需曝光场16之外的其它第一曝光场12(即，包括所述不良曝光场13在内)的第一坐标位置，在所述下一待测晶圆1中选定对应的曝光场作为其余第二曝光场15。

例如，当选定将第一曝光场12c为非所需曝光场16时，除所述非所需曝光场16之外的其它第一曝光场12则分别为第一曝光场12a、12b、 12d、12e、12f、12g、12h、12i、12j、12k、12l和12m。根据除所述非所需曝光场16之外的其它第一曝光场12的第一坐标位置，在所述下一待测晶圆1中选定的其余第二曝光场15分别为15a、15b、15d、15e、 15f、15g、15h、15i、15j、15k、15l和15m。

其中，在对所述下一待测晶圆1的后续待测晶圆1进行测试时，所述方法还包括：

步骤S20，确定每一其余备选曝光场14的第三坐标位置，根据所述其余备选曝光场14的第三坐标位置，在每一后续待测晶圆1中分别选定对应的一曝光场作为第三曝光场(图未示)。

步骤S21，对所述后续待测晶圆1位于所述第三曝光场上的待测芯片11的待测区进行测试，直至所述后续待测晶圆1中与所有其余备选曝光场14对应的曝光场测试完毕。即，直至所述后续待测晶圆1中与步骤S16中选定的其余八个备选曝光场14对应的曝光场测试完毕。

由于在当前待测晶圆1上检测到不良曝光场13时，所述晶圆测试方法对后续待测晶圆1临近所述不良曝光场13设置的其它曝光场进行测试，因此能够充分考虑到每一不良芯片所出现位置周围的其它待测芯片，提高不良芯片的检测精度，避免人工检测导致的误差问题。

实施方式2

如图5所示，本发明第二实施方式提供一种晶圆测试方法，步骤 S51-S56、S59分别与第一实施方式中S11-S 16、S 19相同，此不赘述。

与第一实施方式不同的是：

步骤S57，如图6A所示，同时选定至少四个备选曝光场14(如图所示的14a、14b、14g、14h)，确定所选定的每一所述备选曝光场14的第二坐标位置。

步骤S58，如图6B所示，根据所述第二坐标位置，在下一待测晶圆1中选定对应的曝光场作为多个第二曝光场15(图上标注为第二曝光场15n、15o、15p、15q)。

当在所述下一待测晶圆1中选定其余第二曝光场15进行测试时，具体步骤包括：在标记所述不良曝光场13之后，从除所述不良曝光场 13之外的其它第一曝光场12中选定至少四个第一曝光场12为非所需曝光场16，所选定的非所需曝光场16的数量等于所选定的备选曝光场14 的数量(如图6A所示，选定第一曝光场12a、12c、12h、12m为非所需曝光场16)，根据除所述非所需曝光场16之外的其它第一曝光场12的第一坐标位置，在所述下一待测晶圆1中选定对应的曝光场作为其余第二曝光场15。

例如，当选定四个第一曝光场12a、12c、12h和12m为非所需曝光场16时，除所述非所需曝光场16之外的其它第一曝光场12则分别为第一曝光场12b、12d、12e、12f、12g、12i、12j、12k和12l。根据除所述非所需曝光场16之外的其它第一曝光场12的第一坐标位置，在所述下一待测晶圆1中选定的其余第二曝光场15分别为15b、15d、15e、 15f、15g、15i、15j、15k和15l。

其中，在对所述下一待测晶圆1的后续待测晶圆1进行测试时，所述方法还包括：

步骤S60，当所述当前待测晶圆1的不良曝光场13的数量仅为一个时，根据每一第一坐标位置在每一后续待测晶圆1中分别选定对应的曝光场作为第三曝光场(图未示)。

步骤S61，对所述后续待测晶圆1位于所述第三曝光场上的待测芯片11的待测区进行测试。

在其它实施例中，当所述当前待测晶圆1的不良曝光场13的数量多于一个时，针对N个其它不良曝光场13(N为大于或等于1的整数)，重复步骤S57-S59以选定对应的备选曝光场14和第二曝光场15并依次对后续N个待测晶圆1位于所述第二曝光场15上的待测芯片11的待测区进行测试。

实施方式3

请参阅图7和图8，本发明第三实施方式还提供一种晶圆测试方法，包括如下步骤：

步骤S71，请一并参阅图9，提供多个待测晶圆1，每一待测晶圆1 包括多个曝光场10，每一曝光场10上设有多个待测芯片11。

其中，可从多批晶圆中选定其中一批晶圆，并从所选定的一批晶圆中选择多个晶圆作为所述待测晶圆1。

步骤S72，在每一曝光场10上选定其中一待测芯片11为初始待测芯片110。

步骤S73，在每一初始待测芯片110上选定其中一区域为初始待测区。

步骤S74，请一并参阅图10，确定多个第一坐标位置，根据所述第一坐标位置在当前待测晶圆1中选定部分曝光场作为第一曝光场12。

在本实施方式中，预先提供一控制图，所述控制图包括多个预设曝光场，所述预设曝光场与所述待测晶圆1的曝光场10位置对应。然后，从所述控制图中选定多个预设曝光场，并确定所选定的所述预设曝光场的坐标位置为所述第一坐标位置。如图10所示，在当前待测晶圆1中选定十三个曝光场10作为第一曝光场12，即第一曝光场12a、12b、12c、 12d、12e、12f、12g、12h、12i、12j、12k、12l和12m。

其中，晶圆制造厂设计生产该类晶圆的时候会生成所述控制图，所述控制图上标注有所有可测试的芯片区域和不可触碰的芯片区域。所述预设曝光场从所述可测试的芯片区域中选取。

步骤S75，对所述当前待测晶圆1位于每一第一曝光场12上的初始待测芯片110的初始待测区进行测试。

步骤S76，当其中一初始待测芯片110被测试为不良芯片时，标记所述不良芯片所在的第一曝光场12为不良曝光场13。

例如，如图10所示，位于最左侧的第一曝光场12f被标记为所述不良曝光场13。

在本实施方式中，所述测试包括对所述初始待测芯片110上所涂覆的光刻胶的厚度进行测量，并将所述厚度与一最大预设厚度以及一最小预设厚度进行比较，当所述厚度大于所述最大预设厚度或小于所述最小预设厚度时，所述初始待测芯片110为不良芯片。

其中，所述最大预设厚度与所述最小预设厚度可以根据所述光刻胶的标准厚度和可允许的误差范围进行设定，如，所述光刻胶的标准厚度为900埃米，可允许的误差范围为±50埃米，因此可以确定所述最大预设厚度为950埃米，所述最小预设厚度为850埃米。

步骤S77，将所述不良曝光场13中将除所述不良芯片之外的其余待测芯片11选定为备选芯片。

例如，如图10所示，当位于最左侧的第一曝光场12f被标记为所述不良曝光场13时，可将所述不良曝光场13中将除所述不良芯片之外的其余八个待测芯片11选定为备选芯片。

步骤S78，将其中一备选芯片选定为当前待测芯片111。

步骤S79，在所述当前待测芯片111上选定一区域为当前待测区，所述当前待测区在所述当前待测芯片111上的位置与所述初始待测区在所述初始待测芯片110上的位置相同。

步骤S80，确定所述当前待测区的第二坐标位置。

步骤S81，请一并参照图11，根据所述不良曝光场13的第一坐标位置，在下一待测晶圆1中选定对应的曝光场作为其中一第二曝光场 15。

例如，当位于最左侧的第一曝光场12f被标记为所述不良曝光场13 时，下一待测晶圆1中对应的第二曝光场15标记为15f。

步骤S82，根据所述第二坐标位置，对所述第二曝光场15上对应的当前待测区进行测试。

在本实施方式中，根据除所述不良曝光场13之外的其它第一曝光场12的第一坐标位置，在所述下一待测晶圆1中选定对应的曝光场作为其余第二曝光场15(如，除所述不良曝光场13之外的其它第一曝光场 12分别为第一曝光场12a、12b、12c、12d、12e、12g、12h、12i、12j、 12k、12l和12m，根据除所述不良曝光场13之外的其它第一曝光场12 的第一坐标位置在所述下一待测晶圆1中选定的第二曝光场15分别为第二曝光场15a、15b、15c、15d、15e、15g、15h、15i、15j、15k、15l 和15m)。其中，所述晶圆检测方法对所述下一待测晶圆1位于所有第二曝光场15上的初始待测芯片11的初始待测区进行测试。

其中，在需要对所述下一待测晶圆1的后续待测晶圆1进行测试时，所述方法还包括：

步骤S83，将所述不良曝光场13中其余备选芯片重新选定为当前待测芯片111。

步骤S84，在每一重新选定的当前待测芯片11中选定当前待测区，确定每一当前待测区的第三坐标位置。

步骤S85，根据所述不良曝光场13的第一坐标位置，在每一后续待测晶圆1中分别选定对应的一曝光场作为第三曝光场(图未示)。

步骤S86，根据所述第三坐标位置，在每一后续待测晶圆1的第三曝光场上选定对应的一当前待测区进行测试，直至所述后续待测晶圆1 中与所有所述第三坐标位置对应的当前待测区测试完毕。

由于在当前待测晶圆1上检测到不良曝光场13时，所述晶圆测试方法对后续待测晶圆1位于所述不良曝光场13内的其它待测芯片11进行测试，从而判断所述不良曝光场13中所有的待测芯片11是否均为不良芯片，提高不良芯片的检测精度。

可以理解的是，以上实施例仅用来说明本发明，并非用作对本发明的限定。对于本领域的普通技术人员来说，根据本发明的技术构思做出的其它各种相应的改变与变形，都落在本发明权利要求的保护范围之内。

Claims (10)

1.一种晶圆检测方法，其特征在于：包括：

提供多个待测晶圆，每一待测晶圆包括多个曝光场，每一曝光场上设有至少一待测芯片；

在每一曝光场上选定一待测芯片的其中一区域为待测区；

确定多个第一坐标位置，根据所述第一坐标位置在当前待测晶圆中选定部分曝光场作为第一曝光场；

对所述当前待测晶圆位于每一第一曝光场上的待测芯片的待测区进行测试；

当其中一待测芯片被测试为不良芯片时，标记所述不良芯片所在的第一曝光场为不良曝光场；

将临近所述不良曝光场设置的多个曝光场选定为备选曝光场；

选定至少一备选曝光场，确定所选定的每一所述备选曝光场的第二坐标位置；

根据所述第二坐标位置，在下一待测晶圆中选定对应的曝光场作为至少一第二曝光场；以及

对所述下一待测晶圆位于每一所述第二曝光场上的待测芯片的待测区进行测试。

2.如权利要求1所述的晶圆检测方法，其特征在于，所选定的所述备选曝光场的数量为一个，在标记所述不良曝光场之后，所述方法还包括：

根据除所述不良曝光场之外的其它第一曝光场的第一坐标位置，在所述下一待测晶圆中选定对应的曝光场作为其余第二曝光场；

其中，所述晶圆检测方法对所述下一待测晶圆位于所有第二曝光场上的待测芯片的待测区进行测试。

3.如权利要求1所述的晶圆检测方法，其特征在于，在标记所述不良曝光场之后，所述方法还包括：

从除所述不良曝光场之外的其它第一曝光场中选定至少一第一曝光场为非所需曝光场，所选定的所述非所需曝光场的数量等于所选定的所述备选曝光场的数量；以及

根据除所述非所需曝光场之外的其它第一曝光场的第一坐标位置，在所述下一待测晶圆中选定对应的曝光场作为其余第二曝光场；

其中，所述晶圆检测方法对所述下一待测晶圆位于所有第二曝光场上的待测芯片的待测区进行测试。

4.如权利要求1所述的晶圆检测方法，其特征在于，所述测试包括对所述待测芯片上所涂覆的光刻胶的厚度进行测量，并将所述厚度与一最大预设厚度以及一最小预设厚度进行比较，当所述厚度大于所述最大预设厚度或小于所述最小预设厚度时，所述待测芯片为不良芯片。

5.如权利要求1所述的晶圆检测方法，其特征在于，所述方法还包括：

确定每一其余备选曝光场的第三坐标位置；

根据所述其余备选曝光场的第三坐标位置，在每一后续待测晶圆中分别选定对应的一曝光场作为第三曝光场；以及

对所述后续待测晶圆位于所述第三曝光场上的待测芯片的待测区进行测试，直至所述后续待测晶圆中与所有其余备选曝光场对应的曝光场测试完毕。

6.如权利要求1所述的晶圆检测方法，其特征在于，所述确定多个第一坐标位置包括：

提供一控制图，所述控制图包括多个预设曝光场，所述预设曝光场与所述待测晶圆的曝光场位置对应；

从所述控制图中选定多个预设曝光场；以及

确定所选定的所述预设曝光场的坐标位置为所述第一坐标位置。

7.一种晶圆检测方法，其特征在于：包括：

提供多个待测晶圆，每一待测晶圆包括多个曝光场，每一曝光场上设有多个待测芯片；

在每一曝光场上选定其中一待测芯片为初始待测芯片；

在每一初始待测芯片上选定其中一区域为初始待测区；

确定多个第一坐标位置，根据所述第一坐标位置在当前待测晶圆中选定部分曝光场作为第一曝光场；

对所述当前待测晶圆位于每一第一曝光场上的初始待测芯片的初始待测区进行测试；

当其中一初始待测芯片被测试为不良芯片时，标记所述不良芯片所在的第一曝光场为不良曝光场；

将所述不良曝光场中将除所述不良芯片之外的其余芯片选定为备选芯片；

将其中一备选芯片选定为当前待测芯片；

在所述当前待测芯片上选定一区域为当前待测区，所述当前待测区在所述当前待测芯片上的位置与所述初始待测区在所述初始待测芯片上的位置相同；

确定所述当前待测区的第二坐标位置；

根据所述不良曝光场的第一坐标位置，在下一待测晶圆中选定对应的曝光场作为其中一第二曝光场；以及

根据所述第二坐标位置，对所述第二曝光场上对应的当前待测区进行测试。

8.如权利要求7所述的晶圆检测方法，其特征在于，在标记所述不良曝光场之后，所述方法还包括：

根据除所述不良曝光场之外的其它第一曝光场的第一坐标位置，在所述下一待测晶圆中选定对应的曝光场作为其余第二曝光场；

其中，所述晶圆检测方法对所述下一待测晶圆位于所有第二曝光场上的初始待测芯片的初始待测区进行测试。

9.如权利要求7所述的晶圆检测方法，其特征在于，所述测试包括对所述待测芯片上所涂覆的光刻胶的厚度进行测量，并将所述厚度与一最大预设厚度以及一最小预设厚度进行比较，当所述厚度大于所述最大预设厚度或小于所述最小预设厚度时，所述待测芯片为不良芯片。

10.如权利要求7所述的晶圆检测方法，其特征在于，所述方法还包括：

将所述不良曝光场中其余备选芯片重新选定为当前待测芯片；

在每一重新选定的当前待测芯片中选定当前待测区，确定每一当前待测区的第三坐标位置；

根据所述不良曝光场的第一坐标位置，在每一后续待测晶圆中分别选定对应的一曝光场作为第三曝光场；以及

根据所述第三坐标位置，在每一后续待测晶圆的第三曝光场上选定对应的一当前待测区进行测试，直至所述后续待测晶圆中与所有所述第三坐标位置对应的当前待测区测试完毕。

Images