CN112684550A

CN112684550A - 一种用于光电收发处理的微系统封装结构

Info

Publication number: CN112684550A
Application number: CN202011601058.3A
Authority: CN
Inventors: 杜浩铭; 高煜寒; 龚巧
Original assignee: China Electronics Technology Group Corp Chongqing Acoustic Optic Electronic Co ltd
Current assignee: China Electronics Technology Group Corp Chongqing Acoustic Optic Electronic Co ltd
Priority date: 2020-12-29
Filing date: 2020-12-29
Publication date: 2021-04-20

Abstract

本发明属于微系统技术领域，具体涉及一种用于光电收发处理的微系统封装结构，该结构包括：一体化管壳和微系统；所述微系统包括ADC芯片、直接数字式频率合成器DDS、Flash芯片、静态随机存取存储器SRAM、微控制单元MCU、TIA放大器、VCSEL激光驱动器、VCSEL阵列激光器、PD阵列光电探测器、V型槽、12芯光纤以及FPGA芯片；本发明采用三维异构高密度集成的封装结构，集成了射频信号的模数转换、数模转换、可编程数字处理器、存储器、光电转换和电光转换等器件，解决了通信、雷达等电子装备中对高集成度、小型化、高可靠性的应用需求。

Description

一种用于光电收发处理的微系统封装结构

技术领域

本发明属于微系统技术领域，具体涉及一种用于光电收发处理的微系统封装结构。

背景技术

微系统是融合微电子、光电子、MEMS、架构、算法五大基础要素，将传感、通信、处理、执行、微能源五大功能单元集成在一起的具有多种功能的微装置。系统级封装结构是一种将多个具有不同功能的电子元件集成在一个封装内，用于实现一个基本完整功能的模块。目前在通信、雷达等领域，信号的接收、发射、处理与传输的架构往往具有相似性，实现的方式基本上是通过将各种功能的芯片焊接在载板上，其体积大、重量大、功耗高，不满足当下电子设备的集成需求。因此，亟需一种模块化、高集成度、小型化、低功耗、高可靠的微系统，应用于通信、雷达等处理系统中，以满足新一代电子设备对模块化、高集成度、小型化、低功耗、高可靠的需求。

发明内容

为解决以上现有技术存在的问题，本发明提出了一种用于光电收发处理的微系统封装结构，该结构包括：一体化管壳15和微系统；所述微系统包括ADC芯片1、直接数字式频率合成器DDS 2、Flash芯片3、静态随机存取存储器SRAM4、微控制单元MCU 5、TIA放大器6、VCSEL激光驱动器7、VCSEL阵列激光器8、PD阵列光电探测器9、V型槽10、密封节12、12芯光纤13以及FPGA芯片16；

所述一体化管壳15用于封装并连接微系统；所述ADC芯片1用于对射频信号进行数模转换，ADC芯片1的信号输出端与FPGA芯片16连接；所述直接数字式频率合成器DDS 2用于产生任意波形的模拟信号，其中产生模拟信号的控制信号端与FPGA芯片16连接；所述Flash芯片3用于存储断电信息，Flash芯片3与FPGA芯片16连接；所述静态随机存取存储器SRAM 4用于微系统内部数据交互和存储，静态随机存取存储器SRAM 4与FPGA芯片16连接；微控制单元MCU 5用于控制TIA放大器6和VCSEL激光驱动器7的状态，其中，微控制单元MCU 5的部分信号控制端口与FPGA芯片16连接；所述VCSEL阵列激光器8与VCSEL激光驱动器7连接，且VCSEL激光驱动器8的高速信号端口与FPGA芯片16连接；所述PD阵列光电探测器9与TIA放大器6连接，用于光电转换的探测，且TIA放大器6的输出端与FPGA芯片16连接；通过V型槽10将12芯光纤13与VCSEL阵列激光器8和PD阵列光电探测器9的输出端连接，并采用密封节12将一体化管壳15密封，构成微系统封装结构。

优选的，一体化管壳15为PGA针栅阵列一体化管壳；该管壳分为正面腔体和负面腔体。

进一步的，PGA针栅阵列一体化管壳采用HTCC工艺，管壳的材料包括：陶瓷、金属和导体；陶瓷材料用于构成一体化管壳的主体结构；金属材料用于加工一体化管壳的零件部分，包括但不限于引线、封口环、盖板；导体材料用于一体化管壳的内部布线和填充互连孔。

进一步的，PGA针栅阵列一体化管壳15的正面腔体中设置有隔断横梁18；所述隔断横梁18将ADC芯片1、直接数字式频率合成器DDS 2、Flash芯片3、静态随机存取存储器SRAM4、微控制单元MCU 5划分在正面腔体的上部，将TIA放大器6、VCSEL激光驱动器7、VCSEL阵列激光器8、PD阵列光电探测器9、V型槽10和12芯光纤13划分在正面腔体的下部。

进一步，所述微系统中各芯片的互连方式是采用多层陶瓷布线的方式，为系统提供高密度的电连接走线。

进一步，所述PGA针栅阵列一体化管壳15采用平行封焊的方式保证气密性；并通过焊接的方式将密封节12与PGA针栅阵列一体化管壳15的12芯光纤的引出口密封，保证了PGA针栅阵列一体化管壳的气密性。

优选的，微系统还包括陶瓷垫片11，所述陶瓷垫片11设置在V型槽10的底部，使得V型槽10与密封节12之间的12芯光纤13水平。

优选的，封装结构还设置有MT连接头14，所述MT连接头14与12芯光纤13连接，用于微系统与外部器件间的信号连接。

本发明采用三维异构高密度集成的封装结构，集成了射频信号的模数转换、数模转换、可编程数字处理器、存储器、光电转换和电光转换等器件，解决了通信、通信等电子装备中对高集成度、小型化、高可靠性的应用需求。本发明作为一个标准模块单元，极大的简化了雷达、通信等电子设备中中频信号收发、处理与传输的设计，另外还能有效的减小设备的体积、重量，使相关设备的应用场景进一步扩大。

附图说明

图1为本发明所述微系统封装结构内部正面示意图；

图2为本发明所述微系统封装结构内部背面示意图；

图3为本发明所述微系统封装结构内部侧面示意图；

图4为本发明的一体化管壳俯视图；

图5为本发明的一体化管壳仰视图；

图6为图4的A-A视图；

图7为图4的B-B视图；

附图标记：1-ADC、2-DDS、3-Flash、4-SRAM、5-MCU、6-TIA放大器、7-VCSEL激光驱动器、8-VCSEL阵列激光器、9-PD阵列光电探测器、10-V型槽、11-陶瓷垫片、12-密封节、13-12芯光纤、14-MT连接器、15-PGA针栅阵列一体化管壳、16-FPGA、17-封口环、18-隔断横梁。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

附图仅用于示例性说明，表示的仅是示意图，而非实物图，不能理解为对本发明的限制；为了更好地说明本发明的实施例，附图某些部件会有省略、放大或缩小，并不代表实际产品的尺寸；对本领域技术人员来说，附图中某些公知结构及其说明可能省略是可以理解的。

一种用于光电收发处理的微系统封装结构，如图1所示，该结构包括：一体化管壳15和微系统；所述微系统包括ADC芯片1、直接数字式频率合成器DDS 2、Flash芯片3、静态随机存取存储器SRAM 4、微控制单元MCU 5、TIA放大器6、VCSEL激光驱动器7、VCSEL阵列激光器8、PD阵列光电探测器9、V型槽10、12芯光纤13以及FPGA芯片16。

所述PGA针栅阵列一体化管壳15用于封装并连接内部芯片和零件；陶瓷垫片11用于控制V型槽10与12芯光纤13水平；V型槽10用于光电耦合转换，是光纤的在微系统内部的接头；密封节12用于12芯光纤气密封装；12芯光纤13用于微系统内部与外部光信号连接；MT连接器14是光纤的外部接头；VCSEL阵列激光器8连接VESEL激光驱动器7，用于产生电光转换的激光；VCSEL激光驱动器8用于高速信号的电光转换的驱动，高速信号连接到FPGA芯片16；PD阵列光电探测器9连接到TIA放大器6，用于光电转换的探测；TIA放大器6用于光电转换信号的放大，并将转换后的信号连接到FPGA芯片16；FPGA芯片16用于微系统的控制、信号处理和所有外设的信号连接；ADC芯片1用于射频信号的模数转换，转换的数字信号连接至FPGA芯片16；直接数字式频率合成器DDS 2用于产生任意波形的模拟信号，产生的控制信号连接至FPGA芯片16；Flash芯片3用于断电信息的存储，其控制信号连接至FPGA芯片16；静态随机存取存储器SRAM 4用于微系统内部数据交互与存储，连接至FPGA芯片16；微控制单元MCU 5用于控制VCSEL激光驱动器7和TIA放大器6的状态控制，部分通信控制信号连接至FPGA芯片16，构成微系统封装结构。

可选的，一体化管壳15为PGA针栅阵列一体化管壳；管壳分为正面腔体和负面腔体；PGA针栅阵列一体化管壳为整个微系统的物理结构承载体和电高密度互联体，采用金属盖板平行焊封在陶瓷管壳上，采用PGA形式引出引脚。

一种优选的实施例，在PGA针栅阵列一体化管壳的正面腔体中，设置有两个ADC芯片1，两个Flash芯片3以及两个静态随机存取存储器SRAM 4；两个ADC芯片1串联；两个Flash芯片3和两个静态随机存取存储器SRAM 4分别设置在PGA针栅阵列一体化管壳的正面腔体的左右两边。

微系统中各芯片的互连方式是采用多层陶瓷布线的方式，为系统提供高密度的电连接走线。

优选的，ADC芯片1、直接数字式频率合成器DDS 2、Flash芯片3、静态随机存取存储器SRAM 4、微控制单元MCU 5、TIA放大器6、VCSEL激光驱动器7、VCSEL阵列激光器8、PD阵列光电探测器9均采用导电胶粘接和金丝键合的方式连接在PGA针栅阵列一体化管壳15上。如图2所示，FPGA芯片16采用倒扣焊接的方式固定在PGA针栅阵列一体化管壳15的负面腔体中，同时采用下填料填充倒扣焊后的FPGA芯片16与PGA针栅阵列一体化管壳15之间的缝隙，以达到应力释放的效果。

一体化管壳15的正面腔体中设置有隔断横梁18；所述隔断横梁18将ADC芯片1、直接数字式频率合成器DDS 2、Flash芯片3、静态随机存取存储器SRAM4、微控制单元MCU 5划分在正面腔体的上部，将TIA放大器6、VCSEL激光驱动器7、VCSEL阵列激光器8、PD阵列光电探测器9、V型槽10和12芯光纤13划分在正面腔体的下部。所述隔断横梁18用于支撑盖板和信号隔离。

如图3所示，微系统封装结构的负面腔体的外部设置有PGA插针。为了保证V型槽10与密封节12之间的光纤水平，不发生弯折，微系统封装结构的正面腔体中安装有陶瓷垫片11；V型槽10设置在陶瓷垫片11上，12芯光纤13与V型槽10连接。一体化管壳15设置有通孔，所述12芯光纤13通过通孔引出。采用密封节12将引出12芯光纤13的通孔密封，使得整个一体化管壳15内腔处于密封环境。所述陶瓷垫片的尺寸根据管壳密封口开口大小定制。

如图4～图7所示，尺寸包括但不限于本实施例所示，单位为mm，本实施例提供的具体尺寸为：正面腔体为正方形环，陶瓷体的边长D＝E＝40±0.4，厚度H2＝2.7±0.27；正面封口环的外边d1＝e1＝38±0.15，内边d2＝e2＝36±0.15，高度H1＝2.8±0.1；光纤密封口长L＝4±0.1，宽K＝5.4±0.05。反面腔体为长方形，封口环的外边长d3＝24.5±0.15，宽e3＝17.4±0.15，内边长d4＝22.5±0.15，宽e4＝15.4±0.15，高度H3＝1.1±0.1；PGA插针为金属插针，插针总长宽间距d5＝e5＝38.1±0.35；插针间的间距a1＝1.27；插针焊盘直径r2＝0.5，插针直径r＝0.3，插针长度H4＝5.5±0.15；光纤密封口为倒圆角开口，开口尺寸K＝5.4±0.05；k1＝4.6±0.05；M＝2.2±0.05；m1＝1.4±0.05。

PGA针栅阵列一体化管壳15采用HTCC工艺制作，主要由三种材料组成，分别为陶瓷材料、金属材料和导体材料；其中陶瓷材料用于构造一体化管壳的主体结构；金属材料用于加工一体化管壳的零件部分，包括引针、封口环、盖板等；导体材料用于一体化管壳的内部布线和填充互连孔，用于电互连。引出端电阻小于等于12欧姆；相邻且无互连关系的引线间绝缘电阻≥1×10¹⁰Ω，DC500V。引针长度可以根据需求定制。

PGA针栅阵列一体化管壳15采用平行封焊的方式保证气密性；并通过焊接的方式将密封节12与PGA针栅阵列一体化管壳15的12芯光纤的引出口密封，保证了PGA针栅阵列一体化管壳的气密性。

V型槽10为系统提供4通道收发的光电耦合转换，其与密封节12、12芯光纤13、MT连接头14是一体化设计，V型槽10与密封节12中间的光纤的预留长度，需要根据激光器8，探测器9的位置以及管壳光纤密封口的相对位置需求定制，带MT连接头14的尾纤长度根据实际应用定制。

微系统的功能实现了进行模数/数模转换，在信号处理系统完成信息处理后，信息数据通过电光/光电耦合的方式进行转换，并通过光纤进行传输。

本发明中，4通道的VCSEL阵列激光器8和PD阵列探测器9为微系统提供4通道的电光/光电转换，性能包括但不限于4通道10Gbps的转换；ADC 1为整个系统提供4通道信号采样功能，性能指标包括但不限于采用2个双通道16bit，125MSPS的ADC；DDS 2为整个系统提供4通道信号发生功能，性能指标包括但不限于采用4通道12bit精度，32bit频率调谐的DDS；一个Flash芯片3为系统提供启动该程序，其容量大小包括但不限于128Mb；另一个Flash芯片3为系统提供系统参数参数存储与配置，其容量大小包括但不限于128Mb；2个SRAM 4为系统提供数据交换与存储，其单个容量大小包括但不限于16Mb；MCU 5为光电转换提供状态监测与控制，其性能指标包括但不限于8bit单片。

本发明的描述中，需要理解的是，术语“顶部”、“底部”、“一端”、“上”、“一侧”、“内”、“前部”、“后部”、“中心”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。

在本发明中，除非另有明确的规定和限定，术语“设置”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系，除非另有明确的限定，对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。

尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由所附权利要求及其等同物限定。

Claims

1.一种用于光电收发处理的微系统封装结构，其特征在于，包括：一体化管壳(15)和微系统；所述微系统包括ADC芯片(1)、直接数字式频率合成器DDS(2)、Flash芯片(3)、静态随机存取存储器SRAM(4)、微控制单元MCU(5)、TIA放大器(6)、VCSEL激光驱动器(7)、VCSEL阵列激光器(8)、PD阵列光电探测器(9)、V型槽(10)、密封节(12)、12芯光纤(13)以及FPGA芯片(16)；

所述一体化管壳(15)用于封装并连接微系统；所述ADC芯片(1)用于对射频信号进行数模转换，ADC芯片(1)的信号输出端与FPGA芯片(16)连接；所述直接数字式频率合成器DDS(2)用于产生任意波形的模拟信号，其中产生模拟信号的控制信号端与FPGA芯片(16)连接；所述Flash芯片(3)用于存储断电信息，Flash芯片(3)与FPGA芯片(16)连接；所述静态随机存取存储器SRAM(4)用于微系统内部数据交互和存储，静态随机存取存储器SRAM(4)与FPGA芯片(16)连接；微控制单元MCU(5)用于控制TIA放大器(6)和VCSEL激光驱动器(7)的状态，其中，微控制单元MCU(5)的部分信号控制端口与FPGA芯片(16)连接；所述VCSEL阵列激光器(8)与VCSEL激光驱动器(7)连接，且VCSEL激光驱动器(8)的高速信号端口与FPGA芯片(16)连接；所述PD阵列光电探测器(9)与TIA放大器(6)连接，用于光电转换的探测，且TIA放大器(6)的输出端与FPGA芯片(16)连接；通过V型槽(10)将12芯光纤(13)与VCSEL阵列激光器(8)和PD阵列光电探测器(9)的输出端连接，并采用密封节(12)将一体化管壳(15)密封，构成微系统封装结构。

2.根据权利要求1所述的一种用于光电收发处理的微系统封装结构，其特征在于，所述一体化管壳(15)为PGA针栅阵列一体化管壳；该管壳分为正面腔体和负面腔体。

3.根据权利要求2所述的一种用于光电收发处理的微系统封装结构，其特征在于，PGA针栅阵列一体化管壳采用HTCC工艺，管壳的材料包括：陶瓷、金属和导体；陶瓷材料用于构成一体化管壳的主体结构，金属材料用于加工一体化管壳的零件部分，导体材料用于一体化管壳的内部布线和填充互连孔。

4.根据权利要求2所述的一种用于光电收发处理的微系统封装结构，其特征在于，PGA针栅阵列一体化管壳(15)的正面腔体中设置有隔断横梁(18)；所述隔断横梁(18)将ADC芯片(1)、直接数字式频率合成器DDS(2)、Flash芯片(3)、静态随机存取存储器SRAM(4)、微控制单元MCU(5)划分在正面腔体的上部，将TIA放大器(6)、VCSEL激光驱动器(7)、VCSEL阵列激光器(8)、PD阵列光电探测器(9)、V型槽(10)和12芯光纤(13)划分在正面腔体的下部。

5.根据权利要求2所述的一种用于光电收发处理的微系统封装结构，其特征在于，一体化管壳(15)的负面腔体中设置有凸起结构，FPGA芯片(16)设置在凸起结构的内部。

6.根据权利要求5所述的一种用于光电收发处理的微系统封装结构，其特征在于，凸起结构为由凸台围接成的长方体腔。

7.根据权利要求1所述的一种用于光电收发处理的微系统封装结构，其特征在于，所述微系统还包括陶瓷垫片(11)，所述陶瓷垫片(11)设置在V型槽(10)的底部，使得V型槽(10)与密封节(12)之间的12芯光纤(13)水平。

8.根据权利要求1所述的一种用于光电收发处理的微系统封装结构，其特征在于，封装结构还设置有MT连接头(14)，所述MT连接头(14)与12芯光纤(13)连接，用于微系统与外部器件间的信号连接。