CN112671414B - 一种新型并串转换电路 - Google Patents

一种新型并串转换电路 Download PDF

Info

Publication number
CN112671414B
CN112671414B CN202011543241.2A CN202011543241A CN112671414B CN 112671414 B CN112671414 B CN 112671414B CN 202011543241 A CN202011543241 A CN 202011543241A CN 112671414 B CN112671414 B CN 112671414B
Authority
CN
China
Prior art keywords
data
parallel
gate
exclusive
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011543241.2A
Other languages
English (en)
Other versions
CN112671414A (zh
Inventor
柳博
张铁良
张雷
杨龙
杨松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Microelectronic Technology Institute
Mxtronics Corp
Original Assignee
Beijing Microelectronic Technology Institute
Mxtronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Microelectronic Technology Institute, Mxtronics Corp filed Critical Beijing Microelectronic Technology Institute
Priority to CN202011543241.2A priority Critical patent/CN112671414B/zh
Publication of CN112671414A publication Critical patent/CN112671414A/zh
Application granted granted Critical
Publication of CN112671414B publication Critical patent/CN112671414B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

本发明涉及一种新型并串转换电路，属于高速串行接口技术领域，包括数据预处理电路、数据合成电路和驱动器电路，数据预处理电路发送经过预处理的N位数据Qn<1>、Qn<2>、...、Qn<N‑1>、Qn<N>给数据合成电路，并利用第N位经过预处理的数据的反向数据QnN<N>与输入的N位并行数据Sn<1>、Sn<2>、...、Sn<N‑1>、Sn<N>做异或逻辑以及同或逻辑运算。本发明通过数据预处理电路以及驱动器电路代替了传统的并串转换方式，解决了在并串转换中面临的沟道电荷注入、时钟馈通及多相位时钟的问题。

Description

一种新型并串转换电路
技术领域
本发明涉及一种新型并串转换电路，属于高速串行接口技术领域。
背景技术
近些年来，集成电路行业的快速发展和信息技术的日益进步使得人们对数据处理的需求越来越大，作为信息载体的电子器件工作的速度也越来越快。芯片的主频已经达到几GHz甚至十几GHz，但芯片之间数据的传输速率却要低很多，所以片间数据传输速率成为制约芯片性能的主要因素。高速串行传输技术(SerDes)能够减少所需的信道和器件管脚数目，降低通信成本，提升信号传输速度。因此提高高速串行接口的传输速率至关重要，而并串转换技术是数据传输接口的主要技术。
在传统的并串转换方式中，树形结构并串转换方式会遭遇沟道电荷注入以及时钟馈通效应的影响，这些效应均会影响数据传输的准确性，导致误码率升高；并行结构并串转换方式需要提供大量的多相位时钟；移位寄存器型并串转换方式会面临对时钟速率要求高、功耗以及面积大的挑战。同时，这些结构均需要高输入带宽的驱动器来发送数据。
发明内容
本发明解决的技术问题是：克服现有技术的不足，提出一种新型并串转换电路，可实现避免沟道电荷注入、时钟馈通效应的影响，降低驱动器输入带宽需求，增强电路的驱动能力。
本发明解决技术的方案是：
一种新型并串转换电路，包括数据预处理电路、数据合成电路和驱动器电路，
数据预处理电路发送经过预处理的N位数据Qn<1>、Qn<2>、...、Qn<N-1>、Qn<N>给数据合成电路，并利用第N位经过预处理的数据的反向数据QnN<N>与输入的N位并行数据Sn<1>、Sn<2>、...、Sn<N-1>、Sn<N>做异或逻辑以及同或逻辑运算；
数据合成电路根据接收到的N位预处理数据Qn-1<N:1>，利用相关数据合成结构，将其转换为两组差分并行数据信息E1、E1N、E2、E2N，其中一组差分数据信息E2、E2N相较另一组差分数据信息E1、E1N存在半个码元的延时；
驱动器电路接收两组差分数据信息E1、E1N、E2、E2N，对差分数据信息进行并串转换并转换为小摆幅信号并发送。
进一步的，数据预处理电路包括1个同或逻辑门、N-1个异或逻辑门、N个D触发器和一个非门，数据预处理电路接收N位并行数据Sn<1>、Sn<2>、...、Sn<N-1>、Sn<N>，输出N位并行数据Qn<1>、Qn<2>、...、Qn<N-1>、Qn<N>；
非门的输入连接第N个D触发器的输出QnN<N>，非门的输出连接同或逻辑门的第一个输入，同或逻辑门的第二个输入为第1位并行数据Sn<1>，同或逻辑门的输出为第1位预处理数据Dn<1>，同时该输出作为第1个异或逻辑门的第一个输入以及第1个D触发器的输入。
进一步的，D触发器时钟信号的输入均为CLK信号，第i个D触发器DFF的输出为Qn<i>。
进一步的，D触发器为一个存储单元电路，在时钟上升沿到来时才被触发而动作，并根据输入信号改变输出状态。
进一步的，驱动器电路包括电流源I1、I2、I3、I4和I5，NMOS管M1、M2、M3、M4、M5和M6，电阻R1、R2，反相器N1、N2，
其中电流源I2、I3的电流值相等且为电流源I1的电流值的两倍；其中数据合成电路的输出差分输据信息E1连接着NMOS管M5的栅极，差分输据信息E1的反向信号E1N连接着NMOS管M6的栅极，数据合成电路的输出差分输据信息E2连接着NMOS管M1、M4的栅极，差分输据信息E2的反向信号E2N连接着NMOS管M2、M3的栅极；
进一步的，相关数据合成结构包括树形结构或者并行结构。
进一步的，异或逻辑以及同或逻辑运算，具体公式为：
进一步的，NMOS管M1的源极连接着NMOS管M2的源极以及NMOS管M5的漏级；NMOS管M3的源极连接着NMOS管M6的漏极、NMOS管M4的源极；NMOS管M5的漏极源极连接着电流源I1的正端以及NMOS管M6的漏极；电流源I1、I4、I5的负端连接着地电位GND，电流源I2、I3的正端连接着电源VDD。
进一步的，电阻R1的一端连接着NMOS管M1的漏级、NMOS管M3的漏极、反相器N1的输入ZN、电流源I2的负端，电阻R1的另一端连接着电流源I5的正端和反相器的输出VN；电阻R2的一端连接着NMOS管M2的漏极、NMOS管M4的漏极、电流源I3的负端、反相器N2的输入ZP，电阻R2的另一端连接着电流源I4的正端和反相器N2的输出VP。
进一步的，第1个异或逻辑门的第二个输入为第2位并行数据Sn<2>，第1个异或逻辑门的输出为Dn<2>，其作为第2个D触发器的输入以及第2个异或逻辑门的第二个输入；其余异或逻辑门XOR<i>的第一个输入均连接与其对应的第(i+1)位并行数据Sn<i+1>，其余异或逻辑门XOR<i>的第二个输入均连接第(i-1)个异或逻辑门的输出Dn<i>，同时第i个异或逻辑门的输出也作为第(i+1)个D触发器的输入，其中，2≤i≤N。
本发明与现有技术相比的有益效果是：
(1)本发明通过数据预处理电路以及驱动器电路代替了传统的并串转换方式，解决了在并串转换中面临的沟道电荷注入、时钟馈通及多相位时钟的问题；
(2)本发明通过采用嵌入异或逻辑的驱动器电路完成最终的并串转换，大大降低了对驱动器输入带宽的要求；
(3)本发明通过在输出端增添可以方向随着输入信号变化的可控电流源，增强了电路的驱动能力，稳定了输出共模，实用性强；
(4)本发明通过引入预处理电路，针对不同的数据编码协议，N可取值8、16、32，具有较强的扩展性。
附图说明
图1为本发明一种新型并串转换电路原理图；
图2为本发明数据预处理电路结构图；
图3为本发明驱动器电路结构图。
具体实施方式
下面结合实施例对本发明作进一步阐述。
一种新型并串转换电路，如图1-3所示，包括数据预处理电路、数据合成电路和驱动器电路，
数据预处理电路发送经过预处理的N位数据Qn<1>、Qn<2>、...、Qn<N-1>、Qn<N>给数据合成电路，并利用第N位经过预处理的数据的反向数据QnN<N>与输入的N位并行数据Sn<1>、Sn<2>、...、Sn<N-1>、Sn<N>做异或逻辑以及同或逻辑运算，具体公式如下
数据合成电路根据接收到的N位预处理数据Qn-1<N:1>，利用相关数据合成结构，例如树形结构或者并行结构，将其转换为两组差分并行数据信息E1、E1N、E2、E2N，其中一组差分数据信息E2、E2N相较另一组差分数据信息E1、E1N存在半个码元的延时；
驱动器电路接收两组差分数据信息E1、E1N、E2、E2N，对差分数据信息进行并串转换并转换为小摆幅信号并发送。
数据预处理电路包括1个同或逻辑门、N-1个异或逻辑门、N个D触发器和一个非门，数据预处理电路接收N位并行数据Sn<1>、Sn<2>、...、Sn<N-1>、Sn<N>，输出N位并行数据Qn<1>、Qn<2>、...、Qn<N-1>、Qn<N>；
非门的输入连接第N个D触发器的输出QnN<N>，非门的输出连接同或逻辑门的第一个输入，同或逻辑门的第二个输入为第1位并行数据Sn<1>，同或逻辑门的输出为第1位预处理数据Dn<1>，同时该输出作为第1个异或逻辑门的第一个输入以及第1个D触发器的输入；
第1个异或逻辑门的第二个输入为第2位并行数据Sn<2>，第1个异或逻辑门的输出为Dn<2>，其作为第2个D触发器的输入以及第2个异或逻辑门的第二个输入；其余异或逻辑门XOR<i>的第一个输入均连接与其对应的第(i+1)位并行数据Sn<i+1>，其余异或逻辑门XOR<i>的第二个输入均连接第(i-1)个异或逻辑门的输出Dn<i>，同时第i个异或逻辑门的输出也作为第(i+1)个D触发器的输入，其中，2≤i≤N；
D触发器时钟信号的输入均为CLK信号，第i个D触发器DFF的输出为Qn<i>。
D触发器为一个存储单元电路，在时钟上升沿到来时才被触发而动作，并根据输入信号改变输出状态。
驱动器电路包括电流源I1、I2、I3、I4和I5，NMOS管M1、M2、M3、M4、M5和M6，电阻R1、R2，反相器N1、N2，
其中电流源I2、I3的电流值相等且为电流源I1的电流值的两倍；其中数据合成电路的输出差分输据信息E1连接着NMOS管M5的栅极，差分输据信息E1的反向信号E1N连接着NMOS管M6的栅极，数据合成电路的输出差分输据信息E2连接着NMOS管M1、M4的栅极，差分输据信息E2的反向信号E2N连接着NMOS管M2、M3的栅极；
NMOS管M1的源极连接着NMOS管M2的源极以及NMOS管M5的漏级；NMOS管M3的源极连接着NMOS管M6的漏极、NMOS管M4的源极；NMOS管M5的漏极源极连接着电流源I1的正端以及NMOS管M6的漏极；电流源I1、I4、I5的负端连接着地电位GND，电流源I2、I3的正端连接着电源VDD；
电阻R1的一端连接着NMOS管M1的漏级、NMOS管M3的漏极、反相器N1的输入ZN、电流源I2的负端，电阻R1的另一端连接着电流源I5的正端和反相器的输出VN；电阻R2的一端连接着NMOS管M2的漏极、NMOS管M4的漏极、电流源I3的负端、反相器N2的输入ZP，电阻R2的另一端连接着电流源I4的正端和反相器N2的输出VP。
本发明通过数据预处理电路以及驱动器电路代替了传统的并串转换方式，解决了在并串转换中面临的沟道电荷注入、时钟馈通及多相位时钟的问题；
本发明通过采用嵌入异或逻辑的驱动器电路完成最终的并串转换，大大降低了对驱动器输入带宽的要求；
本发明通过在输出端增添可以方向随着输入信号变化的可控电流源，增强了电路的驱动能力，稳定了输出共模，实用性强；
本发明通过引入预处理电路，针对不同的数据编码协议，N可取值8、16、32，具有较强的扩展性。
本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims (10)

1.一种新型并串转换电路，其特征在于，包括数据预处理电路、数据合成电路和驱动器电路，
数据预处理电路发送经过预处理的N位数据Qn<1>、Qn<2>、...、Qn<N-1>、Qn<N>给数据合成电路，并利用第N位经过预处理的数据的反向数据QnN<N>与输入的N位并行数据Sn<1>、Sn<2>、...、Sn<N-1>、Sn<N>做异或逻辑以及同或逻辑运算；
数据合成电路根据接收到的N位预处理数据Qn-1<N:1>，利用相关数据合成结构，将其转换为两组差分并行数据信息E1、E1N、E2、E2N，其中一组差分数据信息E2、E2N相较另一组差分数据信息E1、E1N存在半个码元的延时；
驱动器电路接收两组差分数据信息E1、E1N、E2、E2N，对差分数据信息进行并串转换并转换为小摆幅信号并发送。
2.根据权利要求1所述的一种新型并串转换电路，其特征在于，数据预处理电路包括1个同或逻辑门、N-1个异或逻辑门、N个D触发器和一个非门，数据预处理电路接收N位并行数据Sn<1>、Sn<2>、...、Sn<N-1>、Sn<N>，输出N位并行数据Qn<1>、Qn<2>、...、Qn<N-1>、Qn<N>；
非门的输入连接第N个D触发器的输出QnN<N>，非门的输出连接同或逻辑门的第一个输入，同或逻辑门的第二个输入为第1位并行数据Sn<1>，同或逻辑门的输出为第1位预处理数据Dn<1>，同时该输出作为第1个异或逻辑门的第一个输入以及第1个D触发器的输入。
3.根据权利要求2所述的一种新型并串转换电路，其特征在于，D触发器时钟信号的输入均为CLK信号，第i个D触发器DFF的输出为Qn<i>。
4.根据权利要求2所述的一种新型并串转换电路，其特征在于，D触发器为一个存储单元电路，在时钟上升沿到来时才被触发而动作，并根据输入信号改变输出状态。
5.根据权利要求1所述的一种新型并串转换电路，其特征在于，驱动器电路包括电流源I1、I2、I3、I4和I5，NMOS管M1、M2、M3、M4、M5和M6，电阻R1、R2，反相器N1、N2，
其中电流源I2、I3的电流值相等且为电流源I1的电流值的两倍；其中数据合成电路的输出差分输据信息E1连接着NMOS管M5的栅极，差分输据信息E1的反向信号E1N连接着NMOS管M6的栅极，数据合成电路的输出差分输据信息E2连接着NMOS管M1、M4的栅极，差分输据信息E2的反向信号E2N连接着NMOS管M2、M3的栅极。
6.根据权利要求1所述的一种新型并串转换电路，其特征在于，相关数据合成结构包括树形结构或者并行结构。
7.根据权利要求1所述的一种新型并串转换电路，其特征在于，异或逻辑以及同或逻辑运算，具体公式为：
8.根据权利要求5所述的一种新型并串转换电路，其特征在于，NMOS管M1的源极连接着NMOS管M2的源极以及NMOS管M5的漏级；NMOS管M3的源极连接着NMOS管M6的漏极、NMOS管M4的源极；NMOS管M5的漏极源极连接着电流源I1的正端以及NMOS管M6的漏极；电流源I1、I4、I5的负端连接着地电位GND，电流源I2、I3的正端连接着电源VDD。
9.根据权利要求5所述的一种新型并串转换电路，其特征在于，电阻R1的一端连接着NMOS管M1的漏级、NMOS管M3的漏极、反相器N1的输入ZN、电流源I2的负端，电阻R1的另一端连接着电流源I5的正端和反相器的输出VN；电阻R2的一端连接着NMOS管M2的漏极、NMOS管M4的漏极、电流源I3的负端、反相器N2的输入ZP，电阻R2的另一端连接着电流源I4的正端和反相器N2的输出VP。
10.根据权利要求2所述的一种新型并串转换电路，其特征在于，第1个异或逻辑门的第二个输入为第2位并行数据Sn<2>，第1个异或逻辑门的输出为Dn<2>，其作为第2个D触发器的输入以及第2个异或逻辑门的第二个输入；其余异或逻辑门XOR<i>的第一个输入均连接与其对应的第(i+1)位并行数据Sn<i+1>，其余异或逻辑门XOR<i>的第二个输入均连接第(i-1)个异或逻辑门的输出Dn<i>，同时第i个异或逻辑门的输出也作为第(i+1)个D触发器的输入，其中，2≤i≤N。
CN202011543241.2A 2020-12-22 2020-12-22 一种新型并串转换电路 Active CN112671414B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011543241.2A CN112671414B (zh) 2020-12-22 2020-12-22 一种新型并串转换电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011543241.2A CN112671414B (zh) 2020-12-22 2020-12-22 一种新型并串转换电路

Publications (2)

Publication Number Publication Date
CN112671414A CN112671414A (zh) 2021-04-16
CN112671414B true CN112671414B (zh) 2023-08-29

Family

ID=75409417

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011543241.2A Active CN112671414B (zh) 2020-12-22 2020-12-22 一种新型并串转换电路

Country Status (1)

Country Link
CN (1) CN112671414B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113364468A (zh) * 2021-06-24 2021-09-07 成都纳能微电子有限公司 串并转换对齐电路及方法
CN114401014B (zh) * 2022-01-04 2023-05-12 电子科技大学 一种低功耗的并串转换电路
CN116781087B (zh) * 2023-08-16 2023-11-03 合肥奎芯集成电路设计有限公司 一种二转一并串转换电路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105322973A (zh) * 2014-10-16 2016-02-10 航天恒星科技有限公司 一种rs码编码器及编码方法
JP2017147679A (ja) * 2016-02-19 2017-08-24 富士通株式会社 パラレル・シリアル変換回路、情報処理装置、およびタイミング調整方法
CN107437945A (zh) * 2016-05-27 2017-12-05 龙芯中科技术有限公司 并串转换电路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105322973A (zh) * 2014-10-16 2016-02-10 航天恒星科技有限公司 一种rs码编码器及编码方法
JP2017147679A (ja) * 2016-02-19 2017-08-24 富士通株式会社 パラレル・シリアル変換回路、情報処理装置、およびタイミング調整方法
CN107437945A (zh) * 2016-05-27 2017-12-05 龙芯中科技术有限公司 并串转换电路

Also Published As

Publication number Publication date
CN112671414A (zh) 2021-04-16

Similar Documents

Publication Publication Date Title
CN112671414B (zh) 一种新型并串转换电路
KR101837515B1 (ko) 개략적 시그널링 코드들을 이용한 잡음 탄력적, 핀-효율적 및 저전력 통신을 위한 방법들 및 시스템들
CN101150321B (zh) 输出驱动电路、信号转换方法以及并行转串行发送器
US7368955B2 (en) Current-balanced logic circuit
US9099990B2 (en) High speed communication interface with an adaptive swing driver to reduce power consumption
CN108471303B (zh) 一种基于fpga的可编程纳秒级定时精度脉冲发生器
KR100499157B1 (ko) 고속 직렬화기
CN107947792A (zh) 一种低功耗sar adc控制逻辑电路
CN114095027A (zh) 一种低压低功耗的异步逐次逼近式模数转换器装置
CN105591645B (zh) 一种多级串并转换电路
CN109246037B (zh) 用于高速串行数据传输的驱动器以及高速串行接口发射机
WO2024040892A1 (zh) 二进制码转温度计码的装置和电子设备
CN101777139B (zh) 一种基于神经mos管的多值计数器单元及多位多值计数器
US20060214682A1 (en) Impedance adjustment circuit and integrated circuit device
CN103347161B (zh) 将并行数字信号转换为串行tmds信号的方法及装置
CN112820225B (zh) 一种数据缓存电路、显示面板及显示装置
EP1911164B1 (en) 4-level logic decoder
CN103812497A (zh) 驱动器及低抖动串行信号的输出方法
US8024624B2 (en) System and method for communicating data over communication channels
CN105577164B (zh) 一种适用于宇航用fpga的抗单粒子瞬态差分驱动器
CN220273668U (zh) 并行信号转串行信号的电路
CN210075202U (zh) 一种用于喷墨打印头驱动的128位串并转换器
CN109921797B (zh) 一种多通道数模转换器
CN117220649B (zh) 用于高速八选一多路复用器的锁存器
CN108494386B (zh) 一种基于FinFET的主从触发器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant