CN112670819A - 基于Nitride斜坡刻蚀的VCSEL芯片及其制备方法 - Google Patents
基于Nitride斜坡刻蚀的VCSEL芯片及其制备方法 Download PDFInfo
- Publication number
- CN112670819A CN112670819A CN202011415826.6A CN202011415826A CN112670819A CN 112670819 A CN112670819 A CN 112670819A CN 202011415826 A CN202011415826 A CN 202011415826A CN 112670819 A CN112670819 A CN 112670819A
- Authority
- CN
- China
- Prior art keywords
- photoresist
- layer
- slope
- etching
- nitride film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Semiconductor Lasers (AREA)
- Drying Of Semiconductors (AREA)
Abstract
本发明公开了基于Nitride斜坡刻蚀的VCSEL芯片及其制备方法，所述VCSEL芯片包括GaAs衬底；在GaAs衬底上依次生长的N接触层、NDBR层、MQW层、氧化层、PDBR层和P接触层；Nitride膜，Nitride膜设置在P接触层的表面上，Nitride膜在P接触层上形成呈斜坡状的VIA开窗；P电极，P电极设置在呈斜坡状的VIA开窗处，P电极与P接触层直接接触。通过在VCSEL芯片的结构中设置一个呈平滑斜坡状的VIA开窗，由此保证良好的芯片外观的情形下，使钝化层Nitride开窗的坡度呈现一个平滑斜坡，从而有利于P面蒸镀金属爬台，减少P电极金属断线的可能，增加芯片的可靠性。
Description
技术领域
本发明涉及GaAs基VCSEL芯片制造的技术领域，具体而言，本发明涉及基于Nitride斜坡刻蚀的VCSEL芯片及其制备方法。
背景技术
垂直腔面发射激光器(Vertical Cavity Surface Emitting Laser，VCSEL)有别于LED(Light Emitting Diode，发光二极管)和LD(Laser Diode，激光二极管)等其他光源，具有体积小、圆形输出光斑、单纵模输出、阈值电流小且易集成大面积阵列等优点，被广泛应用于光通信、光互连和光存储等领域。随着科学技术的不断发展，各种各样的VCSEL芯片已广泛应用于人们的日常生活、工作以及工业中，为人们的生活带来了极大的便利。
发明内容
本申请是基于发明人对以下事实和问题的发现和认识作出的：
由于金属薄膜蒸发自身的局限性，蒸发金与基底(GaAs或Nitride)的粘附力没有溅射金的优异。发明人发现，在VCSEL芯片制造的过程中，P电极蒸发金需经过VIA钝化层开窗，与P面Cap层进行P电极欧姆接触。而正常单次涂胶单次曝光且无Reflow工艺的光刻条件与吃胶量较低的刻蚀条件下做出的VIA钝化层开窗，容易出现一次断层，整体形貌较差，极易致使该区域的蒸发金出现断裂的可能。
为此，本发明的目的在于提出基于Nitride斜坡刻蚀的VCSEL芯片及其制备方法。本发明使钝化层Nitride开窗的坡度呈现一个平滑斜坡，有效解决P电极蒸发金在该区域断裂的可能。
在本发明的一个方面，本发明提出了一种基于Nitride斜坡刻蚀的VCSEL芯片结构。根据本发明的实施例，该基于Nitride斜坡刻蚀的VCSEL芯片结构包括：
GaAs衬底；
在所述GaAs衬底上依次生长的N接触层、NDBR层、MQW层、氧化层、PDBR层和P接触层；
Nitride膜，所述Nitride膜设置在所述P接触层的表面上，所述Nitride膜在所述P接触层上形成呈斜坡状的VIA开窗；
P电极，所述P电极设置在所述呈斜坡状的VIA开窗处，所述P电极与所述P接触层直接接触。
根据本发明上述实施例的基于Nitride斜坡刻蚀的VCSEL芯片结构，在VCSEL芯片的结构中，设置一个呈平滑斜坡状的VIA开窗，由此保证良好的芯片外观的情形下，使钝化层Nitride开窗的坡度呈现一个平滑斜坡，从而有利于P面蒸镀金属爬台，减少P电极金属断线的可能，增加芯片的可靠性。
另外，根据本发明上述实施例的基于Nitride斜坡刻蚀的VCSEL芯片结构还可以具有如下附加的技术特征：
在本发明的一些实施例中，所述呈斜坡状的VIA开窗的斜坡的角度为30-60度。由此，该角度范围的斜坡有利于P面蒸镀金属更好地爬台，减少P电极金属断线的可能，增加芯片的可靠性。
在本发明的一些实施例中，所述呈斜坡状的VIA开窗的斜坡的角度为40-50度。由此，该角度范围的斜坡进一步有利于P面蒸镀金属更好地爬台，减少P电极金属断线的可能，增加芯片的可靠性。
在本发明的一些实施例中，所述呈斜坡状的VIA开窗的斜坡的角度为45度。由此，该角度的斜坡更进一步有利于P面蒸镀金属更好地爬台，减少P电极金属断线的可能，增加芯片的可靠性。
在本发明的一些实施例中，所述Nitride膜的厚度为
。由此，上述范围的Nitride膜厚，使芯片出光呈增透效果。
在本发明的另一方面，本发明提出了一种制备基于Nitride斜坡刻蚀的VCSEL芯片的方法，包括：
(1)在GaAs衬底上按照层状结构依次生长N接触层、NDBR层、MQW层、氧化层、PDBR层、P接触层和Nitride膜；
(2)采用灰度光刻方法在所述Nitride膜上分别制备2-3层呈同心圆台形貌的环形光刻胶，2-3层的所述光刻胶的交界处呈斜坡趋势；
(3)对所述光刻胶采用显影后烘以及O2 Plasma处理，以便形成Reflow形貌的光刻胶；
(4)采用氟基ICP刻蚀所述Reflow形貌的光刻胶以及环形光刻胶环内的Nitride膜，以便得到呈斜坡状的VIA开窗；
(5)在所述呈斜坡状的VIA开窗处制备P电极金属，以便得到P电极。
本发明实施例所述的制备上述的基于Nitride斜坡刻蚀的VCSEL芯片的方法，在VCSEL芯片的生产过程中，制备出呈斜坡状的VIA开窗；在保证良好的芯片外观的情形下，使Nitride刻蚀去胶后为一平滑的斜坡，这有利于P面蒸镀金属爬台，减少P电极金属断线的可能，增加芯片的可靠性。
另外，根据本发明上述实施例的制备上述的基于Nitride斜坡刻蚀的VCSEL芯片的方法还可以具有如下附加的技术特征：
在本发明的一些实施例中，所述呈斜坡状的VIA开窗的斜坡的角度为30-60度。由此，该角度范围的斜坡有利于P面蒸镀金属更好地爬台，减少P电极金属断线的可能，增加芯片的可靠性。
在本发明的一些实施例中，所述呈斜坡状的VIA开窗的斜坡的角度为40-50度。由此，该角度范围的斜坡进一步有利于P面蒸镀金属更好地爬台，减少P电极金属断线的可能，增加芯片的可靠性。
在本发明的一些实施例中，所述呈斜坡状的VIA开窗的斜坡的角度为45度。由此，该角度的斜坡更进一步有利于P面蒸镀金属更好地爬台，减少P电极金属断线的可能，增加芯片的可靠性。
在本发明的一些实施例中，所述Nitride膜的厚度为
。由此，上述范围的Nitride膜厚，使芯片出光呈增透效果。
在本发明的一些实施例中，所述Nitride膜的材料为SiN、SiO2或SiON。
在本发明的一些实施例中，所述环形光刻胶的厚度为4.3um-4.5um。
在本发明的一些实施例中，在步骤(2)中，制备2层呈同心圆台形貌的环形光刻胶，通过一次涂胶，使用两片光刻版，进行两次曝光。
在本发明的一些实施例中，制备第一层光刻胶的曝光能量为100mj-200mj，所述第一层光刻胶的厚度为2.3um-2.7um。
在本发明的一些实施例中，制备第二层光刻胶的曝光能量为800mj-1500mj，所述第二层光刻胶的厚度为1.8um-2.2um。
在本发明的一些实施例中，所述第二层光刻胶的的宽度为22um-35um。
在本发明的一些实施例中，在步骤(3)中，烘烤温度为95-105摄氏度，烘烤时间为150s-200s。
在本发明的一些实施例中，在步骤(4)中，所述氟基ICP的反应气体包括：30sccm-70sccm的氟基反应气体、30sccm-70sccm的N2、10sccm-50sccm的O2和10sccm-50sccm的Ar。
在本发明的一些实施例中，所述氟基反应气体为CHF3、CF4或SF6。
在本发明的一些实施例中，在步骤(4)中，所述氟基ICP的腔体压力为0.5Pa-1.0Pa。
在本发明的一些实施例中，在步骤(4)中，所述光刻胶的消耗量与所述Nitride膜的刻蚀量的比值为1:1-9:1。
在本发明的一些实施例中，所述Nitride膜的刻蚀速度为
，所述Nitride膜的刻蚀时间为15min-60min。
在本发明的一些实施例中，所述光刻胶的刻蚀速度为
，所述光刻胶的刻蚀时间为15min-60min。
本发明的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。
附图说明
本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：
图1为本发明实施例的基于Nitride斜坡刻蚀的VCSEL芯片的结构示意图。
图2为本发明实施例1的步骤(b)制备得到的中间VCSEL芯片的结构示意图。
图3为本发明实施例1的步骤(d)制备得到的中间VCSEL芯片的结构示意图。
图4为本发明实施例1的步骤(e)制备得到的VCSEL芯片P电极欧姆接触区域的结构示意图。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本发明，而不能理解为对本发明的限制。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本发明的描述中，“多个”的含义是至少两个，例如两个，三个、四个、五个、六个等，除非另有明确具体的限定。
在本发明中，除非另有明确的规定和限定，“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系，除非另有明确的限定。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
在本发明中，除非另有明确的规定和限定，第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触，或第一和第二特征通过中间媒介间接接触。而且，第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方，或仅仅表示第一特征水平高度小于第二特征。
在本发明的一个方面，本发明提出了一种基于Nitride斜坡刻蚀的VCSEL芯片结构。参考图1，根据本发明的实施例，所述基于Nitride斜坡刻蚀的VCSEL芯片包括GaAs基EPI外延片1、Nitride膜2和P电极3。
根据本发明的实施例，参考图1，GaAs基EPI外延片1包括GaAs衬底、N接触层、NDBR层、MQW层、氧化层、PDBR层和P接触层(具体结构在图中均未示出)。所述N接触层、NDBR层、MQW层、氧化层、PDBR层和P接触层按照层状结构依次生长在GaAs衬底上。所述NDBR层的作用是形成反射镜，所述MQW层的作用是作为发光区，所述氧化层的作用是限制电流和光，所述PDBR层的作用是形成反射镜，所述P接触层的作用是形成P型欧姆接触。
根据本发明的实施例，参考图1，Nitride膜2，所述Nitride膜2设置在所述P接触层的表面上，所述Nitride膜在所述P接触层上形成呈斜坡状的VIA开窗。所述Nitride膜的材料为SiN、SiO2或SiON。
进一步地，所述呈斜坡状的VIA开窗的斜坡的角度为30-60度。由此，该角度范围的斜坡有利于P面蒸镀金属更好地爬台，减少P电极金属断线的可能，增加芯片的可靠性。发明人发现，如果VIA开窗的斜坡的角度小于30度，则VIA开窗尺寸会过大，影响芯片设计初衷；如果其斜坡的角度大于60度，则VIA开窗氮化硅坡度不够，仍有几率出现蒸发金断裂现象。
更进一步地，所述呈斜坡状的VIA开窗的斜坡的角度为40-50度。由此，该角度范围的斜坡进一步有利于P面蒸镀金属更好地爬台，减少P电极金属断线的可能，增加芯片的可靠性。更优选地，所述呈斜坡状的VIA开窗的斜坡的角度为45度。
进一步地，所述Nitride膜的厚度为
。上述范围的Nitride膜厚，使芯片出光呈增透效果。
根据本发明的实施例，参考图1，P电极3，所述P电极3设置在所述呈斜坡状的VIA开窗处，所述P电极与所述P接触层直接接触。
根据本发明的实施例，上述基于Nitride斜坡刻蚀的VCSEL芯片还包括N电极等其他常规部件，该内容属于本领域的常规技术，在此不再赘述。
根据本发明上述实施例的基于Nitride斜坡刻蚀的VCSEL芯片结构，在VCSEL芯片的结构中，设置一个呈平滑斜坡状的VIA开窗，由此保证良好的芯片外观的情形下，使钝化层Nitride开窗的坡度呈现一个平滑斜坡，从而有利于P面蒸镀金属爬台，减少P电极金属断线的可能，增加芯片的可靠性。
在本发明的另一方面，本发明提出了一种制备上述的基于Nitride斜坡刻蚀的VCSEL芯片的方法，包括：
S1：在GaAs衬底上按照层状结构依次生长N接触层、NDBR层、MQW层、氧化层、PDBR层、P接触层和Nitride膜。所述Nitride膜的材料为SiN、SiO2或者SiON。
S2：制备2-3层呈同心圆台形貌的环形光刻胶
在该步骤中，采用灰度光刻方法(涂胶+曝光+显影)在所述Nitride膜上分别制备2-3层呈同心圆台形貌的环形光刻胶，2-3层的所述光刻胶的交界处呈斜坡趋势。上层光刻胶的宽度略微小于下层光刻胶的宽度，由此形成斜坡趋势。
在本发明的实施例中，上述2-3层的所述光刻胶的交界处呈斜坡趋势的角度为40-70度。由此，有利于后续步骤形成30-60度的Reflow形貌的光刻胶。
在本发明的实施例中，所述环形光刻胶的厚度为4.3um-4.5um。由此，在该厚度范围内，可避免刻蚀过程中，光刻胶消耗殆尽导致的图形受损，亦可避免胶厚过厚导致的光刻线条粗。发明人发现，如果胶厚过低，则刻蚀过程中，高台面区域光刻胶消耗干净，导致图形受损；如果胶厚过厚，则光刻线条会粗，影响产品形貌。
根据本发明的一个具体实施例，制备2层呈同心圆台形貌的环形光刻胶，通过一次涂胶，使用两片光刻版，进行两次曝光。进一步地，制备第一层光刻胶的曝光能量为100mj-200mj，所述第一层光刻胶的厚度为2.3um-2.7um，由此，便于形成Reflow形貌。进一步地，制备第二层光刻胶的曝光能量为800mj-1500mj，所述第二层光刻胶的厚度为1.8um-2.2um，由此，便于形成Reflow形貌。第一层光刻胶的曝光能量(第一层曝光能量)与其所形成的光刻胶的厚度是对应的，光刻胶的曝光能量越大，其对应形成的光刻胶的厚度越大；第二层曝光能量取决于总的胶厚，即初始涂胶厚度。
在本发明的实施例中，所述第二层光刻胶的宽度为22um-35um。
S3：对所述光刻胶采用显影后烘以及O2 Plasma处理
在该步骤中，使用配套的显影后烘条件处理所述光刻胶，使灰度光刻形貌的胶面逐步塌陷，形成Reflow形貌斜坡；Reflow光刻图形制备完成后，需采用一定功率的O2Plasma设备打胶，将事先制备完成的Reflow形貌光刻胶进行氧处理，去除可能存在的一些棱角，同时去除可能存在的底膜，使整个Reflow形貌更为圆滑。
在本发明的实施例中，上述Reflow形貌的光刻胶的斜坡角度为30-60度，与后续步骤形成的VIA开窗角度基本一致。
根据本发明的一个具体实施例，在该步骤中，烘烤温度为95-105摄氏度，烘烤时间为150s-200s。发明人发现，如果烘烤温度过低或时间过短，都会导致Reflow形貌达不到理想效果；如果烘烤温度过高或时间过久亦会导致Reflow形貌达不到理想效果，同时光刻胶收缩过多。
S4：采用氟基ICP刻蚀所述Reflow形貌的光刻胶以及环形光刻胶环内的Nitride膜
在该步骤中，采用具备氟基反应气体的电感耦合等离子刻蚀设备(ICP设备)进行刻蚀所述Reflow形貌的光刻胶以及环形光刻胶环内的Nitride膜，在Nitride刻蚀的同时，快速的消耗光刻胶，使最终Nitride刻蚀的形貌与Reflow类似，以便得到呈斜坡状的VIA开窗。
根据本发明的一个具体实施例，在该步骤中，上述氟基ICP的反应气体包括：30sccm-70sccm的氟基反应气体、30sccm-70sccm的N2、10sccm-50sccm的O2和10sccm-50sccm的Ar；其中，氟基反应气体用于刻蚀Nitride膜；惰性气体N2用于稀释腔体内氟基反应离子，稳定腔体环境；O2用于消耗光刻胶；Ar用于增加物理轰击，增益Nitride膜的刻蚀与光刻胶的消耗。进一步地，所述氟基反应气体包括CHF3、CF4或者SF6。进一步地，所述氟基ICP的腔体压力为0.5Pa-1.0Pa，其具体数值需要匹配当前机台腔体大小以及总气体量而定。发明人发现，所述氟基ICP的腔体压力在上述范围内，可使刻蚀过程中，整个腔体的刻蚀反应更加均匀，整个Wafer上Nitride与光刻胶的刻蚀深度更加均匀。
根据本发明的再一个具体实施例，在该步骤中，所述光刻胶的消耗量与所述Nitride膜的刻蚀量的比值为1:1-9:1。由此，在Nitride刻蚀的同时，使光刻胶以一定速率被消耗掉，从而制备出与光刻Reflow形貌一致的VIA开窗。在VIA刻蚀过程中通过光刻胶刻蚀速率、Nitride刻蚀速率以及Nitride厚度、光刻胶胶厚，精准计算刻蚀量，以减少对GaAs基底的损伤。工艺导入阶段前将最终版刻蚀制程的光刻胶刻蚀速率、Nitride刻蚀速率经过多次重复试验得到可重复的准确范围，之后：
通过公式(1)
精准计算出刻蚀时间并适当给出过刻时间(约5％)；
确认公式(2)光刻胶消耗量＝刻蚀时间+过刻时间)×光刻胶刻蚀速率，计算出的光刻胶消耗量要低于现有胶厚2um-3um；以避免刻蚀过程中，PIA等高台阶区域台面光刻胶胶厚不够，致使PIA被刻蚀，影响外观。
进一步地，所述Nitride膜的刻蚀速度为
所述Nitride膜的刻蚀时间为15min-60min。所述光刻胶的刻蚀速度为
所述光刻胶的刻蚀时间为15min-60min。需要说明书的是，Nitride膜的刻蚀时间与光刻胶的刻蚀时间相同，两者同时在腔体内进行刻蚀。
S5：在所述呈斜坡状的VIA开窗处制备P电极金属，以便得到P电极。
本发明实施例所述的制备上述的基于Nitride斜坡刻蚀的VCSEL芯片的方法具有如下优点：
(1)在VCSEL芯片的生产过程中，制备出呈斜坡状的VIA开窗；在保证良好的芯片外观的情形下，使Nitride刻蚀去胶后为一平滑的斜坡，这有利于P面蒸镀金属爬台，减少P电极金属断线的可能，增加芯片的可靠性。
(2)本发明在VIA刻蚀过程中通过光刻胶刻蚀速率、Nitride刻蚀速率以及Nitride厚度、光刻胶胶厚，精准计算刻蚀量，减少对GaAs基底的损伤。
下面详细描述本发明的实施例，需要说明的是下面描述的实施例是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。另外，如果没有明确说明，在下面的实施例中所采用的所有试剂均为市场上可以购得的，或者可以按照本文或已知的方法合成的，对于没有列出的反应条件，也均为本领域技术人员容易获得的。
实施例1
本实施例提供一种制备基于Nitride斜坡刻蚀的VCSEL芯片的方法，包括：
(a)在GaAs衬底上按照层状结构依次生长N接触层(2um)、NDBR层(3.9um)、MQW层(0.5um)、氧化层(0.15um)、PDBR层(3.5um)、P接触层(80nm)和Nitride膜(0.6um)。
(b)使用一种灰度光刻技术的涂胶+曝光+显影流程，制备出有两层约呈同心圆状圆台的光刻胶4，如图2所示。最上层胶块约2.0um，其光刻胶的曝光能量为150mj；第二层胶块约2.5um，其曝光能量为1200mj；两者交界处非垂直状态，有一斜坡趋势，角度为45度。
(c)之后使用配套的显影后烘条件，使灰度光刻形貌的胶面逐步塌陷，形成Reflow形貌斜坡，该斜坡的角度为50度。烘烤温度为100摄氏度，烘烤时间为175s。
(d)Reflow光刻图形制备完成后，需采用功率为350W的O2 Plasma设备，将事先制备完成的Reflow形貌光刻胶进行氧处理，去除可能存在的一些棱角，使整个Reflow形貌更为圆滑，如图3所示，5为Reflow形貌的光刻胶。
(e)最后，采用具备氟基反应气体的电感耦合等离子刻蚀设备(ICP设备)进行刻蚀所述Reflow形貌的光刻胶以及环形光刻胶环内的Nitride膜，在Nitride刻蚀的同时，快速的消耗光刻胶，使最终Nitride刻蚀的形貌与Reflow类似，得到呈斜坡状的VIA开窗，如图4所示。Nitride膜经过氟基ICP刻蚀后，剩余的光刻胶保护住未被刻蚀到的Nitride膜；经过氟基ICP刻蚀，表层大部分光刻胶被均匀且快速的吃掉，剩余的一部分Reflow光刻胶，在后续的去胶流程中被去除干净。上述氟基ICP的反应气体包括：50sccm的氟基反应气体、50sccm的N2、30sccm的O2和30sccm的Ar。所述氟基反应气体包括CHF3、CF4和SF6。所述氟基ICP的腔体压力为0.75Pa。
(f)在所述呈斜坡状的VIA开窗处制备P电极金属，以便得到P电极。
该实施例在VCSEL芯片的生产过程中，制备出呈斜坡状的VIA开窗；在保证良好的芯片外观的情形下，使Nitride刻蚀去胶后为一45度角的斜坡，这有利于P面蒸镀金属爬台，减少P电极金属断线的可能，增加芯片的可靠性。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。
Claims (10)
1.一种基于Nitride斜坡刻蚀的VCSEL芯片，其特征在于，包括：
GaAs衬底；
在所述GaAs衬底上依次生长的N接触层、NDBR层、MQW层、氧化层、PDBR层和P接触层；
Nitride膜，所述Nitride膜设置在所述P接触层的表面上，所述Nitride膜在所述P接触层上形成呈斜坡状的VIA开窗；
P电极，所述P电极设置在所述呈斜坡状的VIA开窗处，所述P电极与所述P接触层直接接触。
2.根据权利要求1所述的基于Nitride斜坡刻蚀的VCSEL芯片，其特征在于，所述呈斜坡状的VIA开窗的斜坡的角度为30-60度；
优选地，所述呈斜坡状的VIA开窗的斜坡的角度为40-50度；
更优选地，所述呈斜坡状的VIA开窗的斜坡的角度为45度；
任选地，所述Nitride膜的厚度为
3.一种制备基于Nitride斜坡刻蚀的VCSEL芯片的方法，其特征在于，包括：
(1)在GaAs衬底上按照层状结构依次生长N接触层、NDBR层、MQW层、氧化层、PDBR层、P接触层和Nitride膜；
(2)采用灰度光刻方法在所述Nitride膜上分别制备2-3层呈同心圆台形貌的环形光刻胶，2-3层的所述光刻胶的交界处呈斜坡趋势；
(3)对所述光刻胶采用显影后烘以及O2 Plasma处理，以便形成Reflow形貌的光刻胶；
(4)采用氟基ICP刻蚀所述Reflow形貌的光刻胶以及环形光刻胶环内的Nitride膜，以便得到呈斜坡状的VIA开窗；
(5)在所述呈斜坡状的VIA开窗处制备P电极金属，以便得到P电极。
4.根据权利要求3所述的方法，其特征在于，所述呈斜坡状的VIA开窗的斜坡的角度为30-60度；
优选地，所述呈斜坡状的VIA开窗的斜坡的角度为40-50度；
更优选地，所述呈斜坡状的VIA开窗的斜坡的角度为45度；
任选地，所述Nitride膜的厚度为
任选地，所述Nitride膜的材料为SiN、SiO2或者SiON。
5.根据权利要求3所述的方法，其特征在于，在步骤(2)中，所述环形光刻胶的厚度为4.3um-4.5um。
6.根据权利要求3所述的方法，其特征在于，在步骤(2)中，制备2层呈同心圆台形貌的环形光刻胶，通过一次涂胶，使用两片光刻版，进行两次曝光；
任选地，制备第一层光刻胶的曝光能量为100mj-200mj，所述第一层光刻胶的厚度为2.3um-2.7um；
任选地，制备第二层光刻胶的曝光能量为800mj-1500mj，所述第二层光刻胶的厚度为1.8um-2.2um；
任选地，所述第二层光刻胶的的宽度为22um-35um。
7.根据权利要求3所述的方法，其特征在于，在步骤(3)中，烘烤温度为95-105摄氏度，烘烤时间为150s-200s。
8.根据权利要求3所述的方法，其特征在于，在步骤(4)中，所述氟基ICP的反应气体包括：30sccm-70sccm的氟基反应气体、30sccm-70sccm的N2、10sccm-50sccm的O2和10sccm-50sccm的Ar；
任选地，所述氟基反应气体为CHF3、CF4或SF6。
9.根据权利要求8所述的方法，其特征在于，在步骤(4)中，所述氟基ICP的腔体压力为：0.5Pa-1.0Pa。
10.根据权利要求9所述的方法，其特征在于，在步骤(4)中，所述光刻胶的消耗量与所述Nitride膜的刻蚀量的比值为1:1-9:1；
任选地，所述Nitride膜的刻蚀速度为
所述Nitride膜的刻蚀时间为15min-60min；
任选地，所述光刻胶的刻蚀速度为
所述光刻胶的刻蚀时间为15min-60min。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011415826.6A CN112670819B (zh) | 2020-12-03 | 2020-12-03 | 基于Nitride斜坡刻蚀的VCSEL芯片及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011415826.6A CN112670819B (zh) | 2020-12-03 | 2020-12-03 | 基于Nitride斜坡刻蚀的VCSEL芯片及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112670819A true CN112670819A (zh) | 2021-04-16 |
| CN112670819B CN112670819B (zh) | 2022-04-01 |
Family
ID=75401260
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011415826.6A Active CN112670819B (zh) | 2020-12-03 | 2020-12-03 | 基于Nitride斜坡刻蚀的VCSEL芯片及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112670819B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112992659A (zh) * | 2021-04-26 | 2021-06-18 | 度亘激光技术（苏州）有限公司 | 半导体结构的制备方法及半导体结构 |
| CN113285353A (zh) * | 2021-07-23 | 2021-08-20 | 华芯半导体研究院(北京)有限公司 | 减少via开窗刻蚀损伤的方法和vcsel芯片 |
| CN113314952A (zh) * | 2021-07-30 | 2021-08-27 | 华芯半导体研究院(北京)有限公司 | 具有斜坡pia结构的vcsel芯片及其制备方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0162677A2 (en) * | 1984-05-18 | 1985-11-27 | Fujitsu Limited | Method of forming a semiconductor device comprising an optical and an electronic element |
| CN101561629A (zh) * | 2008-04-16 | 2009-10-21 | 中国科学院微电子研究所 | 一种用倒梯形剖面的光刻胶制作介质边缘缓坡的方法 |
| JP2010062431A (ja) * | 2008-09-05 | 2010-03-18 | Mitsubishi Electric Corp | 半導体レーザ |
| CN104570593A (zh) * | 2013-10-29 | 2015-04-29 | 中芯国际集成电路制造(上海)有限公司 | 涂层材料的光刻方法 |
| CN104966991A (zh) * | 2015-06-29 | 2015-10-07 | 武汉电信器件有限公司 | 一种新型高速半导体激光器的制作方法 |
| CN110416076A (zh) * | 2019-06-05 | 2019-11-05 | 福建省福联集成电路有限公司 | 一种改善金属线路断裂的方法及器件 |
-
2020
- 2020-12-03 CN CN202011415826.6A patent/CN112670819B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0162677A2 (en) * | 1984-05-18 | 1985-11-27 | Fujitsu Limited | Method of forming a semiconductor device comprising an optical and an electronic element |
| CN101561629A (zh) * | 2008-04-16 | 2009-10-21 | 中国科学院微电子研究所 | 一种用倒梯形剖面的光刻胶制作介质边缘缓坡的方法 |
| JP2010062431A (ja) * | 2008-09-05 | 2010-03-18 | Mitsubishi Electric Corp | 半導体レーザ |
| CN104570593A (zh) * | 2013-10-29 | 2015-04-29 | 中芯国际集成电路制造(上海)有限公司 | 涂层材料的光刻方法 |
| CN104966991A (zh) * | 2015-06-29 | 2015-10-07 | 武汉电信器件有限公司 | 一种新型高速半导体激光器的制作方法 |
| CN110416076A (zh) * | 2019-06-05 | 2019-11-05 | 福建省福联集成电路有限公司 | 一种改善金属线路断裂的方法及器件 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112992659A (zh) * | 2021-04-26 | 2021-06-18 | 度亘激光技术（苏州）有限公司 | 半导体结构的制备方法及半导体结构 |
| CN113285353A (zh) * | 2021-07-23 | 2021-08-20 | 华芯半导体研究院(北京)有限公司 | 减少via开窗刻蚀损伤的方法和vcsel芯片 |
| CN113314952A (zh) * | 2021-07-30 | 2021-08-27 | 华芯半导体研究院(北京)有限公司 | 具有斜坡pia结构的vcsel芯片及其制备方法 |
| CN113314952B (zh) * | 2021-07-30 | 2021-11-09 | 华芯半导体研究院(北京)有限公司 | 具有斜坡pia结构的vcsel芯片及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112670819B (zh) | 2022-04-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112670819B (zh) | 基于Nitride斜坡刻蚀的VCSEL芯片及其制备方法 | |
| US20080070413A1 (en) | Fabrication methods of a patterned sapphire substrate and a light-emitting diode | |
| US20100270651A1 (en) | Sapphire substrate with periodical structure | |
| JP2009218569A (ja) | Ｉｉｉ族窒化物半導体からなる発光素子とその製造方法 | |
| CN108172673B (zh) | 用于led倒装芯片的分布式布拉格反射镜图形的制作方法和结构 | |
| JP5435523B1 (ja) | 半導体発光素子及びその製造方法 | |
| US20240128403A1 (en) | Micro light emitting element and its preparation method | |
| US9306122B2 (en) | Light emitting diode and a manufacturing method thereof, a light emitting device | |
| CN110993760A (zh) | 具有温度监控的大功率倒装led芯片及制备方法 | |
| WO2023123756A1 (zh) | 一种半导体发光元件及其制备方法、led芯片 | |
| JP2007123446A (ja) | 半導体発光素子の製造方法 | |
| KR100464430B1 (ko) | 하드 마스크를 이용한 알루미늄막 식각 방법 및 반도체소자의 배선 형성 방법 | |
| CN107910406A (zh) | 薄膜结构的led芯片及其制造方法 | |
| CN115249757A (zh) | 一种无台阶mini LED芯片及其制作方法 | |
| US8487324B2 (en) | Light-emitting diode and method for making the same | |
| WO2012062017A1 (zh) | 发光二极管及其制造方法、发光装置 | |
| CN116072785A (zh) | 一种表面结构化的红点瞄具光源芯片及其制备方法 | |
| CN116525737A (zh) | 一种GaAs基倒装Mini LED芯片及其制备方法 | |
| CN115911191A (zh) | 一种提升led芯片侧面出光效率的方法 | |
| CN112993116A (zh) | 发光器件制作方法、发光器件以及显示器件 | |
| CN113299802B (zh) | Led芯片结构的制备方法及制得的led芯片结构 | |
| CN116364827B (zh) | 一种mini LED及其制备方法 | |
| CN113285353A (zh) | 减少via开窗刻蚀损伤的方法和vcsel芯片 | |
| CN117476826B (zh) | Micro-LED阵列及其制备方法 | |
| CN219642857U (zh) | 一种固晶平整的倒装led芯片 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information |
Address after: 1107, block B, Jiahui International Center, Chaoyang District, Beijing 100020 Applicant after: Huaxin Semiconductor Research Institute (Beijing) Co.,Ltd. Applicant after: China Semiconductor Technology Co.,Ltd. Address before: 225500 modern science and Technology Industrial Park, Jiangyan District, Taizhou City, Jiangsu Province (south of qundong Road) Applicant before: China Semiconductor Technology Co.,Ltd. Applicant before: Huaxin Semiconductor Research Institute (Beijing) Co.,Ltd. |
|
| CB02 | Change of applicant information | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |