CN112635296A - 涂布处理方法和半导体器件 - Google Patents

涂布处理方法和半导体器件 Download PDF

Info

Publication number
CN112635296A
CN112635296A CN201910907062.3A CN201910907062A CN112635296A CN 112635296 A CN112635296 A CN 112635296A CN 201910907062 A CN201910907062 A CN 201910907062A CN 112635296 A CN112635296 A CN 112635296A
Authority
CN
China
Prior art keywords
substrate
rotation speed
coating liquid
coating
acceleration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910907062.3A
Other languages
English (en)
Inventor
吴天成
阮智扬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN201910907062.3A priority Critical patent/CN112635296A/zh
Publication of CN112635296A publication Critical patent/CN112635296A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/6715—Apparatus for applying a liquid, a resin, an ink or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H01L21/02222—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen the compound being a silazane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Application Of Or Painting With Fluid Materials (AREA)

Abstract

本发明涉及半导体技术领域，提出一种涂布处理方法和半导体器件。该涂布处理方法首先在第一预设时间内将所需剂量的涂布液喷涂在静止的基板的预设区域，然后将喷涂涂布液之后的所述基板静置第二预设时间，使得所述涂布液均匀扩散，之后使所述基板以第一加速度加速旋转至转速达到第一转速，然后使基板以第二加速度使得所述基板的转速下降到第二转速。相较于现有技术，在基板静止的情况下将涂布液完全喷涂在基板上，且静置了第二预设时间，能够使得涂布液缓慢自由扩散，能够对基板上的沟槽进行较为全面的填充，在扩散之后再进行加速能够防止在沟槽内部形成空洞，提升了半导体器件的性能。

Description

涂布处理方法和半导体器件
技术领域
本发明涉及半导体技术领域，尤其涉及涂布处理方法和半导体器件。
背景技术
随着半导体产业的迅速发展，在半导体器件的制作过程中，往往会需要在基板表面形成薄膜，通常会使用化学气相沉积或者涂布处理方法来形成薄膜，在基板表面具有沟槽的情况下，涂布处理方法形成的薄膜的性能优于化学气相沉积所形成薄膜的性能，因此在基板表面具有沟槽时一般采用涂布处理方法来在基板表面形成薄膜。
但是，现有技术中的涂布处理方法仍然存在对基板上的沟槽填充不完全、沟槽内会出现空洞，进而影响半导体器件性能的问题。
因此，有必要提供一种新的涂布处理方法和半导体器件。
所述背景技术部分公开的上述信息仅用于加强对本发明的背景的理解，因此它可以包括不构成对本领域普通技术人员已知的现有技术的信息。
发明内容
本发明的目的在于克服上述现有技术的涂布处理方法无法将基板上的沟槽完全填充，会出现空洞影响半导体器件性能的不足，提供一种能够将沟槽完全填充，不会出现空洞的涂布处理方法和半导体器件。
本发明的额外方面和优点将部分地在下面的描述中阐述，并且部分地将从描述中变得显然，或者可以通过本发明的实践而习得。
根据本发明的一个方面，一种涂布处理方法，包括：
第一工序，在第一预设时间内将所需剂量的涂布液喷涂在静止的基板的预设区域；
第二工序，将喷涂涂布液之后的所述基板静置第二预设时间，使得所述涂布液均匀扩散；
第三工序，在所述第二工序之后，使所述基板以第一加速度加速旋转至转速达到第一转速，然后使基板以第二加速度使得所述基板的转速下降到第二转速。
在本公开的一种示例性实施例中，所述第二预设时间大于等于1s且小于等于6s。
在本公开的一种示例性实施例中，所述涂布处理方法还包括：
第四工序，在所述第三工序之后使所述基板以所述第二转速旋转第三预设时间，用于调整形成薄膜的厚度。
第五工序，使基板以第三加速度加速至大于第一转速的第四转速并维持第五预设时间，并在第四转速时对所述基板底部以及所述基板侧表面进行清洗，之后以第四加速度使得所述基板的转速下降为零。
在本公开的一种示例性实施例中，所述涂布处理方法还包括：
第六工序，在所述第五工序之后，对所述基板进行加热，直至所述涂布液中的溶剂完全挥发；
第七工序，对所述基板进行高温氧化处理，用以保证所述基板表面形成薄膜的稳定性。
在本公开的一种示例性实施例中，在使基板以第二恒定加速度使得基板的转速下降到第二转速之前还包括：
使所述基板以第一转速旋转第四预设时间，用于使得所述涂布液扩散至基板的整个表面。
在本公开的一种示例性实施例中，所述第一加速度大于等于10000rpm/s且小于等于20000rpm/s。
在本公开的一种示例性实施例中，所述涂布液包括聚硅氮烷。
在本公开的一种示例性实施例中，所述第一预设时间大于等于1.2s且小于等于5s。
在本公开的一种示例性实施例中，所述第一转速大于等于700rpm且小于等于2000rpm，所述第二转速大于等于700rpm且小于等于1600rpm。
根据本公开的一个方面，提供一种半导体器件，所述半导体器件的制作过程中包括上述任意一项所述的涂布处理方法。
由上述技术方案可知，本发明具备以下优点和积极效果中的至少之一：
本发明涂布处理方法首先在第一预设时间内将所需剂量的涂布液喷涂在静止的基板的预设区域，然后将喷涂涂布液之后的所述基板静置第二预设时间，使得所述涂布液均匀扩散，之后使所述基板以第一加速度加速旋转至转速达到第一转速，然后使基板以第二加速度使得所述基板的转速下降到第二转速。相较于现有技术，本发明在基板静止的情况下将涂布液完全喷涂在基板上，且静置了第二预设时间，能够使的涂布液缓慢自由扩散，能够对基板上的沟槽进行较为全面的填充，在扩散之后再进行加速能够防止在沟槽内部形成空洞，提升了半导体器件的性能。
进一步的，涂布液中可以包括有聚硅氮烷，在初步形成薄膜之后会进行加热来使得溶剂挥发，并对形成的薄膜进行高温氧化处理，在此过程中聚硅氮烷能够与氧气发生反应形成二氧化硅，能够隔绝基板上的金属线，可以防止后继工艺中出现金属线之间发生短路。
附图说明
通过参照附图详细描述其示例实施方式，本发明的上述和其它特征及优点将变得更加明显。
图1是相关技术中喷涂涂布液时的原理结构示意图；
图2是相关技术中涂布液在沟槽内留下空洞的结构示意图；
图3是涂布处理方法的流程图；
图4是一种示例实施方式中本发明的转速与时间的坐标图；
图5是另一种示例实施方式中本发明的转速与时间的坐标图；
图6是本发明第一工序时的结构原理示意图；
图7是本发明第二工序时的结构原理示意图；
图8是本发明第三工序时的结构原理示意图；
图9是本发明第四工序时的结构原理示意图；
图10是基板承载结构的结构示意图；
图11是采用相关技术中的涂布处理方法形成半导体器件缺陷结构示意图；
图12是采用本发明的涂布处理方法形成半导体器件缺陷结构示意图；
图13是采用相关技术中的涂布处理方法形成半导体器件中产生空洞的结构示意图；
图14是采用本发明的涂布处理方法形成半导体器件中产生空洞的结构示意图；
图15是本发明涂布液完全填满沟槽的结构示意图。
图中主要元件附图标记说明如下：
1、涂布液；11、空洞；2、基板；21、沟槽；3、旋转卡盘；4、收集装置；5、喷涂装置。
具体实施方式
现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的实施方式；相反，提供这些实施方式使得本发明将全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。图中相同的附图标记表示相同或类似的结构，因而将省略它们的详细描述。
参照图1和图2所示，在相关技术中，通常采用一边使基板2旋转一边对基板2上喷涂涂布液1的方式来形成薄膜，但是，由于一直在旋转，涂布液1总是受到离心力，所以会造成在基板2的沟槽21内部产生空洞11，会影响半导体器件的性能。
基于上述缺点，本发明首先提供一种涂布处理方法，参照图3所示，该涂布处理方法可以包括以下步骤：
步骤S110，第一工序，在第一预设时间内将所需剂量的涂布液1喷涂在静止的基板2的预设区域；
步骤S120，第二工序，将喷涂涂布液1之后的所述基板2静置第二预设时间，使得所述涂布液1均匀扩散；
步骤S130，第三工序，在所述第二工序之后，使所述基板2以第一加速度加速旋转至转速达到第一转速，然后使基板2以第二加速度使得所述基板2的转速下降到第二转速。
相较于现有技术，在基板2静止的情况下将涂布液1完全喷涂在基板2上，且静置了第二预设时间，能够使得涂布液1缓慢自由扩散，能够对基板2上的沟槽21进行较为全面的填充，在扩散之后再进行加速能够防止在沟槽21内部形成空洞11，提升了半导体器件的性能。
进一步的，涂布液1中可以包括有聚硅氮烷，在初步形成薄膜之后会进行加热来使得溶剂完全挥发，并对形成的薄膜进行高温氧化，在此过程中聚硅氮烷能够与氧气发生反应形成二氧化硅，能够隔绝基板2上的金属线，可以防止后继工艺中出现金属线之间发生短路。
在步骤S110中，即第一工序A110，在第一预设时间内将所需剂量的涂布液1喷涂在静止的基板2的预设区域。
在本示例实施方式中，基板2可以是晶圆，也可以是芯片，或者是其他半导体器件，基板2的形状可以是圆形，也可以是其他形状的，例如矩形、三角形等。基板2上的沟槽21可以是栅极沟槽也可以是形成的浅沟槽隔离结构。
在本示例实施方式中，参照图4和图6所示，在基板2静止的情况下将所需剂量的涂布液1在第一预设时间内喷涂在基板2的表面的预设区域，其中涂布液1可以是聚硅氮烷，涂布液1的剂量可以大于等于1.2mol小于等于5mol，具体的所需剂量可以根据基板2的大小以及所需的膜厚来进行调整，第一预设时间可以大于等于1.2s小于等于5s，同理，在所需剂量改变时第一预设时间也应当进行修改。
在本示例实施方式中采用喷涂装置5将涂布液1喷在基板2的预设区域，预设区域可以是基板2的中心位置，可以使得涂布液1能够均匀的扩散到基板2的整个顶表面，喷涂装置5连接有涂布液存储装置(未图示)，通过驱动装置将涂布液1经由喷涂装置5喷涂到基板2上。
在步骤S120中，即第二工序A120，将喷涂涂布液1之后的所述基板2静置第二预设时间，使得所述涂布液1均匀扩散。
参照图4和图8所示，将上述喷涂涂布液1之后的基板2保持水平静置第二预设时间，使得上述涂布液1在基板2上自由扩散，以使得涂布液1能够将基板2上的沟槽21进行初步填充，第二预设时间大于等于1s小于等于6s。在保证涂布液1能够扩散到合适位置的同时，不会扩散出基板2的顶表面。
在步骤S130中，即第三工序A130，在所述第二工序A120之后，使所述基板2以第一加速度加速旋转至转速达到第一转速，然后使基板2以第二加速度使得所述基板2的转速下降到第二转速。
参照图10所示，在本示例实施方式中，可以将基板2固定在旋转卡盘3上，旋转卡盘3的上表面可以具有用来将基板2吸附在旋转卡盘3上表面的吸引口，旋转卡盘3可以包括驱动装置，驱动装置可以是马达、电机等，在本示例实施方式中不做具体限定。
在旋转卡盘3的周边还可以设置收集装置4，收集装置4类似于杯体结构，用于收集从基板2上甩出的涂布液1。
在本示例实施方式中，参照图8所示，在上述基板2静置第二预设时间后，利用旋转卡盘3使得基板2旋转，以第一加速度使得基板2的转速达到第一转速，其中第一加速度可以大于等于10000rpm/s且小于等于20000rpm/s，例如第一加速度可以是10000rpm/s、15000rpm/s、18000rpm/s等；第一转速大于等于700rpm且小于等于2000rpm，例如第一转速为800rpm/s、1400rpm、1600rpm/s等。
在一种示例实施方式中，参照图5所示，在达到第一转速后直接以第二加速度将第一转速下降到第二转速，第二转速可以大于等于700rpm且小于等于1600rpm。在另一种示例实施方式中，参照图4所示，可以在达到第一转速后，以第一转速旋转第四预设时间之后，再以第二加速度将第一转速下降到第二转速，维持第四预设时间能够在高转速时快速将涂布液1涂满整个基板2表面，其中第四预设时间可以大于等于1s且小于等于3s。
参照图4和图9所示，本发明涂布处理方法在第三工序A130之后，还可以包括第四工序A140以及第五工序A150。第四工序A140使所述基板2以所述第二转速旋转第三预设时间，用于调整形成薄膜的厚度，第三预设时间可以根据工艺所需薄膜的厚度来进行调整。在本示例实施方式中，第三预设时间可以大于等于11s小于等于15s，同时在第四工序A140结束后薄膜基本成型。
第五工序A150是对基板2的下表面以及底部进行清洗，清洗掉残留在基板2底部表面以及侧边的涂布液1，在第五工序A150中，以第三加速度将基板2的转速提升到大于第一转速的第四转速，第四转速可以大于等于2500rpm且小于等于5000rpm，且以第四转速转动第五预设时间，第五预设时间可以大于等于15s小于等于20s，在清洗过程中对基板2上喷涂清洗液，提高转速能够将清洗液甩干，维持第四转速第五预设时间能够保证清洗液完全甩干，在清洗结束后，以第四加速度使得基板2的转速下降为零。第三加速度与第四加速度均可以是10000rpm/s，第三加速度与第四加速度也可以在第一误差范围内左右波动，第一误差范围可以是200rpm/s，即第三加速度和第四加速度均可以大于等于8000rpm/s且小于等于12000rpm/s。
在完成第五工序A150之后，本发明还可以包括第六工序和第七工序，第六工序是在第五工序A150之后，薄膜基本成型之后对基板2进行加热烘干处理，以使得涂布液1中的溶剂完全挥发，在本示例实施方案中，涂布液1中包含有聚硅氮烷，在溶剂完全挥发后进行第七工序，对薄膜进行高温氧化处理，可以采用炉管热氧化法将沟槽21内部的聚硅氮烷氧化成二氧化硅，在沟槽21内形成绝缘层，能够起到隔绝金属导线，防止发生短路的作用，同时也能够提高薄膜的稳定性。
参照图11和图12，图11所示为采用相关技术中的涂布处理方法制成半导体器件的缺陷，其缺陷数量大概为9043处，而如图12所示采用本发明涂布处理方法制成的半导体器件的缺点数量大约为1042处。然后，参照图13和图14所示，采用相关技术中的涂布处理方法制成半导体器件的沟槽21内产生空洞11的概率大约为54％，而采用本发明涂布处理方法支撑的半导体器件的沟槽21内产生空洞11的概率大约为1％。最后，采用相关技术中的方法来完成工艺时，产量损失大约25％，而采用本发明的涂布处理方法来完成工艺时，产量损失大约为大于等于1％小于等于2％。
通过上述描述，结合参照图2和图15，本发明的涂布处理方法能够很好的解决在沟槽内形成空洞11的问题。
进一步的，本发明还提供一种半导体器件，该半导体器件的制造过程中包含了上述涂布处理方法，涂布处理方法的具体结构上述已经进行了详细说明，因此，此处不再赘述。
上述所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施方式中，如有可能，各实施例中所讨论的特征是可互换的。在上面的描述中，提供许多具体细节从而给出对本发明的实施方式的充分理解。然而，本领域技术人员将意识到，可以实践本发明的技术方案而没有所述特定细节中的一个或更多，或者可以采用其它的方法、组件、材料等。在其它情况下，不详细示出或描述公知结构、材料或者操作以避免模糊本发明的各方面。
虽然本说明书中使用相对性的用语，例如“上”“下”来描述图标的一个组件对于另一组件的相对关系，但是这些术语用于本说明书中仅出于方便，例如根据附图中所述的示例的方向。能理解的是，如果将图标的装置翻转使其上下颠倒，则所叙述在“上”的组件将会成为在“下”的组件。当某结构在其它结构“上”时，有可能是指某结构一体形成于其它结构上，或指某结构“直接”设置在其它结构上，或指某结构通过另一结构“间接”设置在其它结构上。
本说明书中，用语“一个”、“一”、“该”、“所述”和“至少一个”用以表示存在一个或多个要素/组成部分/等；用语“包含”、“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等；用语“第一”、“第二”和“第三”等仅作为标记使用，不是对其对象的数量限制。
应可理解的是，本发明不将其应用限制到本说明书提出的部件的详细结构和布置方式。本发明能够具有其他实施方式，并且能够以多种方式实现并且执行。前述变形形式和修改形式落在本发明的范围内。应可理解的是，本说明书公开和限定的本发明延伸到文中和/或附图中提到或明显的两个或两个以上单独特征的所有可替代组合。所有这些不同的组合构成本发明的多个可替代方面。本说明书所述的实施方式说明了已知用于实现本发明的最佳方式，并且将使本领域技术人员能够利用本发明。

Claims (10)

1.一种涂布处理方法，其特征在于，包括：
第一工序，在第一预设时间内将所需剂量的涂布液喷涂在静止的基板的预设区域；
第二工序，将喷涂涂布液之后的所述基板静置第二预设时间，使得所述涂布液均匀扩散；
第三工序，在所述第二工序之后，使所述基板以第一加速度加速旋转至转速达到第一转速，然后使基板以第二加速度使得所述基板的转速下降到第二转速。
2.根据权利要求1所述的涂布处理方法，其特征在于，所述第二预设时间大于等于1s且小于等于6s。
3.根据权利要求1所述的涂布处理方法，其特征在于，所述涂布处理方法还包括：
第四工序，在所述第三工序之后使所述基板以所述第二转速旋转第三预设时间，用于调整形成薄膜的厚度。
第五工序，使基板以第三加速度加速至大于第一转速的第四转速并维持第五预设时间，并在第四转速时对所述基板底部以及所述基板侧表面进行清洗，之后以第四加速度使得所述基板的转速下降为零。
4.根据权利要求3所述的涂布处理方法，其特征在于，所述涂布处理方法还包括：
第六工序，在所述第五工序之后，对所述基板进行加热，直至所述涂布液中的溶剂完全挥发；
第七工序，对所述基板进行高温氧化处理，用以保证所述基板表面形成薄膜的稳定性。
5.根据权利要求1所述的涂布处理方法，其特征在于，在使基板以第二加速度使得基板的转速下降到第二转速之前还包括：
使所述基板以第一转速旋转第四预设时间，用于使得所述涂布液扩散至基板的整个表面。
6.根据权利要求1所述的涂布处理方法，其特征在于，所述第一加速度大于等于10000rpm/s且小于等于20000rpm/s。
7.根据权利要求1所述的涂布处理方法，其特征在于，所述涂布液包括聚硅氮烷。
8.根据权利要求1所述的涂布处理方法，其特征在于，所述第一预设时间大于等于1.2s且小于等于5s。
9.根据权利要求1所述的涂布处理方法，其特征在于，所述第一转速大于等于700rpm且小于等于2000rpm，所述第二转速大于等于700rpm且小于等于1600rpm。
10.一种半导体器件，其特征在于，所述半导体器件的制作过程中包括权利要求1-9任一项所述的涂布处理方法。
CN201910907062.3A 2019-09-24 2019-09-24 涂布处理方法和半导体器件 Pending CN112635296A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910907062.3A CN112635296A (zh) 2019-09-24 2019-09-24 涂布处理方法和半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910907062.3A CN112635296A (zh) 2019-09-24 2019-09-24 涂布处理方法和半导体器件

Publications (1)

Publication Number Publication Date
CN112635296A true CN112635296A (zh) 2021-04-09

Family

ID=75282831

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910907062.3A Pending CN112635296A (zh) 2019-09-24 2019-09-24 涂布处理方法和半导体器件

Country Status (1)

Country Link
CN (1) CN112635296A (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10151407A (ja) * 1996-11-25 1998-06-09 Dainippon Screen Mfg Co Ltd 塗布液塗布方法
KR20030053740A (ko) * 2001-12-22 2003-07-02 아남반도체 주식회사 에스오지막 형성 방법
TW200409192A (en) * 2002-11-25 2004-06-01 Taiwan Semiconductor Mfg Coating-liquid type development method
CN101989566A (zh) * 2009-08-06 2011-03-23 华邦电子股份有限公司 半导体器件和闪存器件的制作方法
CN102768978A (zh) * 2011-05-06 2012-11-07 南亚科技股份有限公司 增加聚硅氮烷和氮化硅间黏性和形成沟槽隔离结构的方法
CN103380487A (zh) * 2011-02-18 2013-10-30 Az电子材料Ip(日本)株式会社 绝缘膜的形成方法
CN103838087A (zh) * 2012-11-26 2014-06-04 无锡华润上华科技有限公司 一种光刻胶做厚的方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10151407A (ja) * 1996-11-25 1998-06-09 Dainippon Screen Mfg Co Ltd 塗布液塗布方法
KR20030053740A (ko) * 2001-12-22 2003-07-02 아남반도체 주식회사 에스오지막 형성 방법
TW200409192A (en) * 2002-11-25 2004-06-01 Taiwan Semiconductor Mfg Coating-liquid type development method
CN101989566A (zh) * 2009-08-06 2011-03-23 华邦电子股份有限公司 半导体器件和闪存器件的制作方法
CN103380487A (zh) * 2011-02-18 2013-10-30 Az电子材料Ip(日本)株式会社 绝缘膜的形成方法
CN102768978A (zh) * 2011-05-06 2012-11-07 南亚科技股份有限公司 增加聚硅氮烷和氮化硅间黏性和形成沟槽隔离结构的方法
CN103838087A (zh) * 2012-11-26 2014-06-04 无锡华润上华科技有限公司 一种光刻胶做厚的方法

Similar Documents

Publication Publication Date Title
JP5813495B2 (ja) 液処理方法、液処理装置および記憶媒体
KR101612574B1 (ko) 도포 처리 방법, 컴퓨터 기억 매체 및 도포 처리 장치
US6764965B2 (en) Method for improving the coating capability of low-k dielectric layer
US20020127878A1 (en) Method for spin coating a high viscosity liquid on a wafer
US9170496B2 (en) Method of pre-treating a wafer surface before applying a solvent-containing material thereon
CN108067401B (zh) 涂敷方法
JP2007227467A (ja) 基板処理方法および基板処理装置
US9633834B2 (en) Photolithographic method for forming a coating layer
JP2014050803A (ja) 回転塗布装置および回転塗布方法
US20160089685A1 (en) Substrate processing method and substrate processing apparatus
US6849293B2 (en) Method to minimize iso-dense contact or via gap filling variation of polymeric materials in the spin coat process
JPH10208992A (ja) フォトレジストの塗布装置及び塗布方法
US20120285483A1 (en) Method of cleaning a wafer
CN112635296A (zh) 涂布处理方法和半导体器件
KR101941214B1 (ko) 기판의 건조 방법
JP5458525B2 (ja) Ｓｏｉウェーハの製造方法
CN104465498A (zh) 硅通孔内壁均匀涂覆绝缘层的方法
US20170076941A1 (en) Spin coating method and manufacturing method of electronic component
JP2001093876A (ja) 半導体ウエハのエッチング方法
CN115036208A (zh) 一种晶圆旋转涂布方法
US20020076945A1 (en) Method for spin coating high viscosity materials on silicon wafers
CN110890268A (zh) 晶圆镀膜方法与设备
KR100807048B1 (ko) 에스오지막 형성 방법
US6071831A (en) Method of reducing spiral defects by adding an isopropyl alcohol rinse step before depositing sog
WO2024084850A1 (ja) 基板処理方法および基板処理装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20210409