CN110890268A - 晶圆镀膜方法与设备 - Google Patents
晶圆镀膜方法与设备 Download PDFInfo
- Publication number
- CN110890268A CN110890268A CN201811051284.1A CN201811051284A CN110890268A CN 110890268 A CN110890268 A CN 110890268A CN 201811051284 A CN201811051284 A CN 201811051284A CN 110890268 A CN110890268 A CN 110890268A
- Authority
- CN
- China
- Prior art keywords
- wafer
- liquid
- coating
- dripping
- ether
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/6715—Apparatus for applying a liquid, a resin, an ink or the like
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Application Of Or Painting With Fluid Materials (AREA)
- Formation Of Insulating Films (AREA)
Abstract
本公开提供一种晶圆镀膜方法与装置。晶圆镀膜方法包括:提供晶圆,所述晶圆具有图案;使用第一用量的第一液体对所述晶圆进行第一湿润处理,即将所述第一液体滴注在所述晶圆表面上,并通过旋转涂覆方式均匀涂覆在所述晶圆的图案表面;使用第二用量的第二液体对所述晶圆进行第二湿润处理,即将所述第二液体滴注在所述晶圆表面上,并通过旋转涂覆方式均匀涂覆在所述晶圆的图案表面;对所述晶圆进行烘烤。本公开提供的晶圆镀膜方法可以克服SOD过程中容易产生空洞的问题。
Description
技术领域
本公开涉及半导体制造技术领域,具体而言,涉及一种晶圆镀膜方法与设备。
背景技术
在众多半导体镀膜技术中,SOD(Spin-On Dielectric,电介质旋转涂覆)镀膜方法由于具有较好的沟槽填充效果而被广泛应用。在SOD工艺过程中,通常使用聚硅氮烷(Poly-Silazane)作为前驱物,并通过溶剂使前驱物溶液进入晶圆上的图案沟槽并填满沟槽。接下来,通过烘烤和退火工艺,使晶圆上涂覆的前驱物溶液的溶剂蒸发,前驱物与氧气发生反应在沟槽中转化为二氧化硅,从而使金属导线得以隔离。
由于半导体元件尺寸的持续减小,沟槽尺寸向高深宽比方向发展。随着沟槽越来越窄,如图1所示,SOD工艺过程中前驱物溶液在沟槽中产生空洞的概率越来越大,而空洞容易导致半导体器件的电气性能不稳定以及可靠性变差,对半导体制造工艺的良品率提出了巨大的挑战。
因此,需要一种能够降低SOD工艺应用在窄沟槽时产生空洞的概率的晶圆镀膜方法。
需要说明的是,在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解,因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
发明内容
本公开的目的在于提供一种晶圆镀膜方法与晶圆镀膜装置,用于至少在一定程度上克服由于相关技术的限制和缺陷而导致的SOD工艺应用在窄沟槽时产生空洞的问题。
根据本公开实施例的第一方面,提供一种晶圆镀膜方法,包括:
提供晶圆,所述晶圆具有图案;
使用第一用量的第一液体对所述晶圆进行第一湿润处理,即将所述第一液体滴注在所述晶圆表面上,并通过旋转涂覆方式均匀涂覆在所述晶圆的图案表面;
使用第二用量的第二液体对所述晶圆进行第二湿润处理,即将所述第二液体滴注在所述晶圆表面上,并通过旋转涂覆方式均匀涂覆在所述晶圆的图案表面;
对所述晶圆进行烘烤。
在本公开的一种示例性实施例中,所述图案具有沟槽,所说沟槽的深宽比大于15。
在本公开的一种示例性实施例中,所述第一液体为醚类,所述第二液体为包含醚类和聚硅氮烷的混合溶液。
在本公开的一种示例性实施例中,所述第二液体中聚硅氮烷与醚类的比例为19:81。
在本公开的一种示例性实施例中,所述第一液体为二丁基乙醚,所述第二液体中的醚类为二丁醚。
在本公开的一种示例性实施例中,所述第一用量与所述第二用量相等。
在本公开的一种示例性实施例中,所述第一湿润处理的处理时间为大于等于0.5秒且小于等于5秒。
在本公开的一种示例性实施例中,所述第一湿润处理的旋转涂覆过程具有第一旋转速度,所述第一旋转速度大于等于900转每分钟且小于等于2500转每分钟。
根据本公开实施例的第二方面,提供一种晶圆镀膜设备,包括:
第一容器,用于盛放第一液体;
第二容器,用于盛放第二液体;
第一滴注单元,用于滴注第一液体;
第二滴注单元,用于滴注第二液体;
基座,用于固定晶圆,所述晶圆具有图案;
匀胶机,用于将液体均匀涂覆在所述晶圆的图案表面;
控制器,耦接于所述第一滴注单元、所述第二滴注单元以及所述匀胶机,设置为执行以下指令:
控制所述第一滴注单元从所述第一容器中获取第一用量的所述第一液体,并将所述第一液体滴注在所述晶圆上;
控制所述匀胶机使所述第一液体均匀涂覆在所述晶圆的图案表面;
控制所述第二滴注单元从所述第二容器中获取第二用量的所述第二液体,并将所述第二液体滴注在所述晶圆上;
控制所述匀胶机使所述第二液体均匀涂覆在所述晶圆的图案表面。
本公开实施例提供的晶圆镀膜方法和设备,通过在SOD过程之前使用醚类对晶圆沟槽进行预先涂覆,实现预湿润的效果,可以降低晶圆表面张力、运动粘度和接触角,让稍后涂覆的前驱物溶液更容易到达沟槽底部并填满沟槽,解决了SOD过程应用在窄沟槽时产生空洞的问题。
应当理解的是,以上的一般描述和后文的细节描述仅是示例性和解释性的,并不能限制本公开。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分,示出了符合本公开的实施例,并与说明书一起用于解释本公开的原理。显而易见地,下面描述中的附图仅仅是本公开的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是相关技术中SOD工艺过程产生空洞的示意图。
图2是本公开示例性实施例中晶圆镀膜方法的流程图。
图3A和图3B是本公开示例性实施例中晶圆镀膜方法的效果图。
图4是本公开示例性实施例中晶圆镀膜设备的方框图。
图5是本公开示例性实施例中晶圆镀膜设备的工作过程示意图。
具体实施方式
现在将参考附图更全面地描述示例实施方式。然而,示例实施方式能够以多种形式实施,且不应被理解为限于在此阐述的范例;相反,提供这些实施方式使得本公开将更加全面和完整,并将示例实施方式的构思全面地传达给本领域的技术人员。所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施方式中。在下面的描述中,提供许多具体细节从而给出对本公开的实施方式的充分理解。然而,本领域技术人员将意识到,可以实践本公开的技术方案而省略所述特定细节中的一个或更多,或者可以采用其它的方法、组元、装置、步骤等。在其它情况下,不详细示出或描述公知技术方案以避免喧宾夺主而使得本公开的各方面变得模糊。
此外,附图仅为本公开的示意性图解,图中相同的附图标记表示相同或类似的部分,因而将省略对它们的重复描述。附图中所示的一些方框图是功能实体,不一定必须与物理或逻辑上独立的实体相对应。可以采用软件形式来实现这些功能实体,或在一个或多个硬件模块或集成电路中实现这些功能实体,或在不同网络和/或处理器装置和/或微控制器装置中实现这些功能实体。
下面结合附图对本公开示例实施方式进行详细说明。
图2示意性示出本公开示例性实施例中晶圆镀膜方法的流程图。参考图2,晶圆镀膜方法可以包括:
步骤S1,提供晶圆,所述晶圆具有图案;
步骤S2,使用第一用量的第一液体对所述晶圆进行第一湿润处理,即将所述第一液体滴注在所述晶圆表面上,并通过旋转涂覆方式均匀涂覆在所述晶圆的图案表面;
步骤S3,使用第二用量的第二液体对所述晶圆进行第二湿润处理,即将所述第二液体滴注在所述晶圆表面上,并通过旋转涂覆方式均匀涂覆在所述晶圆的图案表面;
步骤S4,对所述晶圆进行烘烤。
本公开提供的晶圆镀膜方法可以用于对表面刻蚀有沟槽的晶圆施行SOD工艺,沟槽的结构包括但不限于浅沟道隔离(Shallow Trench Isolation,STI)结构(如图3A)或者栅极沟道(Gate Trench)结构(如图3B),沟槽的深宽比通常大于15。由于应用于具有高深宽比的沟槽,当SOD工艺中将前驱物溶液填满沟槽时,容易产生空洞,而空洞容易导致半导体器件的电气性能不稳定以及可靠性变差,使用本公开提供的方法可以避免这些空洞的产生。
在本公开的示例性实施例中,第一液体为醚类物质,包括但不限于乙醚、二丁基乙醚、四氢呋喃等常用作溶剂的醚类。第二液体为SOD过程中使用的前驱物溶液,可以为例如聚硅氮烷和上述常用醚类的混合溶液,聚硅氮烷和醚类的比例例如可以为19:81。使用醚类作为第一液体和第二液体的溶剂,不但可以增加第一液体和第二液体的相溶效果,还可以在后续的晶圆烘烤过程中使第一液体和第二液体的溶剂更易蒸发,进而使前驱物均匀地覆盖在沟槽表面,与沟槽表面发生化学反应。
在上述工艺过程中,第一用量和第二用量可以相等,对第一液体和第二液体进行旋转涂覆时,旋转涂覆机台的转速也可以为相等,例如为900~2500转每分钟(rpm)。在其他实施例中,也可以调整第一用量和第二用量的比值,或对旋转涂覆机台的转速进行自行调整,本公开对此不作特殊限制。此外,在一些实施例中旋转涂覆时间可以设置为0.5s~5s,本领域技术人员可以根据实际情况自行调整。
虽然本公开中未提及晶圆镀膜过程的其他工艺过程,但是本领域技术人员应该可以理解的是,上述晶圆镀膜过程之前还可以包括晶圆清洗、沉积、刻蚀等等过程。
使用常用作溶剂的醚类对晶圆上的沟槽进行预先涂覆,可以有效降低晶圆沟槽的表面张力/运动粘度和接触角,让后续的前驱物溶液更容易到达沟槽底部,且不在此过程中产生空洞。相比于相关技术中使用直接前驱物进行第二次涂覆,本公开直接使用传统SOD过程中使用的前驱物溶液进行第二次涂覆,由于第一溶液和第二溶液之间具有良好的相溶关系,可以使前驱物更均匀、更容易地到达沟槽底部,且无需调整旋转涂覆时的涂覆转速,简化了工艺的同时还提高了涂覆效果,有效解决了相关SOD过程应用于高深宽比沟槽时容易产生空洞的问题,沟槽内无空隙提高了半导体器件的稳定性和可靠性。在半导体制造中,器件短路是半导体(DRAM、NAND闪存、CPU等)性能的关键指标之一。因此,减少或消除隔离区域内的空洞可以降低半导体器件的短路风险,提高器件的稳定性和可靠性。
图3A和图3B是本公开实施例中旋转涂覆效果的示意图。
参考图3A,浅沟道隔离结构的形成过程主要可以包括在硅衬底上沉积氧化硅、氮化硅,在隔离区刻蚀出一定深度的沟槽来形成有源区,在一些工艺中还包括对沟槽的侧墙进行氧化。因此,当本公开的方法应用于浅沟道隔离结构时,涂覆的液体可以直接接触硅衬底,也可以直接接触沟槽的侧墙氧化层。
参考图3B,栅极沟道结构的形成过程主要可以包括按序在硅衬底上沉积多晶硅、金属以及氮化硅,再通过刻蚀等工艺制作沟槽,并对沟槽的侧墙进行氧化。因此,当本公开的方法应用于栅极沟道结构时,涂覆的液体可以直接接触沟槽的侧墙氧化层以及硅衬底和氮化硅。
相比于图1中前驱物溶液在沟槽中产生空洞,使用本公开实施例提供的晶圆镀膜方法对晶圆进行涂覆后,前驱物溶液与预先涂覆的醚类相溶,可以无空洞地填满沟槽,进而在后续的晶圆烘烤过程中更均匀地在沟槽表面发生化学反应。
图4是对本公开提供的一种晶圆镀膜设备的方框图。
参考图4,晶圆镀膜设备可以包括:
第一容器41,用于盛放第一液体;
第二容器42,用于盛放第二液体;
第一滴注单元43,用于滴注第一液体;
第二滴注单元44,用于滴注第二液体;
基座45,用于固定晶圆,所述晶圆具有图案;
匀胶机46,用于将液体均匀涂覆在所述晶圆的图案表面;
控制器47,耦接于所述第一滴注单元43、所述第二滴注单元44以及所述匀胶机46,设置为执行以下指令:
控制所述第一滴注单元从所述第一容器中获取第一用量的所述第一液体,并将所述第一液体滴注在所述晶圆上;
控制所述匀胶机使所述第一液体均匀涂覆在所述所述晶圆的图案表面;
控制所述第二滴注单元从所述第二容器中获取第二用量的所述第二液体,并将所述第二液体滴注在所述晶圆上;
控制所述匀胶机使所述第二液体均匀涂覆在所述所述晶圆的图案表面。
其中,第一液体被滴注和均匀涂覆在晶圆上的过程为第一湿润处理,第二液体被滴注和均匀涂覆在晶圆上的过程为第二湿润处理。第一湿润处理的旋转涂覆时间可以为0.5~5s。第一湿润处理的涂覆过程具有第一旋转速度,第一旋转速度可以为900~2500rpm。
图5是图4所示的晶圆镀膜设备的工作过程示意图。
参考图5,在步骤S51,控制器47控制第一滴注单元43从第一容器41中获取第一用量的第一液体,并将第一液体滴注在晶圆上;
在步骤S52,控制器47控制匀胶机46使第一液体均匀涂覆在晶圆的图案表面;
在步骤S53,控制器47控制第二滴注单元44从第二容器中获取第二用量的第二液体,并将第二液体滴注在晶圆上;
在步骤S54,控制器47控制匀胶机46使第二液体均匀涂覆在晶圆的图案表面;
在步骤S55,显示已经完成旋转涂覆的晶圆。
在图4和图5所示的实施例中,第一液体为醚类,第二液体为溶液。其中,第二液体为醚类与聚硅氮烷的混合溶液。第二液体中聚硅氮烷与醚类的比例为19:81。
在一些实施例中,第一液体为二丁基乙醚,第二液体中的溶剂为二丁醚。第一用量与第二用量可以为相等。在其他实施例中,也可以调整第一用量和第二用量的比值,本公开对此不作特殊限制。
在一些实施例中,对第一液体和第二液体进行旋转涂覆时,匀胶机46的转速可以为相等,例如为900~2500rpm。在其他实施例中,可以对匀胶机46的转速进行自行调整,本公开对此不作特殊限制。此外,在一些实施例中旋转涂覆时间可以设置为0.5s~5s,本领域技术人员可以根据实际情况自行调整。
在上述实施例中,滴注和旋转涂覆的过程可以同时进行。此外,在旋转涂覆过程中,匀胶机46可以带动基座45转动,进而带动固定在基座45上的晶圆转动,使第一液体和第二液体被均匀地涂覆在晶圆的图案表面,进而液体填满沟槽,到达沟槽底部,避免了空洞的产生。
本公开实施例提供的晶圆镀膜设备通过在SOD过程之前使用醚类对晶圆沟槽进行预先涂覆,实现预湿润的效果,可以降低晶圆表面张力、运动粘度和接触角,让稍后涂覆的前驱物溶液更容易到达沟槽底部并填满沟槽,解决了SOD过程应用在高深宽比沟槽时产生空洞的问题。
应当注意,尽管在上文详细描述中提及了用于动作执行的设备的若干模块或者单元,但是这种划分并非强制性的。实际上,根据本公开的实施方式,上文描述的两个或更多模块或者单元的特征和功能可以在一个模块或者单元中具体化。反之,上文描述的一个模块或者单元的特征和功能可以进一步划分为由多个模块或者单元来具体化。
此外,上述附图仅是根据本发明示例性实施例的方法所包括的处理的示意性说明,而不是限制目的。易于理解,上述附图所示的处理并不表明或限制这些处理的时间顺序。另外,也易于理解,这些处理可以是例如在多个模块中同步或异步执行的。
本领域技术人员在考虑说明书及实践这里公开的发明后,将容易想到本公开的其它实施方案。本申请旨在涵盖本公开的任何变型、用途或者适应性变化,这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的,本公开的真正范围和构思由权利要求指出。
Claims (15)
1.一种晶圆镀膜方法,其特征在于,包括:
提供晶圆,所述晶圆具有图案;
使用第一用量的第一液体对所述晶圆进行第一湿润处理,即将所述第一液体滴注在所述晶圆表面上,并通过旋转涂覆方式均匀涂覆在所述晶圆的图案表面;
使用第二用量的第二液体对所述晶圆进行第二湿润处理,即将所述第二液体滴注在所述晶圆表面上,并通过旋转涂覆方式均匀涂覆在所述晶圆的图案表面;
对所述晶圆进行烘烤。
2.如权利要求1所述的晶圆镀膜方法,其特征在于,所述图案具有沟槽,所说沟槽的深宽比大于15。
3.如权利要求1所述的晶圆镀膜方法,其特征在于,所述第一液体为醚类,所述第二液体为包含醚类和聚硅氮烷的混合溶液。
4.如权利要求3所述的晶圆镀膜方法,其特征在于,所述第二液体中聚硅氮烷与醚类的比例为19:81。
5.如权利要求3或4所述的晶圆镀膜方法,其特征在于,所述第一液体为二丁基乙醚,所述第二液体中的醚类为二丁醚。
6.如权利要求1所述的晶圆镀膜方法,其特征在于,所述第一用量与所述第二用量相等。
7.如权利要求1所述的晶圆镀膜方法,其特征在于,所述第一湿润处理的处理时间为大于等于0.5秒且小于等于5秒。
8.如权利要求1所述的晶圆镀膜方法,其特征在于,所述第一湿润处理的旋转涂覆过程具有第一旋转速度,所述第一旋转速度大于等于900转每分钟且小于等于2500转每分钟。
9.一种晶圆镀膜设备,其特征在于,包括:
第一容器,用于盛放第一液体;
第二容器,用于盛放第二液体;
第一滴注单元,用于滴注第一液体;
第二滴注单元,用于滴注第二液体;
基座,用于固定晶圆,所述晶圆具有图案;
匀胶机,用于将液体均匀涂覆在所述晶圆的图案表面;
控制器,耦接于所述第一滴注单元、所述第二滴注单元以及所述匀胶机,设置为执行以下指令:
控制所述第一滴注单元从所述第一容器中获取第一用量的所述第一液体,并将所述第一液体滴注在所述晶圆上;
控制所述匀胶机使所述第一液体均匀涂覆在所述晶圆的图案表面;
控制所述第二滴注单元从所述第二容器中获取第二用量的所述第二液体,并将所述第二液体滴注在所述晶圆上;
控制所述匀胶机使所述第二液体均匀涂覆在所述晶圆的图案表面;
其中,所述第一液体被滴注和均匀涂覆在所述晶圆上的过程为第一湿润处理,所述第二液体被滴注和均匀涂覆在所述晶圆上的过程为第二湿润处理。
10.如权利要求9所述的晶圆镀膜设备,其特征在于,所述第一液体为醚类,所述第二液体为包含醚类和聚硅氮烷的混合溶液。
11.如权利要求10所述的晶圆镀膜设备,其特征在于,所述第二液体中聚硅氮烷与醚类的比例为19:81。
12.如权利要求10或11所述的晶圆镀膜设备,其特征在于,所述第一液体为二丁基乙醚,所述第二液体中的醚类为二丁醚。
13.如权利要求9所述的晶圆镀膜设备,其特征在于,所述第一用量与所述第二用量相等。
14.如权利要求9所述的晶圆镀膜设备,其特征在于,所述第一湿润处理的旋转涂覆时间为大于等于0.5秒且小于等于5秒。
15.如权利要求9所述的晶圆镀膜设备,其特征在于,所述第一湿润处理的涂覆过程具有第一旋转速度,所述第一旋转速度大于等于900转每分钟且小于等于2500转每分钟。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811051284.1A CN110890268A (zh) | 2018-09-10 | 2018-09-10 | 晶圆镀膜方法与设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811051284.1A CN110890268A (zh) | 2018-09-10 | 2018-09-10 | 晶圆镀膜方法与设备 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN110890268A true CN110890268A (zh) | 2020-03-17 |
Family
ID=69745110
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201811051284.1A Pending CN110890268A (zh) | 2018-09-10 | 2018-09-10 | 晶圆镀膜方法与设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN110890268A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113786964A (zh) * | 2021-08-17 | 2021-12-14 | 芷江积成电子有限公司 | 一种圆晶沟槽镀膜设备 |
-
2018
- 2018-09-10 CN CN201811051284.1A patent/CN110890268A/zh active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113786964A (zh) * | 2021-08-17 | 2021-12-14 | 芷江积成电子有限公司 | 一种圆晶沟槽镀膜设备 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7521378B2 (en) | Low temperature process for polysilazane oxidation/densification | |
US9111967B2 (en) | Liquid processing method, liquid processing apparatus and storage medium | |
TW380284B (en) | Method for improving etching uniformity during a wet etching process | |
US11658120B2 (en) | Porogen bonded gap filling material in semiconductor manufacturing | |
US8420541B2 (en) | Method for increasing adhesion between polysilazane and silicon nitride | |
US20170278698A1 (en) | Semiconductor Device Manufacturing Method and Semiconductor Device Manufacturing System | |
TWI520264B (zh) | 隔離結構之製作方法 | |
CN110890268A (zh) | 晶圆镀膜方法与设备 | |
CN113113348A (zh) | 隔离结构的制造方法和喷涂装置 | |
KR101825546B1 (ko) | 실리카계 막 형성용 조성물, 및 실리카계 막의 제조방법 | |
US6271142B1 (en) | Process for manufacture of trench DRAM capacitor buried plates | |
US6720233B2 (en) | Process for producing trench insulation in a substrate | |
KR930001499B1 (ko) | 반도체 장치의 제조방법 | |
CN209210916U (zh) | 晶圆镀膜设备 | |
CN104465498A (zh) | 硅通孔内壁均匀涂覆绝缘层的方法 | |
US10217663B2 (en) | Apparatus for uniform metal deposition | |
CN113690175B (zh) | 一种共形孔形成方法及半导体器件、电子设备 | |
US20140235065A1 (en) | Method of manufacturing semiconductor device and semiconductor manufacturing apparatus | |
US20180366316A1 (en) | Method for cleaning semiconductor device | |
KR100620706B1 (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
CN115770708A (zh) | 半导体器件及其制作方法 | |
KR100721247B1 (ko) | 반도체 공정에서의 에스오지 도포기 및 그것을 이용하는에스오지 공정 | |
KR100562321B1 (ko) | 반도체 소자의 에스오지막 형성 방법 | |
KR100645189B1 (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
KR100478501B1 (ko) | 반도체 소자 및 반도체 소자의 트렌치 형성 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |