CN112635142A - 一种低电容曲面压敏电阻器及其制造方法 - Google Patents
一种低电容曲面压敏电阻器及其制造方法 Download PDFInfo
- Publication number
- CN112635142A CN112635142A CN202011582612.8A CN202011582612A CN112635142A CN 112635142 A CN112635142 A CN 112635142A CN 202011582612 A CN202011582612 A CN 202011582612A CN 112635142 A CN112635142 A CN 112635142A
- Authority
- CN
- China
- Prior art keywords
- piezoresistor
- capacitance
- curved surface
- curved
- arc surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/10—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
- H01C7/12—Overvoltage protection resistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/30—Apparatus or processes specially adapted for manufacturing resistors adapted for baking
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/10—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
- H01C7/105—Varistor cores
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Manufacturing & Machinery (AREA)
- Thermistors And Varistors (AREA)
Abstract
本发明公开了一种低电容曲面压敏电阻器及其制造方法,该低电容曲面压敏电阻器包括曲面压敏电阻瓷体、分别设置在曲面压敏电阻瓷体内外圆弧面上的银电极、设置在外圆弧面银电极底部的锡圈层和其余部分的环氧树脂包封层、与内圆弧面银电极通过焊锡实现紧密连接的引出电极、以及设置在底部半球平面的玻璃绝缘层。其制造方法是将喷雾造粒后压敏电阻瓷体粉料干压成型压制成半球形伴有内外圆弧面的压敏电阻生坯体,然后排胶、烧结,得到曲面压敏电阻瓷体,然后通过磁控溅射银电极、锡圈层、丝网印刷绝缘玻璃浆料,烘干、回火、焊接、包封后,即得到一种低电容曲面压敏电阻器。本发明固有电容小,材料用量少,适合大批量工业化生产。
Description
技术领域
本发明涉及的是一种低电容曲面压敏电阻器及其制造方法,属于电子元器件制造技术领域。
背景技术
压敏电阻由于具有高的非线性特性、响应时间快、漏电流小、通流能量大、能量吸收密度高等优点,在保护电力设备安全、保障电子设备正常稳定工作方面有重要作用,并且由于其成本低廉,广泛应用于航空、航天、电力、邮电、铁路、汽车和家用电器等各个领域。近年来,随着压敏电阻器应用领域的不断拓展,已广泛应用于高频电路中,在高频环境中希望压敏电阻器具有较小的电容量,否则容易导致高频旁路。现有技术中,影响压敏电阻器静态电容量的主要因素是压敏电阻两个电极板面积的大小和电极板之间的厚度,现有压敏电阻主要是圆饼状压敏电阻芯片和多层叠片式压敏电阻芯片生产工艺,固有电容主要还是由配方材料决定的,生产工艺影响较小,压敏电阻的厚度决定产品型号,选定型号后产品厚度偏差不大,对电容影响有限。
发明内容
本发明所要解决的技术问题在于提供一种低电容曲面压敏电阻器及其制造方法,在保持压敏电阻性能不变的前提下,有效降低固有电容量,节约材料成本,满足节约型环保设计。
为了实现上述技术问题,本发明采取了如下技术方案:一种低电容曲面压敏电阻器,包括曲面压敏电阻瓷体、引出电极;所述曲面压敏电阻瓷体为半球体,底部半球平面中心向内凹陷形成一个半球状凹陷;曲面压敏电阻瓷体的外圆弧面和内圆弧面上分别设置有一层银电极;外圆弧面底部银电极层的外部还设置有一圈锡,形成锡圈层;外圆弧面没有被被锡包围的部分还包裹有环氧树脂,形成环氧树脂包封层;引出电极通过焊锡固定在设置有银电极的内圆弧面上;曲面压敏电阻瓷体的底部半球平面设置有玻璃绝缘层。
一种低电容曲面压敏电阻器的制造方法,所述方法的具体步骤是:
(1)将喷雾造粒后的压敏电阻瓷体粉料干压成型,压制成密度为3.10~3.40 克/立方厘米的半球体状压敏电阻生坯体,半球平面中心向内凹陷形成一个半球状凹陷;
(2)将步骤(1)中的压敏电阻生坯体550℃~650℃排胶后进行烧结,烧结温度为1050℃~1250℃,即得到曲面压敏电阻瓷体;
(3)在步骤(2)中烧结好的曲面压敏电阻瓷体外圆弧面和内圆弧面上分别磁控溅射银电极;
(4)在步骤(3)中溅射有银电极的曲面压敏电阻瓷体的外圆弧面底部磁控溅射一圈锡电极层形成锡圈层;
(5)在步骤(4)中曲面压敏电阻瓷体的底部半球平面上丝网印刷绝缘玻璃浆料,然后在100℃~300℃下烘干完成后,再在550℃~850℃回火炉中回火,回火完成后在底部半球平面上丝网印刷绝缘玻璃浆料形成玻璃绝缘层;
(6)将引出电极的一端通过焊锡与步骤(5)中溅射有银电极的内圆弧面焊接牢固,实现紧密连接,得到低电容曲面压敏电阻器芯片;
(7)然后将步骤(6)中的低电容曲面压敏电阻器芯片在100℃~160℃下烘烤20分钟~120分钟,然后将低电容曲面压敏电阻器芯片外圆弧面上不溅射有锡圈层的区域喷涂环氧树脂包封层,然后在160℃~200℃下固化100分钟~200分钟,即得到低电容曲面压敏电阻器。
采取上述措施的本发明具有以下特点:本发明采用半球形曲面电极的设计,与同等性能可替代压敏电阻相比,不但可以有效降低固有电容量,而且可以大大节约材料成本,满足节约型环保设计。本发明结构简单、加工方便、生产效率高,适合大批量工业化生产。
附图说明
图1是本发明结构示意图;
图2是本发明图1的A-A剖视图。
上述附图中的标号分别是:环氧树脂包封层1、锡圈层2、玻璃绝缘层3、内圆弧面4、焊锡5、引出电极6、外圆弧面7、曲面压敏电阻瓷体8。
具体实施方式
下面结合附图对本发明作进一步描述。
实施例1
如图1、图2所述,一种低电容曲面压敏电阻器,所述低电容曲面压敏电阻器包括曲面压敏电阻瓷体8、引出电极6;所述曲面压敏电阻瓷体8为半球体,底部半球平面中心向内凹陷形成一个半球状凹陷;曲面压敏电阻瓷体8的外圆弧面7和内圆弧面4上分别设置有一层银电极;外圆弧面7底部银电极层的外部还设置有一圈锡,形成锡圈层2;外圆弧面7没有被锡包围的部分还包裹有环氧树脂,形成环氧树脂包封层1;引出电极6通过焊锡5固定在设置有银电极的内圆弧面4上;曲面压敏电阻瓷体8的底部半球平面设置有玻璃绝缘层3。
制造上述一种低电容曲面压敏电阻器的制造方法具体步骤如下:
(1)将喷雾造粒后压敏电阻瓷体粉料干压成型,压制成密度为3.10~3.40 克/立方厘米的半球体状压敏电阻生坯体,半球平面中心向内凹陷形成一个半球状凹陷,半球体状压敏电阻生坯体外径11.7毫米,半球状凹陷内径为2.34毫米。
(2)将步骤(1)中的压敏电阻生坯体550℃排胶后进行烧结,烧结温度为1050℃,即得到曲面压敏电阻瓷体。
(3)在步骤(2)中烧结好的曲面压敏电阻瓷体外圆弧面和内圆弧面上分别磁控溅射银电极。
(4)在步骤(3)中溅射有银电极的曲面压敏电阻瓷体的外圆弧面底部磁控溅射一圈锡电极层形成锡圈层。
(5)在步骤(4)中曲面压敏电阻瓷体的底部半球平面上丝网印刷绝缘玻璃浆料,然后在100℃下烘干完成后,再在550℃回火炉中回火,回火完成后在底部半球平面上丝网印刷的绝缘玻璃浆料形成玻璃绝缘层3。
(6)将引出电极一端通过焊锡与步骤(5)中溅射有银电极的内圆弧面焊接牢固,实现紧密连接,即可得到低电容曲面压敏电阻器芯片。
(7)然后将步骤(6)中的低电容曲面压敏电阻器芯片在160℃下烘烤20分钟,然后将低电容曲面压敏电阻器芯片外圆弧面上不溅射有锡圈层的区域喷涂环氧树脂包封层,然后在160℃下固化200分钟,即得到一种低电容曲面压敏电阻器。
实施例2
一种低电容曲面压敏电阻器,结构同实施例1。
制造上述一种低电容曲面压敏电阻器的制造方法具体步骤如下:
(1)将喷雾造粒后压敏电阻瓷体粉料干压成型,压制成密度为3.10~3.40 克/立方厘米的半球体状压敏电阻生坯体,半球平面中心向内凹陷形成一个半球状凹陷,半球体状压敏电阻生坯体外径11.7毫米,半球状凹陷内径为2.34毫米。
(2)将步骤(1)中的压敏电阻生坯体650℃排胶后进行烧结,烧结温度为1250℃,即得到曲面压敏电阻瓷体。
(3)在步骤(2)中烧结好的曲面压敏电阻瓷体外圆弧面和内圆弧面上分别磁控溅射银电极。
(4)在步骤(3)中溅射有银电极的曲面压敏电阻瓷体的外圆弧面底部磁控溅射一圈锡电极层形成锡圈层。
(5)在步骤(4)中曲面压敏电阻瓷体的底部半球平面上丝网印刷绝缘玻璃浆料,然后在300℃下烘干完成后,再在850℃回火炉中回火,回火完成后在底部半球平面上丝网印刷的绝缘玻璃浆料形成玻璃绝缘层。
(6)将引出电极一端通过焊锡与步骤(5)中溅射有银电极的内圆弧面焊接牢固,实现紧密连接,即可得到低电容曲面压敏电阻器芯片。
(7)然后将步骤(6)中的低电容曲面压敏电阻器芯片在100℃下烘烤120分钟,然后将低电容曲面压敏电阻器芯片外圆弧面上不溅射有锡圈层的区域喷涂环氧树脂包封层,然后在200℃下固化100分钟,即得到一种低电容曲面压敏电阻器。
为了检测本发明的性能,对本发明与现有可替代圆饼状引线式压敏器进行了性能测试比较,测试结果如下表所示:
从上述测试结果可知本发明制造出的曲面压敏电阻器与现有可替代圆饼状引线式压敏器相比,固有电容下降约20%,材料成本节约50%,其它性能均保持不变。
Claims (2)
1.一种低电容曲面压敏电阻器,其特征在于,所述低电容曲面压敏电阻器包括曲面压敏电阻瓷体(8)、引出电极(6);所述曲面压敏电阻瓷体(8)为半球体,底部半球平面中心向内凹陷形成一个半球状凹陷;曲面压敏电阻瓷体(8)的外圆弧面(7)和内圆弧面(4)上分别设置有一层银电极;外圆弧面(7)底部银电极层的外部还设置有一圈锡,形成锡圈层(2);外圆弧面(7)没有被被锡包围的部分还包裹有环氧树脂,形成环氧树脂包封层(1);引出电极(6)通过焊锡(5)固定在设置有银电极的内圆弧面(4)上;曲面压敏电阻瓷体(8)的底部半球平面设置有玻璃绝缘层(3)。
2.如权利要求1所述的一种低电容曲面压敏电阻器的制造方法,其特征在于,所述方法的具体步骤是:
(1)将喷雾造粒后的压敏电阻瓷体粉料干压成型,压制成密度为3.10~3.40 克/立方厘米的半球体状压敏电阻生坯体,半球平面中心向内凹陷形成一个半球状凹陷;
(2)将步骤(1)中的压敏电阻生坯体550℃~650℃排胶后进行烧结,烧结温度为1050℃~1250℃,即得到曲面压敏电阻瓷体(8);
(3)在步骤(2)中烧结好的曲面压敏电阻瓷体外圆弧面(7)和内圆弧面(4)上分别磁控溅射银电极(4)和(7);
(4)在步骤(3)中溅射有银电极的曲面压敏电阻瓷体的外圆弧面(7)底部磁控溅射一圈锡电极层形成锡圈层(2);
(5)在步骤(4)中曲面压敏电阻瓷体(8)的底部半球平面上丝网印刷绝缘玻璃浆料,然后在100℃~300℃下烘干完成后,再在550℃~850℃回火炉中回火,回火完成后在底部半球平面上丝网印刷绝缘玻璃浆料形成玻璃绝缘层(3);
(6)将引出电极(6)的一端通过焊锡(5)与步骤(5)中溅射有银电极(4)的内圆弧面(4)焊接牢固,实现紧密连接,得到低电容曲面压敏电阻器芯片;
(7)然后将步骤(6)中的低电容曲面压敏电阻器芯片在100℃~160℃下烘烤20分钟~120分钟,然后将低电容曲面压敏电阻器芯片外圆弧面(7)上不溅射有锡圈层(2)的区域喷涂环氧树脂包封层(1),然后在160℃~200℃下固化100分钟~200分钟,即得到低电容曲面压敏电阻器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011582612.8A CN112635142A (zh) | 2020-12-28 | 2020-12-28 | 一种低电容曲面压敏电阻器及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011582612.8A CN112635142A (zh) | 2020-12-28 | 2020-12-28 | 一种低电容曲面压敏电阻器及其制造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN112635142A true CN112635142A (zh) | 2021-04-09 |
Family
ID=75325932
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202011582612.8A Pending CN112635142A (zh) | 2020-12-28 | 2020-12-28 | 一种低电容曲面压敏电阻器及其制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112635142A (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4000196A1 (de) * | 1989-11-17 | 1991-08-01 | Telefunken Systemtechnik | Spannungsabhaengiger widerstand (varistor) fuer hochfrequenz-/hochenergieanwendungen |
US6535104B1 (en) * | 2000-09-29 | 2003-03-18 | Intel Corporation | Multi-axis potentiometer |
CN106373685A (zh) * | 2016-08-29 | 2017-02-01 | 广西新未来信息产业股份有限公司 | 一种低压压敏排阻及其制造方法 |
CN109256247A (zh) * | 2017-07-13 | 2019-01-22 | 成都铁达电子有限责任公司 | 压敏电阻的陶瓷基体及压敏电阻 |
CN209216677U (zh) * | 2018-12-26 | 2019-08-06 | 千志电子(深圳)有限公司 | 碳素皮膜电阻 |
-
2020
- 2020-12-28 CN CN202011582612.8A patent/CN112635142A/zh active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4000196A1 (de) * | 1989-11-17 | 1991-08-01 | Telefunken Systemtechnik | Spannungsabhaengiger widerstand (varistor) fuer hochfrequenz-/hochenergieanwendungen |
US6535104B1 (en) * | 2000-09-29 | 2003-03-18 | Intel Corporation | Multi-axis potentiometer |
CN106373685A (zh) * | 2016-08-29 | 2017-02-01 | 广西新未来信息产业股份有限公司 | 一种低压压敏排阻及其制造方法 |
CN109256247A (zh) * | 2017-07-13 | 2019-01-22 | 成都铁达电子有限责任公司 | 压敏电阻的陶瓷基体及压敏电阻 |
CN209216677U (zh) * | 2018-12-26 | 2019-08-06 | 千志电子(深圳)有限公司 | 碳素皮膜电阻 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP3413693B1 (en) | Highly conductive transparent glass-based circuit board | |
JP2010206101A (ja) | 収納容器及び電気化学セル並びに収納容器の製造方法 | |
CN102709333B (zh) | 低电容玻璃实体封装硅瞬态电压抑制二极管的制造方法 | |
CN104167290A (zh) | 一种凹形双电极积成芯片高压陶瓷电容器及制造工艺 | |
CN108023104B (zh) | 一种钒电池用双极板及其制备方法 | |
EP3109868B1 (en) | Preparation method for electronic components with an alloy electrode layer | |
CN101399118A (zh) | 一种无感有机薄膜电容器的加工工艺 | |
CN101714607A (zh) | 金属铝电极压电陶瓷元件及其制备方法 | |
CN105424231B (zh) | 一种高精度陶瓷压力传感器 | |
CN106782953A (zh) | 一种压敏电阻器及制造工艺 | |
CN104952570A (zh) | 一种集成气体放电管的压敏电阻 | |
TW201604303A (zh) | 具預處理層的電極電子元件及其製備方法 | |
CN112635142A (zh) | 一种低电容曲面压敏电阻器及其制造方法 | |
JPH09232196A (ja) | 複合部品 | |
US20150318116A1 (en) | Method for fabricating solid electrolytic capacitors | |
US9595399B2 (en) | Solid-state ion capacitor | |
CN104134501A (zh) | 环形压敏电阻器及其制备方法 | |
CN110571054B (zh) | 一种高压脉冲陶瓷电容器的电极装置 | |
CN214957808U (zh) | 一种一体化电极的气体放电管 | |
KR101980806B1 (ko) | 하우징에 배치된 다중층 액추에이터 및 액추에이터 표면에서 계속해서 매우 낮은 누설 전류를 갖는 액추에이터 모듈 | |
CN210743796U (zh) | 一种高压脉冲陶瓷电容器的电极装置 | |
CN201490980U (zh) | 一种板加帽盖结构小型片式石英晶体谐振器 | |
CN204966283U (zh) | 一种高容量的铜电极环形电容 | |
CN101950645A (zh) | 一种片式过压保护器及其制备方法 | |
CN107332531A (zh) | 一种叠层可调滤波器及可调磁芯电感的制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20210409 |
|
RJ01 | Rejection of invention patent application after publication |