CN112634957A - 低功耗静态随机存储器单元以及存储器 - Google Patents

低功耗静态随机存储器单元以及存储器 Download PDF

Info

Publication number
CN112634957A
CN112634957A CN202011595923.8A CN202011595923A CN112634957A CN 112634957 A CN112634957 A CN 112634957A CN 202011595923 A CN202011595923 A CN 202011595923A CN 112634957 A CN112634957 A CN 112634957A
Authority
CN
China
Prior art keywords
type transistor
phase inverter
random access
static random
grid electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011595923.8A
Other languages
English (en)
Inventor
陈静
吕迎欢
谢甜甜
王青
葛浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Shanghai Institute of Microsystem and Information Technology of CAS
Original Assignee
Shanghai Huali Microelectronics Corp
Shanghai Institute of Microsystem and Information Technology of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp, Shanghai Institute of Microsystem and Information Technology of CAS filed Critical Shanghai Huali Microelectronics Corp
Priority to CN202011595923.8A priority Critical patent/CN112634957A/zh
Publication of CN112634957A publication Critical patent/CN112634957A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/412—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using field-effect transistors only

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明提供了一种低功耗的静态随机存储器单元以及存储器，包括第一N型晶体管和第一P型晶体管组成的第一CMOS反相器，由第二N型晶体管和第二P型晶体管组成的第二CMOS反相器，第一和第二CMOS反相器对置互锁设置，第一和第二CMOS反相器的输出端分别连接第三N型晶体管和第四N型晶体管的源/漏极，所述第一和第二CMOS反相器的接地端分别通过第五N型晶体管和第六N型晶体管接地，所述第五N型晶体管的栅极接第一N型晶体管栅极，所述第六N型晶体管的栅极接第二N型晶体管栅极。本发明在原有传统6管存储单元的基础上添加两个N型晶体管，在现有的6T电路基础上形成了8T电路。在单元处于保持状态时，充当电阻从而降低了单元的漏电。

Description

低功耗静态随机存储器单元以及存储器
技术领域
本发明涉及微电子学领域，尤其涉及一种低功耗的静态随机存储器单元以及存储器。
背景技术
静态随机存储器因其良好的性能被广泛应用于电子设备。附图1所示是现有技术中一种典型的六晶体管结构静态随机存储器的存储单元，WL为字线，BL为位线，VDD是工作电压。在可穿戴设备和移动设备应用场景中，要求元器件的功耗尽量降低，尤其是静态功耗，是影响系统整体功耗的重要因素。因此，如何降低存储器的静态功耗，是现有技术需要解决的问题。
发明内容
本发明所要解决的技术问题是，提供一种低功耗的静态随机存储器单元以及存储器。
为了解决上述问题，本发明提供了一种低功耗的静态随机存储器单元以及存储器，包括第一N型晶体管和第一P型晶体管组成的第一CMOS反相器，由第二N型晶体管和第二P型晶体管组成的第二CMOS反相器，第一和第二CMOS反相器对置互锁设置，第一和第二CMOS反相器的输出端分别连接第三N型晶体管和第四N型晶体管的源/漏极，所述第一和第二CMOS反相器的接地端分别通过第五N型晶体管和第六N型晶体管接地，所述第五N型晶体管的栅极接第一N型晶体管栅极，所述第六N型晶体管的栅极接第二N型晶体管栅极。
本发明在原有传统6管存储单元的基础上添加两个N型晶体管，在现有的6T电路基础上形成了8T电路。在单元处于保持状态时，充当电阻从而降低了单元的漏电。
附图说明
附图1所示是现有技术中一种典型的六晶体管结构静态随机存储器的存储单元电路图。
附图2所示是本发明一具体实施方式所述静态随机存储器单元的电路图。
附图3所示是本发明一具体实施方式所述一种典型的全耗尽SOI结构的晶体管剖面结构图。
附图4A-4C所示是本发明一具体实施方式所述8T电路相对于现有技术的6T电路的模拟仿真结果，
具体实施方式
下面结合附图对本发明提供的低功耗静态随机存储器单元以及存储器的具体实施方式做详细说明。
附图2所示是本具体实施方式所述静态随机存储器单元的电路图，包括：由第一N型晶体管N1和第一P型晶体管P1组成的第一CMOS反相器，由第二N型晶体管N2和第二P型晶体管P2组成的第二CMOS反相器。第一和第二CMOS反相器对置互锁设置。第一和第二CMOS反相器的输出端Q和QB分别连接第三N型晶体管N3和第四N型晶体管N4的源极。第三N型晶体管N3和第四N型晶体管N4另一端的漏极作为位线BL和位线反向信号BLB。第三N型晶体管N3以及第四N型晶体管N4的栅极接字线WL。以上为基本的6管静态随机存储器电路图。
在本具体实施方式中，上述第一至第二P型晶体管、以及第一至第四N型晶体管，均采用全耗尽SOI结构的晶体管。全耗尽型晶体管的结构如图3所示，背栅的调制作用可以增大或减小晶体管的阈值电压。
继续参考附图2，为了降低静态功耗，本具体实施方式所述的静态随机存储器单元还包括了第五N型晶体管N5和第六N型晶体管N6。所述第一和第二CMOS反相器的接地端分别通过第五N型晶体管N5和第六N型晶体管N6接地，所述第五N型晶体管N5的栅极接第一N型晶体管N1栅极，所述第六N型晶体管N6的栅极接第二N型晶体管N2栅极。
上述电路增添的两个N型晶体管，在现有的6T电路基础上形成了8T电路。在单元处于保持状态时，充当电阻从而降低了单元的漏电。FDSOI工艺具备低功耗的特性，因此基于FDSOI工艺的8T低功耗单元具备良好的应用前景。
附图4A-C所示是上述8T电路相对于现有技术的6T电路的模拟仿真结果，其中附图4A是漏电流仿真结果，8T电路漏电下降了33.7％，附图4B是读取状态下的静态噪声容限，8T电路下降了11.8％，附图4C是保持状态下的噪声容限，8T电路上升了10.8％。
上述具体实施方式的叙述中仅以源漏极择一叙述，应当指出，在不影响基本功能的情况下，晶体管的源漏极均可互换。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (4)

1.一种低功耗静态随机存储器单元，包括第一N型晶体管和第一P型晶体管组成的第一CMOS反相器，由第二N型晶体管和第二P型晶体管组成的第二CMOS反相器，第一和第二CMOS反相器对置互锁设置，第一和第二CMOS反相器的输出端分别连接第三N型晶体管和第四N型晶体管的源/漏极，其特征在于，
所述第一和第二CMOS反相器的接地端分别通过第五N型晶体管和第六N型晶体管接地，所述第五N型晶体管的栅极接第一N型晶体管栅极，所述第六N型晶体管的栅极接第二N型晶体管栅极。
2.根据权利要求1所述的低功耗静态随机存储器单元，其特征在于，所述第一至第二P型晶体管、第一至第六N型晶体管均为全耗尽SOI结构的晶体管。
3.根据权利要求2所述的低功耗静态随机存储器单元，其特征在于，所述全耗尽SOI结构的晶体管均设置背栅，所述背栅设置为与栅极等电位连接。
4.一种低功耗静态随机存储器，包括权利要求1-3中任一所述的静态随机存储器单元。
CN202011595923.8A 2020-12-29 2020-12-29 低功耗静态随机存储器单元以及存储器 Pending CN112634957A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011595923.8A CN112634957A (zh) 2020-12-29 2020-12-29 低功耗静态随机存储器单元以及存储器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011595923.8A CN112634957A (zh) 2020-12-29 2020-12-29 低功耗静态随机存储器单元以及存储器

Publications (1)

Publication Number Publication Date
CN112634957A true CN112634957A (zh) 2021-04-09

Family

ID=75287273

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011595923.8A Pending CN112634957A (zh) 2020-12-29 2020-12-29 低功耗静态随机存储器单元以及存储器

Country Status (1)

Country Link
CN (1) CN112634957A (zh)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101246740A (zh) * 2008-03-13 2008-08-20 复旦大学 一种超低功耗非挥发静态随机存取存储单元及其操作方法
CN101615424A (zh) * 2008-06-26 2009-12-30 台湾积体电路制造股份有限公司 八管低泄漏sram单元
CN103778954A (zh) * 2014-02-24 2014-05-07 哈尔滨工业大学 抗多节点翻转的存储器
US20150302917A1 (en) * 2014-04-17 2015-10-22 Stmicroelectronics International N.V. SRAM Cell and Cell Layout Method
US20160049189A1 (en) * 2014-08-13 2016-02-18 Stmicroelectronics Sa Method of minimizing the operating voltage of an sram cell
CN105448328A (zh) * 2014-05-27 2016-03-30 中芯国际集成电路制造(上海)有限公司 一种sram存储单元、sram存储器及其控制方法
US9490007B1 (en) * 2015-05-21 2016-11-08 Globalfoundries Inc. Device comprising a plurality of FDSOI static random-access memory bitcells and method of operation thereof
CN106952915A (zh) * 2016-01-07 2017-07-14 中国科学院上海微系统与信息技术研究所 一种soi八晶体管静态随机存储器单元及其制作方法
US9799393B1 (en) * 2016-05-31 2017-10-24 Globalfoundries Inc. Methods, apparatus and system for providing NMOS-only memory cells
CN110189780A (zh) * 2019-04-29 2019-08-30 安徽大学 一种隧穿场效应晶体管静态随机存储器单元的电路结构
CN111145810A (zh) * 2019-12-19 2020-05-12 华东师范大学 一种基于fdsoi器件背栅结构的静态随机存取存储器

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101246740A (zh) * 2008-03-13 2008-08-20 复旦大学 一种超低功耗非挥发静态随机存取存储单元及其操作方法
CN101615424A (zh) * 2008-06-26 2009-12-30 台湾积体电路制造股份有限公司 八管低泄漏sram单元
CN103778954A (zh) * 2014-02-24 2014-05-07 哈尔滨工业大学 抗多节点翻转的存储器
US20150302917A1 (en) * 2014-04-17 2015-10-22 Stmicroelectronics International N.V. SRAM Cell and Cell Layout Method
CN105448328A (zh) * 2014-05-27 2016-03-30 中芯国际集成电路制造(上海)有限公司 一种sram存储单元、sram存储器及其控制方法
US20160049189A1 (en) * 2014-08-13 2016-02-18 Stmicroelectronics Sa Method of minimizing the operating voltage of an sram cell
US9490007B1 (en) * 2015-05-21 2016-11-08 Globalfoundries Inc. Device comprising a plurality of FDSOI static random-access memory bitcells and method of operation thereof
CN106952915A (zh) * 2016-01-07 2017-07-14 中国科学院上海微系统与信息技术研究所 一种soi八晶体管静态随机存储器单元及其制作方法
US9799393B1 (en) * 2016-05-31 2017-10-24 Globalfoundries Inc. Methods, apparatus and system for providing NMOS-only memory cells
CN110189780A (zh) * 2019-04-29 2019-08-30 安徽大学 一种隧穿场效应晶体管静态随机存储器单元的电路结构
CN111145810A (zh) * 2019-12-19 2020-05-12 华东师范大学 一种基于fdsoi器件背栅结构的静态随机存取存储器

Similar Documents

Publication Publication Date Title
US7681628B2 (en) Dynamic control of back gate bias in a FinFET SRAM cell
JP6238431B2 (ja) ビット線プリチャージ電圧が低減されたｓｒａｍビットセル
US7313012B2 (en) Back-gate controlled asymmetrical memory cell and memory using the cell
JP5656875B2 (ja) デュアル技術トランジスタを用いた低リーク高性能スタティックランダムアクセスメモリセル
KR20050033464A (ko) Ｓｒａｍ 셀, 6ｔ ｓｒａｍ 셀 및 이를 구비한 메모리시스템
Liu et al. High read stability and low leakage cache memory cell
CN102779837B (zh) 一种六晶体管静态随机存储器单元及其制作方法
CN102290097B (zh) 一种sram存储器
CN112687308A (zh) 低功耗静态随机存储器单元以及存储器
Birla et al. Analysis of 8T SRAM Cell at Various Process Corners at 65 nm Process Technology.
CN107369466A (zh) 一种基于FinFET器件的三字线存储单元
US10354721B2 (en) Storage bitcell
CN112634957A (zh) 低功耗静态随机存储器单元以及存储器
Kishor et al. Design of a ternary FinFET SRAM cell
Upadhyay et al. A low power 9T SRAM cell design for both active and passive mode
CN107393581A (zh) 一种基于FinFET器件的单位线非对称存储单元
CN107393584B (zh) 一种基于FinFET器件的全摆幅单端读存储单元
CN104751876A (zh) 双端口sram结构
Kumar et al. A temperature compensated read assist for low Vmin and high performance high density 6T SRAM in FinFET technology
CN113628650B (zh) 静态随机存取存储器单元结构及静态随机存取存储器
Sharma et al. Performance and area scaling of 6T SRAM using SOI MOSFET at 32nm node
Romanovsky et al. Leakage reduction techniques in a 0.13 um SRAM cell
Gupta et al. A 32-nm Sub-Threshold 9T SRAM Bitcell with Improved Read and Write performance
Gautam et al. Performance comparison of 6T SRAM cell using bulk MOSFET and double gate (DG) MOSFET
Tawfik et al. Low-power and robust six-FinFET memory cell using selective gate-drain/source overlap engineering

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination