CN1126160C - 半导体晶片的封装方法及其所制成的产品 - Google Patents

Abstract

本发明涉及一种半导体晶片的封装方法及其所制成的产品，包含提供一具有数个接脚的导线架、提供至少一具有第一、二粘接表面的绝缘胶带层，在绝缘胶带层的第一粘附表面具有粘胶，第一粘接表面与导线架的接脚粘接并在对应在接脚处形成一触点容置空间，在每触点容置空间内容置一导电触点，提供一半导体晶片，半导体晶片具有一形成有数个对应绝缘胶带层的触点容置空间的粘接垫的粘接垫安装表面，及以加热处理方式将半导体晶片的粘接垫安装表面与绝缘胶带层的第二粘接表面及导电触点粘接。

Description

半导体晶片的封装方法及其所制成的产品

本发明涉及一种半导体晶片的封装方法及其所制成的产品，尤其涉及一种封装简易、降低产品不合格率且封装成本低的半导体晶片的封装方法及其所制成的产品。

如图1～4所示，是一种现有技术半导体晶片的封装方法。如图1所示，一在其顶表面上具有粘接垫100的晶片(die)10是以双面贴带12贴附在一导线架13的系杆(tiebar)130上，由此将该晶片10固定在该导线架上13上。该系杆130形成有一槽沟1300(参见图4所示)，从而可暴露该晶片10的粘接垫100。

如图2所示，该晶片10的每个粘接垫100与该导线架13的对应的接脚131是经由一般的打线方法来以粘接导线14，以形成电气连接。

如图3所示，作为外壳的一胶质材料15是通过一般的包封方法来包封该晶片10及该导线架13的一部份，以形成一集成电路。

而上述现有技术半导体晶片的封装方法存在以下的缺点：

1.打线成本高：由于该粘接垫100及接脚131的材质并不相同，但该导线14又必须由粘接垫100拉线至接脚131，所以该导线14必需使用导电性极佳的材质(如：金)，从而造成所需成本无法下降，并且打线方式必须使用价格较高的打线机来达成，以及，该打线机的打线头必需非常准确地对准粘接垫100，然而，在使用一定的次数后，该打线头就会出现偏斜而无法对准的情形，所以必须经常更换打线头，由此造成封装成本上升。

2.拉线的品质不易控制：由于该粘接垫100及接脚131之间具有一高度落差，使该导线14只能通过由导线14两端点分别与该粘接垫100及接脚131粘接来定位，造成该导线14的不稳定及拉线不易的缺点，因此使得合格率无法达到100％。

3.不易解除该外壳15的包封：由于当集成电路出现问题时，需将该外壳15除去，以检查何处出问题时，因为现有技术是以胶质材料来包封该晶片10，而利用人工操作化学药剂来除去该外壳15，不但耗时且成本高，并且在这种原因下，使回收的晶片10成本高，而使该晶片10无法取出再利用，造成资源的浪费。

本发明的目的在于提供一种封装简易、降低产品不良品率及封装成本低的半导体晶片装置的封装方法及其产品。

本发明的目的是这样实现的：

一种半导体晶片的封装方法，其特点是包含如下的步骤：

(a)提供一导线架，该导线架具有多个接脚；

(b)提供至少一个具有第一与第二粘接表面的绝缘胶带层，在绝缘胶带层的第一粘附表面具有粘胶，绝缘胶带层的第一粘接表面是与该导线架的接脚粘接并且在对应于该导线架的接脚处形成有一触点容置空间；

(c)在每个触点容置空间内容置一导电触点；

(d)提供一半导体晶片，该半导体晶片具有一形成有多个对应在该绝缘胶带层的触点容置空间的粘接垫的粘接垫安装表面；

(e)以加热处理方式将该半导体晶片的粘接垫安装表面与该绝缘胶带层的第二粘接表面及导电触点粘接，该第二粘接表面的粘胶具有一比该导电触点的熔点低的熔点，在该导电触点熔接粘接垫之前，该粘胶已熔接该半导体晶片的粘接垫安装表面，从而密封导电触点在触点容置空间内。

一种采用上述的方法制成的半导体集成电路，其特点是：包括一导线架、至少一个具有第一与第二粘接表面的绝缘胶带层以及一半导体晶片，所述的导线架具有数个接脚，所述的绝缘胶带层的第一粘附表面具有粘胶，各绝缘胶带层的第一粘接表面是与导线架的接脚粘接并且在对应该导线架的接脚处形成一触点容置空间，各该触点容置空间容置有一导电触点，所述的半导体晶片具有一形成有多个对应在该绝缘胶带层的触点容置空间的粘接垫的粘接垫安装表面，该粘接垫安装表面是以加热方式与该绝缘胶带层的第二粘接表面及导电触点粘接，该第二粘接表面的粘胶具有一比该导电触点的熔点低的熔点。

一种半导体晶片的封装方法，其特点是包含如下的步骤：

(a)提供一导线架，该导线架具有多个接脚；

(b)利用胶质材料作一包封体来放置该导线架，该包封体具有一底板及由该底板周缘向上延伸的侧壁，形成一容置空间，使该导线架的接脚的一端部位在该容置空间内，并且另一端部穿过该侧壁延伸出去；

(c)提供至少一个具有第一与第二粘接表面的绝缘胶带层，在绝缘胶带层的第一粘附表面具有粘胶，绝缘胶带层的第一粘接表面是与该导线架的接脚粘接并且在对应于该导线架的接脚处形成有一触点容置空间；

(d)在每个触点容置空间内容置一导电触点；

(e)提供一半导体晶片，该半导体晶片具有一形成有多个对应在该绝缘胶带层的触点容置空间的粘接垫的粘接垫安装表面；

(f)以加热处理方式将该半导体晶片的粘接垫安装表面与该绝缘胶带层的第二粘接表面及导电触点粘接，该第二粘接表面的粘胶具有一比该导电触点的熔点低的熔点，在该导电触点熔接该等粘接垫之前，该粘胶已熔接该半导体晶片的粘接垫安装表面，由此密封该导电触点于触点容置空间内；

(g)提供一密封该包封体的容置空间的胶质材料的覆盖物，以将半导体晶片包封起来，且该包封体的胶质材料具有一比该覆盖物的胶质材料的熔点高的熔点。

一种采用上述的方法制成的半导体集成电路，其特点是包含：一导线架、一胶质材料的包封体、至少一个具有第一与第二粘接表面的绝缘胶带层、一半导体晶片以及一胶质材料的覆盖物，所述的导线架具有数个接脚，所述的包封体具有一底板及由该底板周缘向上延伸的侧壁，并形成一容置空间，该导线架的接脚的一端部位在该容置空间内，并且另一端部穿过该侧壁延伸出去，所述的绝缘胶带层的第一粘附表面具有粘胶，绝缘胶带层的第一粘接表面与该导线架的接脚粘接，并且在对应该导线架的接脚处形成有一触点容置空间，各触点容置空间容置有一导电触点，该半导体晶片具有一形成有多个对应该绝缘胶带层的触点容置空间的粘接垫的粘接垫安装表面，该粘接垫安装表面是以加热方式来与该绝缘胶带层的第二粘接表面及导电触点粘接，并且该第二粘接表面的粘胶具有一比该导电触点的熔点低的熔点，该覆盖物是密封该包封体的容置空间，该包封体的胶质材料具有一比该覆盖物的胶质材料的熔点高的熔点。

本发明半导体晶片的封装方法及其所制成的产品由于半导体晶片的粘接垫与导线架的接脚是通过导电触点来电性连接，免除打线机的需求，使之成本下降；同时，由于各导电触点在半导体晶片的粘接垫安装表面与绝缘胶带垫粘接后都被密封，因此可避免氧化现象发生及因湿度造成两粘接垫之间的短路，延长了产品寿命；另外，由于本发明特殊包封方式，可利用加热方式将该覆盖物除去，就可检查该半导体晶片及接脚，而且可容易将该半导体晶片5取出再回收利用，避免资源的浪费。

通过以下对本发明半导体晶片的封装方法及其所制成的产品的若干实施例结合其附图的描述，可以进一步理解本发明的目的、基本结构特征和优点。其中，附图为：

图1～3是现有技术半导体晶片的封装方法的横截面结构示意图。

图4是现有技术半导体晶片的封装方法中所使用的导线架的俯视结构示意图。

图5～8是本发明半导体晶片的封装方法第一实施例中横截面结构示意图。

图9是本发明第一实施例的立体结构示意图。

图10是本发明第二实施例的其中一个制作步骤的侧视结构示意图。

图11～12是本发明第三较佳实施例的部分制作步骤的侧视结构示意图。

图13是本发明第四较佳实施例的立体结构示意图。

图14是本发明第五较佳实施例的立体结构示意图。

图15是本发明第六较佳实施例的立体结构示意图。

图16～17是本发明第七较佳实施例的部分制作步骤的横截面结构示意图。

图18是本发明第八较佳实施例的横截面结构示意图。

为了方便说明，在以下的实施例中，相同或类似的元件以相同的标号表示。

如图5～9所示，这是本发明半导体晶片的封装方法第一较佳实施例的结构示意图，其中，标号2(参见图8)是半导体集成电路，其包含一导线架3、二绝缘胶带层4及一半导体晶片5。

所述的导线架3具有多个接脚30，在本实施例中，接脚30的设置是以两排纵向排列，且位在同一排的两相邻接脚30间隔一定距离(如图9)。

所述的各绝缘胶带层4具有呈相对的第一和第二粘接表面40、42。该第一粘接表面40是以加热处理方式粘附在该导线架的对应的接脚30，各绝缘胶带层4是根据该导线架3的接脚30处以激光方式设置有多数个贯孔44，且使每个贯孔44暴露一对应的接脚30。

在各接脚30与形成暴露对应的接脚30的贯孔44的孔壁46之间形成一触点容置空间。该触点容置空间是用以容置一由导电金属材料形成的导电触点48，在本实施例中，一锡球被植入至该触点容置空间内作为导电触点48。

所述的半导体晶片5具有一粘接垫安装表面52，该粘接垫安装表面52设置有多个对应在绝缘胶带层4的触点容置空间的粘接垫50。

该半导体晶片5的粘接垫安装表面52是在加热处理下贴附至绝缘胶带层4的第二粘接表面42及导电触点48。在本实施例中，因为该第二粘接表面42的粘胶43具有比导电触点48更低的熔点，因此，在加热处理时，在该导电触点48熔化之前，该第二粘接表面42的粘胶43已熔接至该半导体晶片5的粘接垫安装表面50上，使在各触点容置空间内的导电触点48在熔化时都会被密封在该触点容置空间内，不会意外地溢出而与相邻的导电触点54接触。最后再利用胶质材料作为外壳6以与一般相同的封装方式将部分的导线架3与半导体晶片5包封起来。

如图10所示，这是本发明的第二较佳实施例，在本实施例中，是以如导电银胶般的导电胶容置在触点容置空间内作为导电触点48。

如图11～12所示，这是本发明的第三较佳实施例，在本实施例中，是将一导电金属材料49(例如金或铝球)先容置在触点容置空间内，然后，再以化学电镀方式形成该导电触点48。

如图13所示，这是本发明的第四较佳实施例，在本实施例中，所述的半导体晶片5的数个粘接垫50是以等距离间隔纵向排列，并且该导线架3的接脚30也对应调整。

如图14所示，这是本发明的第五较佳实施例，在本实施例中，所述的半导体晶片5的数个粘接垫50是沿该晶片5的周缘设置，并且该导线架3的接脚30也对应调整。

如图15所示，这是本发明的第六较佳实施例，在本实施例中，所述的半导体晶片5的数个粘接垫50是分布在该晶片5两端部，并且在各端部的这些粘接垫50依两排横向排列，该导线架3的接脚30也对应调整。

如图16～17所示，这是本发明的第七较佳实施例，在本实施例中，与前述实施例不同处在于包封方式不同，该半导体集成电路2还包括一胶质材料的包封体60及一胶质材料的覆盖物61来取代外壳6，首先(参见图16)对该导线架3进行局部包封，使该导线架3设置在包封体60内，该包封体60具有一底板601及由该底板601周缘向上延伸的侧壁602，形成一容置空间603，使该导线架3的接脚30的一端部31(参见图17)位于该容置空间603内，并且另一端部32穿过侧壁602延伸出去，在本实施例中，该包封体60是可利用一般的胶质材料来制作，然后将绝缘胶带层4及半导体晶片5以前述实施例所提及的结构设置在该导线架3的接脚30上，最后，在本实施例中，该覆盖物61是覆盖在与该半导体晶片5粘接垫安装表面52相对的另一表面54，以将该半导体晶片5包封起来，并且该包封体60的胶质材料具有一比该覆盖物61的胶质材料的熔点高的熔点，在本实施例中，为了加强该覆盖物61与包封体60之间的固定关系，在该包封体60的侧壁602内环设一卡沟6022(见图16)，且在该覆盖物61的底缘向外延伸一对应该卡沟6022的凸缘612(见图17)，使该覆盖物61的凸缘612卡置在该包封体60的卡沟6022内固定，该覆盖物61的材质是环氧树脂(epoxy)，如需检查半导体晶片5及接脚3或回收半导体晶片5时，只需对该半导体集成电路2进行加热，在加热至一预定程度后，该覆盖物61会融化，此时，将该覆盖物61除去后，就可检查该半导体晶片5及接脚31，或将该半导体晶片5取出再利用。

如图18所示，这是本发明的第八较佳实施例，在本实施例中，与上述第七实施例不同处在于：所述的覆盖物61’是充填该包封体60’的容置空间603’，而来包封该半导体晶片5。

综上所述，本发明半导体晶片的封装方法及其所制成的产品具有如后所述的优点：

1.降低成本：由于半导体晶片5的粘接垫50与该导线架3的接脚30是通过导电触点48来电性连接，免除打线机的需求，因此制造成本下降。

2.延长产品寿命：由于每个导电触点48在半导体晶片5的粘接垫安装表面50与绝缘胶带垫4粘接后都被密封，因此可避免氧化现象发生及因湿度造成两粘接垫30之间的短路。

3.降低产品不合格率：由于本发明是通过由导电触点48的设计，因此不会因现有技术打线的合格率问题而影响半导体集成电路2的生产品质。

4.可易于解除外壳6包封状态：由于通过本发明的特殊包封方式，当该半导体集成电路2如因某些因素需检查时，可利用加热方式将该覆盖物61除去，就可检查该半导体晶片5及接脚3，而且可容易将该半导体晶片5取出再回收利用，避免资源的浪费。

Claims (28)

1.一种半导体晶片的封装方法，其特征在于包含如下的步骤：

(a)提供一导线架，该导线架具有多个接脚；

(b)提供至少一个具有第一与第二粘接表面的绝缘胶带层，在绝缘胶带层的第一粘附表面具有粘胶，绝缘胶带层的第一粘接表面是与该导线架的接脚粘接并且在对应于该导线架的接脚处形成有一触点容置空间；

(c)在每个触点容置空间内容置一导电触点；

(d)提供一半导体晶片，该半导体晶片具有一形成有多个对应在该绝缘胶带层的触点容置空间的粘接垫的粘接垫安装表面；

(e)以加热处理方式将该半导体晶片的粘接垫安装表面与该绝缘胶带层的第二粘接表面及导电触点粘接，该第二粘接表面的粘胶具有一比该导电触点的熔点低的熔点，在该导电触点熔接粘接垫之前，该粘胶已熔接该半导体晶片的粘接垫安装表面，从而密封导电触点在触点容置空间内。

2.如权利要求1所述的半导体晶片的封装方法，其特征在于：所述的封装方法还包含以下的步骤：(f)利用胶质材料作为外壳来将该半导体晶片包封起来。

3.如权利要求1所述的半导体晶片的封装方法，其特征在于：在所述的步骤(b)中，各绝缘胶带层的第一粘接表面是以加热处理方式来将该第一粘接表面的粘胶熔接至该导线架对应的接脚。

4.如权利要求1所述的半导体晶片的封装方法，其特征在于：在所述的步骤(c)中，是在每个触点容置空间植入一锡球作为导电触点。

5.如权利要求1所述的半导体晶片的封装方法，其特征在于：在所述的该步骤(c)中，是在每个触点容置空间容置导电胶作为导电触点。

6.如权利要求1所述的半导体晶片的封装方法，其特征在于：在所述的该步骤(c)中，是先在每个触点容置空间容置导电金属材料，再以化学电镀方式形成导电触点。

7.一种采用权利要求1所述的方法制成的半导体集成电路，其特征在于：包括一导线架、至少一个具有第一与第二粘接表面的绝缘胶带层以及一半导体晶片，所述的导线架具有数个接脚，所述的绝缘胶带层的第一粘附表面具有粘胶，绝缘胶带层的第一粘接表面是与导线架的接脚粘接并且在对应该导线架的接脚处形成一触点容置空间，各该触点容置空间容置有一导电触点，所述的半导体晶片具有一形成有多个对应在该绝缘胶带层的触点容置空间的粘接垫的粘接垫安装表面，该粘接垫安装表面是以加热方式与该绝缘胶带层的第二粘接表面及导电触点粘接，该第二粘接表面的粘胶具有一比该导电触点的熔点低的熔点。

8.如权利要求7所述的半导体集成电路，其特征在于：所述的半导体集成电路还包括一胶质材料所形成的外壳，该外壳是包封该半导体晶片及该导线架的一部份。

9.如权利要求7所述的半导体集成电路，其特征在于：所述的每一绝缘胶带层的第一粘接表面具有熔接至该导线架的接脚的粘胶。

10.如权利要求7所述的半导体集成电路，其特征在于：所述的每一导电触点是通过由植入一锡球形成。

11.如权利要求7所述的半导体集成电路，其特征在于：所述的每一导电触点是由导电胶形成。

12.如权利要求7所述的半导体集成电路，其特征在于：所述的每一导电触点是通过由先在每个触点容置空间容置导电金属材料，再以化学电镀方式形成。

13.一种半导体晶片的封装方法，其特征在于包含如下的步骤：

(a)提供一导线架，该导线架具有多个接脚；

(b)利用胶质材料作一包封体来放置该导线架，该包封体具有一底板及由该底板周缘向上延伸的侧壁，形成一容置空间，使该导线架的该等接脚的一端部位在该容置空间内，并且另一端部穿过该侧壁延伸出去；

(c)提供至少一个具有第一与第二粘接表面的绝缘胶带层，在绝缘胶带层的第一粘附表面具有粘胶，绝缘胶带层的第一粘接表面是与该导线架的接脚粘接并且在对应于该导线架的接脚处形成有一触点容置空间；

(d)在每个触点容置空间内容置一导电触点；

(e)提供一半导体晶片，该半导体晶片具有一形成有多个对应在该绝缘胶带层的触点容置空间的粘接垫的粘接垫安装表面；

(f)以加热处理方式将该半导体晶片的粘接垫安装表面与该绝缘胶带层的第二粘接表面及导电触点粘接，该第二粘接表面的粘胶具有一比该导电触点的熔点低的熔点，在该导电触点熔接该等粘接垫之前，该粘胶已熔接该半导体晶片的粘接垫安装表面，由此密封该导电触点于触点容置空间内；

(g)提供一密封该包封体的容置空间的胶质材料的覆盖物，以将半导体晶片包封起来，且该包封体的胶质材料具有一比该覆盖物的胶质材料的熔点高的熔点。

14.如权利要求13所述的半导体晶片的封装方法，其特征在于：在所述的该步骤(c)中，所述的各绝缘胶带层的第一粘接表面是以加热处理方式来将该第一粘接表面的粘胶熔接至该导线架对应的接脚。

15.如权利要求13所述的半导体晶片的封装方法，其特征在于：在所述的该步骤(d)中，是在每个触点容置空间植入一锡球作为导电触点。

16.如权利要求13所述的半导体晶片的封装方法，其特征在于：在所述的该步骤(d)中，是在每个触点容置空间容置导电胶作为导电触点。

17.如权利要求13所述的半导体晶片的封装方法，其特征在于：在所述的该步骤(c)中，是先在每个触点容置空间容置导电金属材料，再以化学电镀方式形成导电触点。

18.如权利要求13所述的半体体晶片的封装方法，其特征在于：在所述的步骤(g)中，该覆盖物是覆盖在与半导体晶片的粘接垫安装表面相对的另一表面。

19.如权利要求13所述的半导体晶片的封装方法，其特征在于：在所述的步骤(g)中，该覆盖物是填充该包封体的容置空间。

20.如权利要求13或18或19所述的半导体晶片的封装方法，其特征在于：在所述的步骤(g)中，该覆盖物的材质是环氧树脂。

21.一种采用权利要求13所述的方法制成的半导体集成电路，其特征在于包含：一导线架、一胶质材料的包封体、至少一个具有第一与第二粘接表面的绝缘胶带层、一半导体晶片以及一胶质材料的覆盖物，所述的导线架具有数个接脚，所述的包封体具有一底板及由该底板周缘向上延伸的侧壁，并形成一容置空间，该导线架的接脚的一端部位在该容置空间内，并且另一端部穿过该侧壁延伸出去，所述的绝缘胶带层的第一粘附表面具有粘胶，绝缘胶带层的第一粘接表面与该导线架的接脚粘接，并且在对应该导线架的接脚处形成有一触点容置空间，各触点容置空间容置有一导电触点，该半导体晶片具有一形成有多个对应该绝缘胶带层的触点容置空间的粘接垫的粘接垫安装表面，该粘接垫安装表面是以加热方式来与该绝缘胶带层的第二粘接表面及导电触点粘接，并且该第二粘接表面的粘胶具有一比该导电触点的熔点低的熔点，该覆盖物是密封该包封体的容置空间，该包封体的胶质材料具有一比该覆盖物的胶质材料的熔点高的熔点。

22.如权利要求21所述的半导体集成电路，其特征在于：所述的每一绝缘胶带层的第一粘附表面具有熔接至该导线架的接脚的粘胶。

23.如权利要求21所述的半导体集成电路，其特征在于：所述的每一导电触点是通过由植入一锡球形成。

24.如权利要求21所述的半导体集成电路，其特征在于：所述的每一导电触点是由导电胶形成。

25.如权利要求21所述的半导体集成电路，其特征在于：所述的每一导电触点先在每个触点容置空间容置导电金属材料，再以化学电镀方式形成。

26.如权利要求21所述的半导体集成电路，其特征在于：所述的覆盖物是覆盖在该半导体晶片与该粘接垫安装表面相对的另一表面。

27.如权利要求21所述的半导体集成电路，其特征在于：所述的覆盖物是充填该包封体的容置空间内。

28.如权利要求21或26或27所述的半导体集成电路，其特征在于：所述的覆盖物的材质是环氧树脂。

Images