CN112612048B - 驱动电路、平板探测器及驱动方法 - Google Patents

Abstract

本申请实施例提供了一种驱动电路、平板探测器及驱动方法。驱动电路，应用于平板探测器，包括：栅极驱动模块和至少两组移位寄存电路；每组移位寄存电路用于与平板探测器中的一个探测区域相对应；每组移位寄存电路的各移位寄存单元的输出端，用于与对应的探测区域中的像素电路的一个栅极信号线电连接；栅极驱动模块与每组移位寄存电路电连接，用于将控制信号输入每组移位寄存电路，对各探测区域进行符合设计条件的扫描。本申请实施例可以兼容整个探测区域的多种扫描方式。

Description

驱动电路、平板探测器及驱动方法

技术领域

本申请涉及平板探测器技术领域，具体而言，本申请涉及一种驱动电路、平板探测器及驱动方法。

背景技术

目前，平板探测器FPXD已成为X光探测的主流传感方式。现有平板探测器FPXD的设计中，一般都采用COF柔性电路板的驱动方式。由于平板探测器FPXD的像素电路的栅极信号线是直接与COF柔性电路板电连接，通过COF柔性电路板直接驱动像素电路，以实现探测区域的扫描。

但是，现有的平板探测器FPXD不能兼容探测区域的多种扫描方式。

发明内容

本申请针对现有方式的缺点，提出一种驱动电路、平板探测器及驱动方法，用以解决现有技术存在的平板探测器FPXD不能兼容探测区域的多种扫描方式技术问题。

第一方面，本申请实施例提供一种驱动电路，应用于平板探测器，包括：栅极驱动模块和至少两组移位寄存电路；

每组移位寄存电路用于与平板探测器中的一个探测区域相对应；

每组移位寄存电路的各移位寄存单元的输出端，用于与对应的探测区域中的像素电路的一个栅极信号线电连接；

栅极驱动模块与每组移位寄存电路电连接，用于将控制信号输入每组移位寄存电路，对各探测区域进行符合设计条件的扫描。

在一个可能的实现方式中，每组移位寄存电路的各移位寄存单元依次级联，以对各探测区域进行逐行扫描。

在一个可能的实现方式中，驱动电路包括两组移位寄存电路；

两组移位寄存电路位于探测区域的一侧；

两组移位寄存电路的第一个移位寄存单元至最后一个移位寄存单元，均沿整个探测区域的中间向外侧方向依次布置。

在一个可能的实现方式中，移位寄存单元包括：触发模块、上拉模块和输出模块；

触发模块的控制端、第一端、第二端、第三端，分别与移位寄存单元的输入端、第一电平端、第一节点和第二节点电连接；

上拉模块包括存储子模块和第一开关子模块；

存储子模块的第一端、第二端，分别与第一节点、移位寄存单元的输出端电连接；

第一开关子模块的控制端、第一端、第二端，分别与第一节点、第三节点和第二电平端电连接；

输出模块的控制端、第一端、第二端，分别与第一节点、第四电平端、移位寄存单元的输出端电连接；第四电平端用于接收栅极驱动模块输出的控制信号中的时钟信号。

在一个可能的实现方式中，移位寄存单元还包括第一下拉模块和第一复位模块；

第一下拉模块的第一端、第二端、第三端、第四端、第五端、第六端，分别与第三电平端、第二节点、第一节点、第三节点、移位寄存单元的输出端、第二电平端电连接；

第一复位模块的控制端、第一端、第二端、第三端，分别与移位寄存单元的第一复位端、第五电平端、第一节点、第二节点电连接。

在一个可能的实现方式中，移位寄存单元还包括第二下拉模块，上拉模块还包括第二开关子模块；

第二下拉模块的第一端、第二端、第三端、第四端、第五端、第六端，分别与第六电平端、第二节点、第一节点、第四节点、移位寄存单元的输出端、第二电平端电连接；

第二开关子模块的控制端、第一端、第二端，分别与第一节点、第四节点、第二电平端电连接。

在一个可能的实现方式中，移位寄存单元还包括第二复位模块；

第二复位模块的控制端、第一端、第二端，分别与移位寄存单元的第二复位端、移位寄存单元的输出端、第二电平端电连接。

在一个可能的实现方式中，移位寄存单元还包括去噪模块；

去噪模块的控制端和第一端均与移位寄存单元的输出端电连接，去噪模块的第二端与第二节点电连接。

第二方面，本申请实施例提供一种平板探测器，包括第一方面的驱动电路；

平板探测器还包括至少两个探测区域以及与探测区域对应的像素电路；

每组移位寄存电路与平板探测器中的一个探测区域相对应；

每组移位寄存电路的各移位寄存单元的输出端，与对应的探测区域中的像素电路的一个栅极信号线电连接。

第三方面，本申请实施例提供一种驱动方法，应用于第一方面的驱动电路，包括：

每组移位寄存电路接收栅极驱动模块输出的控制信号；

每组移位寄存电路的各移位寄存单元的输出端，向对应的平板探测器的一个探测区域中的像素电路的栅极信号线输出栅极信号，对各探测区域进行符合设计条件的扫描。

在一个可能的实现方式中，每组移位寄存电路的各移位寄存单元的输出端，向对应的平板探测器的一个探测区域中的像素电路的栅极信号线输出栅极信号，对各探测区域进行符合设计条件的扫描，包括：

每组移位寄存电路的各移位寄存单元的输出端，依次向对应的平板探测器的一个探测区域中的像素电路的栅极信号线输出栅极信号，对各探测区域进行逐行扫描；每组移位寄存电路的各移位寄存单元依次级联。

在一个可能的实现方式中，每组移位寄存电路接收栅极驱动模块输出的控制信号，包括：

两组移位寄存电路的第一个移位寄存单元同时接收栅极驱动模块输出的控制信号；

每组移位寄存电路的各移位寄存单元的输出端，向对应的平板探测器的一个探测区域中的像素电路的栅极信号线输出栅极信号，对各探测区域进行符合设计条件的扫描，包括：

两组移位寄存电路的各级联的移位寄存单元的输出端，依次向对应的平板探测器的一个探测区域中的像素电路的栅极信号线输出栅极信号，对两个探测区域同时进行逐行扫描。

在一个可能的实现方式中，每组移位寄存电路的各移位寄存单元的输出端，向对应的平板探测器的一个探测区域中的像素电路的栅极信号线输出栅极信号，包括：

初始阶段，控制当前移位寄存单元的第三电平端输出第一电平，第三节点为第一电平，当前移位寄存单元的输出端为第二电平；

第一充电阶段，控制当前移位寄存单元的第四电平端输出第二电平，当前移位寄存单元的输入端接收上一级移位寄存单元的输出端的第一电平，使得当前移位寄存单元的触发模块的第一端和第二端导通，对第一节点进行充电，使得当前移位寄存单元的第一开关子模块的第一端和第二端导通，拉低第三节点的电平，使得当前移位寄存单元的输出端保持第二电平；

第二充电阶段，控制当前移位寄存单元的第四电平端输出第一电平，当前移位寄存单元的输入端接收上一级移位寄存单元的输出端的第二电平，输出模块的第一端和第二端导通，在存储子模块的作用下，继续提升第一节点的电平，使得当前移位寄存单元的输出端向对应的平板探测器的一个探测区域中的像素电路的栅极信号线输出第一电平，作为栅极信号。

在一个可能的实现方式中，第二充电阶段之后，还包括：

第一复位阶段，控制当前移位寄存单元的第四电平端输出第二电平，当前移位寄存单元的输入端接收上一级移位寄存单元的输出端的第二电平，控制当前移位寄存单元的第一复位端输出第一电平，当前移位寄存单元的第一下拉模块的第一端和第三端导通，第一下拉模块的第五端和第六端导通，使得当前移位寄存单元的输出端向下一级移位寄存单元输出第二电平。

在一个可能的实现方式中，第一复位阶段之后还包括：

复位保持阶段，控制第四电平端输出第一电平，维持第三电平端输出第一电平，第三节点为第一电平，第一下拉模块的第一端和第三端持续导通，第一下拉模块的第五端和第六端持续导通，使得当前移位寄存单元的输出端持续输出第二电平。

本申请实施例提供的技术方案带来的有益技术效果包括：

本申请实施例的驱动电路包括至少两组移位寄存电路，并将栅极驱动模块与每组移位寄存电路电连接，在栅极驱动模块将控制信号输入每组移位寄存电路时，每组移位寄存电路的各移位寄存单元的输出端向对应的探测区域中的像素电路的栅极信号线输出栅极信号。由于本申请实施例通过至少两组移位寄存电路驱动像素电路，可以根据实际需要设计各移位寄存电路的各移位寄存单元输出栅极信号的时间，对各探测区域进行符合设计条件的扫描，例如：对各探测区域逐一扫描、同时扫描、间隔跳扫等模式，从而可以兼容整个探测区域的多种扫描方式。

本申请附加的方面和优点将在下面的描述中部分给出，这些将从下面的描述中变得明显，或通过本申请的实践了解到。

附图说明

本申请上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中：

图1为本申请实施例提供的一种驱动电路与像素电路电连接的结构示意图；

图2为本申请实施例提供的一种平板探测器的结构示意图；

图3为本申请实施例提供的一种移位寄存单元的框架示意图；

图4为本申请实施例提供的一种移位寄存电路的结构示意图；

图5为本申请实施例提供的一种移位寄存单元的电路结构示意图；

图6为本申请实施例提供的一种驱动方法的流程图；

图7为本申请实施例提供的移位寄存单元的驱动时序图。

附图标记：

10-驱动电路；

110-栅极驱动模块；

120-移位寄存电路、121-移位寄存单元、1211-触发模块、1212-上拉模块、1212a-存储子模块、1212b-第一开关子模块、1212c-第二开关子模块、1213-输出模块1213、1214-第一下拉模块、1215-第二下拉模块、1216-第一复位模块、1217-第二复位模块、1218-去噪模块；

INPUT-输入端、OUTPUT-输出端、VDS-第一电平端、VSS-第二电平端、CLK-第四电平端、VDD1-第三电平端、VSD-第五电平端、VDD2-第六电平端、RESET-第一复位端、GCL-第二复位端；

PU-第一节点、A-第二节点、PD1-第三节点、PD2-第四节点；

M1-第一开关器件、M2-第二开关器件、M3-第三开关器件、M4-第四开关器件、M5-第五开关器件、M6-第六开关器件、M7-第七开关器件、M8-第八开关器件、M9-第九开关器件、M10-第十开关器件、M11-第十一开关器件、M12-第十二开关器件、M13-第十三开关器件、M14-第十四开关器件、M15-第十五开关器件、C-存储电容；

200-像素电路；

300-探测区域、310-第一探测区域、320-第二探测区域。

具体实施方式

下面详细描述本申请，本申请的实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的部件或具有相同或类似功能的部件。此外，如果已知技术的详细描述对于示出的本申请的特征是不必要的，则将其省略。下面通过参考附图描述的实施例是示例性的，仅用于解释本申请，而不能解释为对本申请的限制。

本技术领域技术人员可以理解，除非另外定义，这里使用的所有术语(包括技术术语和科学术语)，具有与本申请所属领域中的普通技术人员的一般理解相同的意义。还应该理解的是，诸如通用字典中定义的那些术语，应该被理解为具有与现有技术的上下文中的意义一致的意义，并且除非像这里一样被特定定义，否则不会用理想化或过于正式的含义来解释。

本技术领域技术人员可以理解，除非特意声明，这里使用的单数形式“一”、“一个”、“所述”和“该”也可包括复数形式。应该进一步理解的是，本申请的说明书中使用的措辞“包括”是指存在所述特征、整数、步骤、操作、元件和/或组件，但是并不排除存在或添加一个或多个其他特征、整数、步骤、操作、元件、组件和/或它们的组。应该理解，当我们称元件被“连接”或“耦接”到另一元件时，它可以直接连接或耦接到其他元件，或者也可以存在中间元件。此外，这里使用的“连接”或“耦接”可以包括无线连接或无线耦接。这里使用的措辞“和/或”包括一个或更多个相关联的列出项的全部或任一单元和全部组合。

本申请的发明人进行研究发现，平板探测器FPXD在涉及到动态显示双边读取的需求时，需要将屏幕一分为二，栅极信号线Gate扫描方向由单向扫描改为双边同时扫描，可以大大提高动态FPXD的帧频。但是，由于分辨率和用于驱动栅极信号线Gate的G-COF柔性电路板的数量的限制，G-COF数量如果不是偶数，就不能实现平均分配的要求，那么就无法做到双边读取，不能兼容探测区域的多种扫描方式。

本申请提供的驱动电路、平板探测器及驱动方法，旨在解决现有技术的如上技术问题。

下面以具体地实施例对本申请的技术方案以及本申请的技术方案如何解决上述技术问题进行详细说明。

本申请实施例提供一种驱动电路10，应用于平板探测器，参见图1和图2所示，该驱动电路10包括：栅极驱动模块110和至少两组移位寄存电路120。

每组移位寄存电路120用于与平板探测器中的一个探测区域300相对应；

每组移位寄存电路120的各移位寄存单元121的输出端OUTPUT，用于与对应的探测区域300中的像素电路200的一个栅极信号线电连接；

栅极驱动模块110与每组移位寄存电路120电连接，用于将控制信号输入每组移位寄存电路120，对各探测区域300进行符合设计条件的扫描。

基于上述技术方案，本申请实施例通过至少两组移位寄存电路120驱动像素电路200，可以根据实际需要设计各移位寄存电路120的各移位寄存单元121输出栅极信号的时间，对各探测区域300进行符合设计条件的扫描，例如：对各探测区域300逐一扫描、同时扫描、间隔跳扫等模式，从而可以兼容整个探测区域300的多种扫描方式。

可选地，栅极驱动模块110向移位寄存电路120输出控制信号，使得控制移位寄存电路120向栅极信号线输出栅极信号，控制信号包括时钟信号Clk。栅极驱动模块110将时钟信号Clk输入每组移位寄存电路120，以对各探测区域300进行符合设计条件的扫描。

可选地，各移位寄存单元121的输出端OUTPUT的电平可随着时钟信号Clk的电平的控制而变动。

在一些实施例中，参见图4所示，每组移位寄存电路120的各移位寄存单元121依次级联，以对各探测区域300进行逐行扫描。具体地，上一级移位寄存单元121的输出端OUTPUT与下一级移位寄存单元121的输入端INPUT电连接。

可选地，移位寄存电路120采用GOA(GateDriveronArray，集成栅极驱动电路)。

本申请的发明人进一步研究发现，静态FPXD没有使用GOA驱动，主要原因是帧频较低，一般为1HZ(赫兹)，GOA输出的信号在低电平维持阶段容易受脉冲信号的干扰从而产生噪声。但是，对于动态FPXD产品，扫描帧频一般>30HZ，与显示产品驱动频率比较接近，对于低电平的维持要求降低，且本申请实施例的GOA电路的结构有利于低电平的维持，同时可以延长GOA电路的使用寿命。

在一些实施例中，参见图2所示，驱动电路10包括两组移位寄存电路120。两组移位寄存电路120位于探测区域300的一侧。两组移位寄存电路120的第一个移位寄存单元121至最后一个移位寄存单元121，均沿整个探测区域300的中间向外侧方向依次布置。基于上述实施例的结构，可以实现整个探测区域300从中间向外侧双边同时扫描。

可选地，在进行单边扫描时，驱动电路10包括至少两组移位寄存电路120，移位寄存电路120顺次排列，调整各移位寄存电路120接收栅极驱动模块110的时钟信号的时间，使得一个移位寄存电路120依次输出栅极信号完成后，下一个移位寄存电路120接着依次输出栅极信号从而实现单边扫描。

可选地，驱动电路10也可以包括三个、四个或更多移位寄存电路120，只需要各移位寄存电路120与平板探测器中的一个探测区域300相对应，且对应与像素电路200电连接，从而可以实现更多扫描方式。

在一些实施例中，参见图3和图4所示，移位寄存单元121包括：触发模块1211、上拉模块1212和输出模块1213。

触发模块1211的控制端、第一端、第二端、第三端，分别与移位寄存单元121的输入端INPUT、第一电平端VDS、第一节点PU和第二节点A电连接；

上拉模块1212包括存储子模块1212a和第一开关子模块1212b；

存储子模块1212a的第一端、第二端，分别与第一节点PU、移位寄存单元121的输出端OUTPUT电连接；

第一开关子模块1212b的控制端、第一端、第二端，分别与第一节点PU、第三节点PD1和第二电平端VSS电连接；

输出模块1213的控制端、第一端、第二端，分别与第一节点PU、第四电平端CLK、移位寄存单元121的输出端OUTPUT电连接；第四电平端CLK用于接收栅极驱动模块110输出的控制信号中的时钟信号Clk。

可选地，参见图5所示，触发模块1211包括第一开关器件M1和第二开关器件M2；

第一开关器件M1的第一极作为触发模块1211的第一端；

第一开关器件M1和第二开关器件M2的控制极，共同作为触发模块1211的控制端；

第一开关器件M1的第二极和第二开关器件M2的第一极共同作为触发模块1211的第三端；

第二开关器件M2的第二极作为触发模块1211的第二端。

可选地，第一开关子模块1212b包括第三开关器件M3；

第三开关器件M3的控制极、第一极、第二极，分别作为第一开关子模块1212b的控制端、第一端、第二端。

可选地，参见图5所示，存储子模块1212a包括存储电容C，存储电容C的第一端、第二端，分别作为存储子模块1212a的第一端、第二端。

可选地，参见图5所示，输出模块1213包括第四开关器件M4。

第四开关器件M4的控制极、第一极、第二极，分别作为输出模块1213的控制端、第一端、第二端。

在一些实施例中，参见图3和图4所示，移位寄存单元121还包括第一下拉模块1214和第一复位模块1216；

第一下拉模块1214的第一端、第二端、第三端、第四端、第五端、第六端，分别与第三电平端VDD1、第二节点A、第一节点PU、第三节点PD1、移位寄存单元121的输出端OUTPUT、第二电平端VSS电连接；

第一复位模块1216的控制端、第一端、第二端、第三端，分别与移位寄存单元121的第一复位端RESET、第五电平端VSD、第一节点PU、第二节点A电连接。

可选地，参见图5所示，第一下拉模块1214包括第五开关器件M5、第六开关器件M6和第七开关器件M7；

第五开关器件M5的控制极、第五开关器件M5的第一极、第六开关器件M6的控制极共同作为第一下拉模块1214的第一端；

第六开关器件M6的第一极、第二极分别作为第一下拉模块1214的第二端、第三端；

第五开关器件M5的第二极和第七开关器件M7的控制极，共同作为第一下拉模块1214的第四端；

第七开关器件M7的第一极、第二极，分别作为第一下拉模块1214的第四端、第五端。

可选地，参见图5所示，第一复位模块1216包括第八开关器件M8和第九开关器件M9；

第八开关器件M8和第九开关器件M9的控制极，共同作为第一复位模块1216的控制端；

第八开关器件M8的第一极作为第一复位模块1216的第一端；

第八开关器件M8的第二极和第九开关器件M9的第一极，共同作为第一复位模块1216的第三端；

第九开关器件M9的第二极作为第一复位模块1216的第二端。

在一些实施例中，参见图3和图4所示，移位寄存单元121还包括第二下拉模块1215，上拉模块1212还包括第二开关子模块1212c；

第二下拉模块1215的第一端、第二端、第三端、第四端、第五端、第六端，分别与第六电平端VDD2、第二节点A、第一节点PU、第四节点PD2、移位寄存单元121的输出端OUTPUT、第二电平端VSS电连接；

第二开关子模块1212c的控制端、第一端、第二端，分别与第一节点PU、第四节点PD2、第二电平端VSS电连接。

可选地，参见图5所示，第二下拉模块1215包括第十开关器件M10、第十一开关器件M11和第十二开关器件M12；

第十开关器件M10的控制极、第一极、第十一开关器件M11的控制极共同作为第二下拉模块1215的第一端；

第十一开关器件M11的第一极、第二极分别作为第二下拉模块1215的第二端、第三端；

第十开关器件M10的第二极和第十二开关器件M12的控制极，共同作为第二下拉模块1215的第四端；

第十二开关器件M12的第一极、第二极，分别作为第二下拉模块1215的第四端、第五端。

可选地，参见图5所示，第二开关子模块1212c包括第十三开关器件M13，第十三开关器件M13的控制极、第一极、第二极，分别作为第二开关子模块1212c的控制端、第一端、第二端。

本申请实施例具有第一下拉模块1214和第二下拉模块1215，第一下拉模块1214和第二下拉模块1215分时工作，工作周期分别为50％，避免了长时间的直流偏置而导致晶体管的老化，延长了驱动电路10的使用寿命，可应用于对信赖性有高要求的各种平板探测器。

在一些实施例中，参见图3和图4所示，移位寄存单元121还包括第二复位模块1217；

第二复位模块1217的控制端、第一端、第二端，分别与移位寄存单元121的第二复位端GCL、移位寄存单元121的输出端OUTPUT、第二电平端VSS电连接。

可选地，参见图5所示，第二复位模块1217包括第十四开关器件M14，第十四开关器件M14的控制极、第一极、第二极，分别作为第二复位模块1217的控制端、第一端、第二端。

在一些实施例中，参见图3和图4所示，移位寄存单元121还包括去噪模块1218；去噪模块1218的控制端和第一端均与移位寄存单元121的输出端OUTPUT电连接，去噪模块1218的第二端与第二节点A电连接。去噪模块1218用于降低输出端OUTPUT的噪声。

可选地，参见图5所示，去噪模块1218包括第十五开关器件M15，第十五开关器件M15的控制极、第一极、第二极，分别作为去噪模块1218的控制端、第一端、第二端。

可选地，参见图4所示，上一级移位寄存单元121的第一复位端RESET与下一级移位寄存单元121的输出端OUTPUT电连接。在本实施例中，CLK1、CLK2分别对应为两个移位寄存单元121的第四电平端CLK，第四电平端CLK接收栅极驱动模块110的时钟信号Clk，栅极驱动模块110的时钟信号依次输出到CLK1和CLK2，可以实现间隔跳扫。本申请实施例的两个时钟信号Clk，可以分别连接奇数行和偶数行移位寄存单元121，能够减小第四电平端CLK接收时钟信号Clk的频率，进一步降低功耗，时钟信号Clk数量可以根据实际需求和IC(IntegratedCircuit集成电路)实际输出能力来进行调整。

可选地，本申请实施例的各开关器件均为薄膜晶体管(Thin Film Transistor，TFT)，各开关器件的控制极为薄膜晶体管的栅极，若各开关器件的第一极为薄膜晶体管的源极，则各开关器件的第二极为薄膜晶体管的漏极；若各开关器件的第二极为薄膜晶体管的源极，则各开关器件的第一极为薄膜晶体管的漏极。

若各开关器件为N型TFT，则开关器件的控制极接收高电平信号导通；若各开关器件为P型TFT，则开关器件的控制极接收低电平信号导通。

本领域技术人员可以理解，当各晶体管均为N型TFT、P型TFT或各开关器件的第一极和第二极分别为TFT的不同的极时，可适应地调整本申请实施例提供的驱动电路10中各器件的电连接方式，适应地调整后的电连接方式仍然属于本申请实施例的保护范围。

基于同一发明构思，本申请实施例提供一种平板探测器，参见图2所示，该平板探测器包括本申请任一实施例的驱动电路10。

平板探测器还包括至少两个探测区域300以及与探测区域300对应的像素电路200；

每组移位寄存电路120与平板探测器中的一个探测区域300相对应；

每组移位寄存电路120的各移位寄存单元121的输出端OUTPUT，与对应的探测区域300中的像素电路200的一个栅极信号线电连接。

可选地，参见图2所示，整个探测区域300包括第一探测区域310和第二探测区域320，中间虚线是为了表示第一探测区域310和第二探测区域320的分界线，并不实际存在，箭头所示方向为读取方向。具体地，驱动电路10包括两组移位寄存电路120，两组移位寄存电路120位于探测区域300的一侧，两组移位寄存电路120的第一个移位寄存单元121至最后一个移位寄存单元121，均沿整个探测区域300的中间向外侧方向依次布置，从而可以对应实现从中间分界线分别向第一探测区域310和第二探测区域320的外侧同时进行双边扫描。

可选地，栅极驱动模块110通过调整输出给两组移位寄存电路120的信号，实现第一探测区域310和第二探测区域320均从两侧到中间或同一方向的双边扫描。同时，也可以基于本申请实施例的平板探测器的结构实现其他多种方式的扫描。

可选地，参见图2所示，栅极驱动模块110为G-COF柔性电路板，移位寄存电路120为GOA。平板探测器还包括多个D-COF柔性电路板和AEC(Automatic Exposure Control，自动曝光控制)。

可选地，各D-COF对应与像素电路200电连接，用于接收像素电路200输出的电信号，AEC与G-COF柔性电路板电连接，是通过探测器感光识别及控制，根据被照体的厚度、生理及病理特征给定合适千伏，能够准确地自动控制X线剂量获得适当的感光量，保证优秀的影像效果。

本申请实施例采用GOA和G-COF的驱动方式，同时GOA电路和栅极信号线Gate整合于阵列基板上，可以同时兼容多种扫描方案，只需调整时序，就可以实现单边读取、双边读取的转换。

同时，本申请实施例将将原有的G-COF直接驱动改为GOA驱动，可以不再受栅极信号线Gate行数和G-COF数的限制，将整个GOA分为上下两组GOA电路，由1个G-COF或者IC提供输入帧起始信号Stv、时钟信号Clk等控制信号，分别控制上下2组GOA电路的开启，实现上下两个探测区域300同时扫描和读取，从而将帧频提高为原来的一倍。

基于同一发明构思，本申请实施例提供一种驱动方法，应用于本申请任一实施例的驱动电路10，参见图6所示，该驱动方法包括如下步骤S601至步骤S602。

S601、每组移位寄存电路120接收栅极驱动模块110输出的控制信号。

可选地，控制信号包括时钟信号Clk。

S602、每组移位寄存电路120的各移位寄存单元121的输出端OUTPUT，向对应的平板探测器的一个探测区域300中的像素电路200的栅极信号线输出栅极信号，对各探测区域300进行符合设计条件的扫描。

在一些实施例中，步骤S602中，每组移位寄存电路120的各移位寄存单元121的输出端OUTPUT，向对应的平板探测器的一个探测区域300中的像素电路200的栅极信号线输出栅极信号，对各探测区域300进行符合设计条件的扫描，包括：

每组移位寄存电路120的各移位寄存单元121的输出端OUTPUT，依次向对应的平板探测器的一个探测区域300中的像素电路200的栅极信号线输出栅极信号，对各探测区域300进行逐行扫描；每组移位寄存电路120的各移位寄存单元121依次级联。

在一些实施例中，步骤S601中，每组移位寄存电路120接收栅极驱动模块110输出的控制信号，包括：

两组移位寄存电路120的第一个移位寄存单元121同时接收栅极驱动模块110输出的控制信号。

步骤S602中，每组移位寄存电路120的各移位寄存单元121的输出端OUTPUT，向对应的平板探测器的一个探测区域300中的像素电路200的栅极信号线输出栅极信号，对各探测区域300进行符合设计条件的扫描，包括：

两组移位寄存电路120的各级联的移位寄存单元121的输出端OUTPUT，依次向对应的平板探测器的一个探测区域300中的像素电路200的栅极信号线输出栅极信号，对两个探测区域300同时进行逐行扫描。

在一些实施例中，步骤S602中，每组移位寄存电路120的各移位寄存单元121的输出端OUTPUT，向对应的平板探测器的一个探测区域300中的像素电路200的栅极信号线输出栅极信号，包括：

初始阶段，控制当前移位寄存单元121的第三电平端VDD1输出第一电平，第三节点PD1为第一电平，当前移位寄存单元121的输出端OUTPUT为第二电平；

第一充电阶段，控制当前移位寄存单元121的第四电平端CLK输出第二电平，当前移位寄存单元121的输入端INPUT接收上一级移位寄存单元121的输出端OUTPUT的第一电平，使得当前移位寄存单元121的触发模块1211的第一端和第二端导通，对第一节点PU进行充电，使得当前移位寄存单元121的第一开关子模块1212b的第一端和第二端导通，拉低第三节点PD1的电平，使得当前移位寄存单元121的输出端OUTPUT保持第二电平。

第二充电阶段，控制当前移位寄存单元121的第四电平端CLK输出第一电平，当前移位寄存单元121的输入端INPUT接收上一级移位寄存单元121的输出端OUTPUT的第二电平，输出模块1213的第一端和第二端导通，在存储子模块1212a的作用下，继续提升第一节点PU的电平，使得当前移位寄存单元121的输出端OUTPUT向对应的平板探测器的一个探测区域300中的像素电路200的栅极信号线输出第一电平，作为栅极信号。

在一些实施例中，第二充电阶段之后，还包括：

第一复位阶段，控制当前移位寄存单元121的第四电平端CLK输出第二电平，当前移位寄存单元121的输入端INPUT接收上一级移位寄存单元121的输出端OUTPUT的第二电平，控制当前移位寄存单元121的第一复位端RESET输出第一电平，当前移位寄存单元121的第一下拉模块1214的第一端和第三端导通，第一下拉模块1214的第五端和第六端导通，使得当前移位寄存单元121的输出端OUTPUT向下一级移位寄存单元121输出第二电平。

在一些实施例中，第一复位阶段之后还包括：

复位保持阶段，控制第四电平端CLK输出第一电平，维持第三电平端VDD1输出第一电平，第三节点PD1为第一电平，第一下拉模块1214的第一端和第三端持续导通，第一下拉模块1214的第五端和第六端持续导通，使得当前移位寄存单元121的输出端OUTPUT持续输出第二电平。

可选地，第一复位阶段之后还包括：

第二复位阶段，控制当前移位寄存单元121的第二复位端GCL输出第一电平，所述驱动电路10的第二复位模块1217的第一端和第二端导通，保持当前移位寄存单元121的输出端OUTPUT输出第二电平。

作为一种示例，结合图5和图7所示，序号①②③④⑤分别初始阶段、第一充电阶段、第二充电阶段、第一复位阶段、复位保持阶段，图中时序依次为第四电平端CLK、第三电平端VDD1、第六电平端VDD2、第二复位端GCL、输入端INPUT、第一节点PU、节点PD(对应第三节点PD1或第四节点PD2)、输出端OUTPUT、第一复位端RESET处的电平信号。本申请实施例的各开关器件为N型TFT为例，高电平为第一电平，低电平为第二电平，当前移位寄存单元121的工作原理如下：

初始阶段，第三电平端VDD输出高电平，第六电平端VDD2输出低电平，此时第三节点PD1节点为高电平，第四节点PD2为低电平，输出端OUTPUT输出低电平。

第一充电阶段，输入端INPUT输出高电平，第四电平端CLK输出低电平，第一开关器件M1和第二开关器件M2导通，对第一节点PU充电，第一节点PU的高电平使第三开关器件M3和第十三开关器件M13导通，第三开关器件M3导通拉低第三节点PD1的电平，第四节点PD2继续维持低电平，输出端OUTPUT输出低电平。

第二充电阶段，输入端INPUT输出低电平，第四电平端CLK输出高电平，第四开关器件M4导通，通过存储电容C的自举效应，第一节点PU的高电平继续拉升，输出端OUTPUT的输出信号变为高电平，同时第三开关器件M3和第十三开关器件M13继续导通，使第三节点PD1和第四节点PD2维持低电平。

第一复位阶段，第四电平端CLK输出低电平，输入端INPUT输出低电平，第一复位端RESET输出高电平，第八开关器件M8和第九开关器件M9导通，第一节点PU被拉低，第四开关器件M4、第三开关器件M3和第十三开关器件M13关闭，第三节点PD1由于第三电平端VDD1输出的高电平的作用变为高电平，第五开关器件M5、第六开关器件M6和第七开关器件M7导通，第六开关器件M6拉低第一节点PU的电平，第七开关器件M7拉低输出端OUTPUT的输出电平，使得输出端OUTPUT输出为低电平。

复位保持阶段，第四电平端CLK输出高电平，第三电平端VDD1继续保持高电平，第三节点PD1为高电平，第五开关器件M5、第六开关器件M6和第七开关器件M7保持导通，使得输出端OUTPUT输出信号维持为低电平。

上述阶段完成之后，当前移位寄存单元121通过以上顺序完成移位寄存功能。

当一帧扫描完毕，进入第二复位阶段，第二复位端GCL输出高电平，第十四开关器件M14打开，对所有输出端OUTPUT进行再一次放电，保持输出的稳定。同时第三电平端VDD1与第六电平端VDD2的电平互换，第六电平端VDD2输出变为高电平，与第四节点PD2相连的第十开关器件M10、第十一开关器件M11和第十二开关器件M12开始工作，上一帧工作的第五开关器件M5、第六开关器件M6和第七开关器件M7停止工作，这样两组晶体管分时工作，工作周期约为50％，晶体管直流偏置的时间降为原来的一半，极大程度提高了晶体管的使用寿命。

本技术领域技术人员可以理解，本申请中已经讨论过的各种操作、方法、流程中的步骤、措施、方案可以被交替、更改、组合或删除。进一步地，具有本申请中已经讨论过的各种操作、方法、流程中的其他步骤、措施、方案也可以被交替、更改、重排、分解、组合或删除。进一步地，现有技术中的具有与本申请中公开的各种操作、方法、流程中的步骤、措施、方案也可以被交替、更改、重排、分解、组合或删除。

术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中，除非另有说明，“多个”的含义是两个或两个以上。

应该理解的是，虽然附图的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，其可以以其他的顺序执行。而且，附图的流程图中的至少一部分步骤可以包括多个子步骤或者多个阶段，这些子步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，其执行顺序也不必然是依次进行，而是可以与其他步骤或者其他步骤的子步骤或者阶段的至少一部分轮流或者交替地执行。

以上所述仅是本申请的部分实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本申请的保护范围。

Claims (13)

1.一种驱动电路，应用于平板探测器，其特征在于，包括：栅极驱动模块和两组移位寄存电路；

每组所述移位寄存电路用于与所述平板探测器中的一个探测区域相对应；每组所述移位寄存电路的各所述移位寄存单元依次级联，以对每个所述探测区域进行逐行扫描；

两组所述移位寄存电路位于所述探测区域的一侧；两组所述移位寄存电路的第一个移位寄存单元至最后一个移位寄存单元，均沿整个探测区域的中间向外侧方向依次布置；

每组所述移位寄存电路的各所述移位寄存单元的输出端，用于与对应的所述探测区域中的像素电路的一个栅极信号线电连接；

所述栅极驱动模块与每组所述移位寄存电路电连接，用于将控制信号输入每组所述移位寄存电路，对各所述探测区域进行符合设计条件的扫描。

2.根据权利要求1所述的驱动电路，其特征在于，所述移位寄存单元包括：触发模块、上拉模块和输出模块；

所述触发模块的控制端、第一端、第二端、第三端，分别与所述移位寄存单元的输入端、第一电平端、第一节点和第二节点电连接；

所述上拉模块包括存储子模块和第一开关子模块；

所述存储子模块的第一端、第二端，分别与第一节点、所述移位寄存单元的输出端电连接；

所述第一开关子模块的控制端、第一端、第二端，分别与所述第一节点、第三节点和第二电平端电连接；

所述输出模块的控制端、第一端、第二端，分别与所述第一节点、第四电平端、所述移位寄存单元的输出端电连接；所述第四电平端用于接收所述栅极驱动模块输出的控制信号中的时钟信号。

3.根据权利要求2所述的驱动电路，其特征在于，所述移位寄存单元还包括第一下拉模块和第一复位模块；

所述第一下拉模块的第一端、第二端、第三端、第四端、第五端、第六端，分别与第三电平端、所述第二节点、所述第一节点、所述第三节点、所述移位寄存单元的输出端、所述第二电平端电连接；

所述第一复位模块的控制端、第一端、第二端、第三端，分别与所述移位寄存单元的第一复位端、第五电平端、所述第一节点、所述第二节点电连接。

4.根据权利要求3所述的驱动电路，其特征在于，所述移位寄存单元还包括第二下拉模块，所述上拉模块还包括第二开关子模块；

所述第二下拉模块的第一端、第二端、第三端、第四端、第五端、第六端，分别与第六电平端、所述第二节点、所述第一节点、第四节点、所述移位寄存单元的输出端、所述第二电平端电连接；

所述第二开关子模块的控制端、第一端、第二端，分别与所述第一节点、所述第四节点、所述第二电平端电连接。

5.根据权利要求3所述的驱动电路，其特征在于，所述移位寄存单元还包括第二复位模块；

所述第二复位模块的控制端、第一端、第二端，分别与所述移位寄存单元的第二复位端、所述移位寄存单元的输出端、所述第二电平端电连接。

6.根据权利要求3所述的驱动电路，其特征在于，所述移位寄存单元还包括去噪模块；

所述去噪模块的控制端和第一端均与所述移位寄存单元的输出端电连接，所述去噪模块的第二端与所述第二节点电连接。

7.一种平板探测器，其特征在于，包括如权利要求1-6中任一项所述的驱动电路；

所述平板探测器还包括至少两个探测区域以及与所述探测区域对应的像素电路；

每组所述移位寄存电路与所述平板探测器中的一个探测区域相对应；

每组所述移位寄存电路的各所述移位寄存单元的输出端，与对应的所述探测区域中的像素电路的一个栅极信号线电连接。

8.一种驱动方法，应用于如权利要求1-6中任一项所述的驱动电路，其特征在于，包括：

每组所述移位寄存电路接收栅极驱动模块输出的控制信号；

每组所述移位寄存电路的各所述移位寄存单元的输出端，向对应的平板探测器的一个探测区域中的像素电路的栅极信号线输出栅极信号，对各所述探测区域进行符合设计条件的扫描。

9.根据权利要求8所述的驱动方法，其特征在于，每组所述移位寄存电路的各所述移位寄存单元的输出端，向对应的平板探测器的一个探测区域中的像素电路的栅极信号线输出栅极信号，对各所述探测区域进行符合设计条件的扫描，包括：

每组所述移位寄存电路的各所述移位寄存单元的输出端，依次向对应的平板探测器的一个探测区域中的像素电路的栅极信号线输出栅极信号，对每个所述探测区域进行逐行扫描；每组所述移位寄存电路的各所述移位寄存单元依次级联。

10.根据权利要求9所述的驱动方法，其特征在于，所述每组所述移位寄存电路接收栅极驱动模块输出的控制信号，包括：

两组所述移位寄存电路的第一个移位寄存单元同时接收栅极驱动模块输出的控制信号；

所述每组所述移位寄存电路的各所述移位寄存单元的输出端，向对应的平板探测器的一个探测区域中的像素电路的栅极信号线输出栅极信号，对各所述探测区域进行符合设计条件的扫描，包括：

两组所述移位寄存电路的各级联的移位寄存单元的输出端，依次向对应的平板探测器的一个探测区域中的像素电路的栅极信号线输出栅极信号，对两个所述探测区域同时进行逐行扫描。

11.根据权利要求9所述的驱动方法，其特征在于，所述每组所述移位寄存电路的各所述移位寄存单元的输出端，向对应的平板探测器的一个探测区域中的像素电路的栅极信号线输出栅极信号，包括：

初始阶段，控制当前移位寄存单元的第三电平端输出第一电平，第三节点为第一电平，当前移位寄存单元的输出端为第二电平；

第一充电阶段，控制当前移位寄存单元的第四电平端输出第二电平，当前移位寄存单元的输入端接收上一级移位寄存单元的输出端的第一电平，使得当前移位寄存单元的触发模块的第一端和第二端导通，对第一节点进行充电，使得当前移位寄存单元的第一开关子模块的第一端和第二端导通，拉低第三节点的电平，使得当前移位寄存单元的输出端保持第二电平；

第二充电阶段，控制当前移位寄存单元的第四电平端输出第一电平，当前移位寄存单元的输入端接收上一级移位寄存单元的输出端的第二电平，所述输出模块的第一端和第二端导通，在存储子模块的作用下，继续提升所述第一节点的电平，使得当前移位寄存单元的输出端向对应的平板探测器的一个探测区域中的像素电路的栅极信号线输出第一电平，作为栅极信号。

12.根据权利要求11所述的驱动方法，其特征在于，所述第二充电阶段之后，还包括：

第一复位阶段，控制当前移位寄存单元的第四电平端输出第二电平，当前移位寄存单元的输入端接收上一级移位寄存单元的输出端的第二电平，控制当前移位寄存单元的第一复位端输出第一电平，当前移位寄存单元的第一下拉模块的第一端和第三端导通，所述第一下拉模块的第五端和第六端导通，使得当前移位寄存单元的输出端向下一级移位寄存单元输出第二电平。

13.根据权利要求12所述的驱动方法，其特征在于，所述第一复位阶段之后还包括：

复位保持阶段，控制第四电平端输出第一电平，维持第三电平端输出第一电平，第三节点为第一电平，所述第一下拉模块的第一端和第三端持续导通，所述第一下拉模块的第五端和第六端持续导通，使得当前移位寄存单元的输出端持续输出第二电平。