CN112600774A - 高速接口电路的均衡器及其控制方法 - Google Patents

高速接口电路的均衡器及其控制方法 Download PDF

Info

Publication number
CN112600774A
CN112600774A CN202011362296.3A CN202011362296A CN112600774A CN 112600774 A CN112600774 A CN 112600774A CN 202011362296 A CN202011362296 A CN 202011362296A CN 112600774 A CN112600774 A CN 112600774A
Authority
CN
China
Prior art keywords
signal
module
adder
unit
decision delay
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011362296.3A
Other languages
English (en)
Other versions
CN112600774B (zh
Inventor
郭玉华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Basaltic Semiconductor Wuhan Co ltd
Original Assignee
Basaltic Semiconductor Wuhan Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Basaltic Semiconductor Wuhan Co ltd filed Critical Basaltic Semiconductor Wuhan Co ltd
Priority to CN202011362296.3A priority Critical patent/CN112600774B/zh
Publication of CN112600774A publication Critical patent/CN112600774A/zh
Application granted granted Critical
Publication of CN112600774B publication Critical patent/CN112600774B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03178—Arrangements involving sequence estimation techniques
    • H04L25/03248—Arrangements for operating in conjunction with other apparatus
    • H04L25/03254—Operation with other circuitry for removing intersymbol interference
    • H04L25/03267—Operation with other circuitry for removing intersymbol interference with decision feedback equalisers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Dc Digital Transmission (AREA)

Abstract

本发明公开了一种高速接口电路的均衡器及其控制方法，其中，高速接口电路的均衡器包括线性均衡器模块、加法器补偿模块、判决延时模块和系数调整模块。本发明的一种高速接口电路的均衡器，通过加法器补偿模块将线性均衡器模块初级平衡后的输入信号结合多路均衡信号进行加法处理后通过信道选择输出，通过判决延时模块将加法器补偿模块信道选择输出的信号根据控制信号进行判决延时后通过信道选择输出至加法器补偿模块，通过系数调整模块将判决延时模块的判决延时信号进行系数加权调整后输出至加法器补偿模块，从而降低高速信号的数据抖动，相对于传统方式，延时模块结构更加简单，设计难度降低，在现有工艺条件下，更易于实现。

Description

高速接口电路的均衡器及其控制方法
技术领域
本发明属于高速通信技术领域，具体涉及一种高速接口电路的均衡器及其控制方法。
背景技术
互联网的高速发展，造成了大数据、大流量的需求。这样也促进了带宽需求的持续增长。随着高速率信号处理技术的需求扩张，信号传输过程中产生的码间串扰(InterSymbol Interference，ISI)成为了制约信号速率提升的技术难点，ISI会引起数据沿的抖动，导致信道的误码率增大。
现有均衡器技术中，需要用到信号速率相同的时钟CLK，同时延时模块也受到当前工艺条件的限制，不能满足高速数据传输的需求。
发明内容
为了解决上述问题，本发明提供一种高速接口电路的均衡器，降低高速信号的数据抖动，相对于传统方式，延时模块结构更加简单，设计难度降低，在现有工艺条件下，更易于实现。
本发明的另一目的是提供一种控制方法。
本发明所采用的技术方案是：
一种高速接口电路的均衡器，包括用于接收并初级平衡输入信号的线性均衡器模块、加法器补偿模块、判决延时模块和系数调整模块，所述线性均衡器模块依次连接加法器补偿模块、判决延时模块和系数调整模块，所述加法器补偿模块将线性均衡器模块初级平衡后的输入信号结合多路均衡信号进行加法处理后通过信道选择输出，所述判决延时模块将加法器补偿模块信道选择输出的信号根据控制信号进行判决延时后通过信道选择输出至加法器补偿模块，所述系数调整模块将判决延时模块的判决延时信号进行系数加权调整后输出至加法器补偿模块。
优选地，所述线性均衡器模块为用于产生第一信号的源极负反馈差分放大器，所述源极负反馈差分放大器电连接加法器模块。
优选地，所述加法器模块包括第一加法器单元、第二加法器单元和第一两路复用器单元，所述第一加法器单元和所述第二加法器单元均电连接第一两路复用器单元，所述第一加法器单元叠加第一信号、第一均衡信号和第三均衡信号后输出第二信号至第一两路复用器单元，所述第二加法器单元叠加第一信号、第一均衡信号和第四均衡信号后输出第三信号至第一两路复用器单元，所述第一两路复用器单元对第二信号和第三信号进行信道选择后输出第四信号。
优选地，所述判决延时模块包括第一判决延时单元、第二判决延时单元和第二两路复用器单元，所述第一判决延时单元、第二判决延时单元均电连接第二两路复用器单元，所述第二两路复用器单元电连接第一两路复用器单元，所述第一判决延时单元将第四信号和控制信号进行判决延时后输出第一数字信号，所述第二判决延时单元将第四信号和控制信号进行判决延时后输出第二数字信号，所述第二两路复用器单元根据控制信号对第一数字信号和第二数字信号进行信道选择后输出第五信号至第一两路复用器单元。
优选地，所述系数调整模块包括用于将第一判决延时单元输出的信号根据第二均衡信号进行系数调整后输出第三均衡信号的第一系数调整单元和用于将第二判决延时单元输出的信号根据第二均衡信号进行系数调整后输出第四均衡信号的第二系数调整单元，所述第一系数调整单元电连接第一判决延时单元和第一加法器单元，所述第二系数调整单元电连接第二判决延时单元和第二加法器单元。
优选地，所述第一加法器单元包括第一均衡放大器AV1、第一缓冲器Buffer1、第一电感L1、第二电感L2、第一电阻R1和第二电阻R2，所述第一均衡放大器AV1的一端并联第一缓冲器Buffer1的一端、第一电阻R1的一端、第二电阻R2的一端和系数调整模块，所述第一均衡放大器AV1的另一端电连接线性均衡器模块，所述第一缓冲器Buffer1的另一端电连接第一两路复用器单元，所述第一电阻R1的另一端串联第一电感L1后连接第一电源，所述第二电阻R2的另一端串联第二电感L2后连接第一电源。
优选地，所述第二加法器单元包括第二加法器AV2、第二缓冲器Buffer2、第三电感L3、第四电感L4、第三电阻R3和第四电阻R4，所述第二加法器AV2的一端并联第二缓冲器Buffer2的一端、第三电阻R3的一端和第四电阻R4的一端和系数调整模块，所述第二加法器AV2的另一端电连接线性均衡器模块，所述第二缓冲器Buffer2的另一端电连接第二两路复用器单元，所述第三电阻R3的另一端串联第三电感L3后连接第二电源，所述第四电阻R4的另一端串联第四电阻R4后连接第二电源。
优选地，所述控制信号为半速率时钟，所述控制信号的周期是信号速率的1/2，所述控制信号与第四信号的相位差是90度。
优选地，所述第一数字信号是第四信号中奇数组的数据值，所述第二数字信号是第四信号中偶数组的数据值。
本发明的另一个技术方案是这样实现的：
一种应用所述的高速接口电路的均衡器的控制方法，包括如下步骤：
S1、线性均衡器模块接收并初级平衡输入信号；
S2、加法器补偿模块将所述S1中初级平衡后的输入信号结合多路均衡信号进行加法处理后通过信道选择输出；
S3、所述判决延时模块将所述S2中信道选择输出的信号根据控制信号CLK进行判决延时后通过信道选择输出至加法器补偿模块；
S4、所述系数调整模块将所述S3中的判决延时信号进行系数加权调整后输出至加法器补偿模块。
与现有技术相比，本发明的高速接口电路的均衡器，通过线性均衡器模块接收并初级平衡输入信号，通过加法器补偿模块将线性均衡器模块初级平衡后的输入信号结合多路均衡信号进行加法处理后通过信道选择输出，通过判决延时模块将加法器补偿模块信道选择输出的信号根据控制信号进行判决延时后通过信道选择输出至加法器补偿模块，通过系数调整模块将判决延时模块的判决延时信号进行系数加权调整后输出至加法器补偿模块，从而降低高速信号的数据抖动，相对于传统方式，延时模块结构更加简单，设计难度降低，在现有工艺条件下，更易于实现。
附图说明
图1是本发明实施例1提供的一种高速接口电路的均衡器的电路结构示意图；
图2是本发明实施例1提供的一种高速接口电路的均衡器的电路图；
图3是本发明实施例1提供的一种高速接口电路的均衡器的输入信号、第一信号和第四信号的对比图。
附图标记说明
1-线性均衡器模块，2-加法器补偿模块，21-第一加法器单元，22-第二加法器单元，23-第一两路复用器单元，3-判决延时模块，31-第一判决延时单元，32-第二判决延时单元，33-第二两路复用器单元，4-系数调整模块，41-第一系数调整单元，42-第二系数调整单元。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
实施例1
本发明实施例1提供一种高速接口电路的均衡器，如图1-3所示，包括用于接收并初级平衡输入信号的线性均衡器模块1、加法器补偿模块2、判决延时模块3和系数调整模块4，所述线性均衡器模块1依次连接加法器补偿模块2、判决延时模块3和系数调整模块4，所述加法器补偿模块2将线性均衡器模块1初级平衡后的输入信号结合多路均衡信号进行加法处理后通过信道选择输出，所述判决延时模块3将加法器补偿模块2信道选择输出的信号根据控制信号进行判决延时后通过信道选择输出至加法器补偿模块2，所述系数调整模块4将判决延时模块3的判决延时信号进行系数加权调整后输出至加法器补偿模块2。
这样，通过线性均衡器模块1接收并初级平衡输入信号，通过加法器补偿模块2将线性均衡器模块1初级平衡后的输入信号结合多路均衡信号进行加法处理后通过信道选择输出，通过判决延时模块3将加法器补偿模块2信道选择输出的信号根据控制信号进行判决延时后通过信道选择输出至加法器补偿模块，通过系数调整模块将判决延时模块的判决延时信号进行系数加权调整后输出至加法器补偿模块，从而降低高速信号的数据抖动，相对于传统方式，延时模块结构更加简单，设计难度降低，在现有工艺条件下，更易于实现。通过性均衡器模块1对输入信号进行初步均衡，通过加法器补偿模块2结合系数调整模块4的反馈信号对输入信号进行进一步均衡调整，获得如图3所示调整后的信号。
所述线性均衡器模块1为用于产生第一信号的源极负反馈差分放大器，所述源极负反馈差分放大器电连接加法器模块2。
这样，通过线性均衡器模块1接收输入信号，并进行初级均衡，输出第一信号，消除输入信号中码间干扰(ISI)的前标分量，同时提供一定的高频增益。所述线性均衡器模块1采用源极负反馈差分放大器，均衡方法不限于电阻电容负反馈技术，负电容技术，低电压零点生成器等。
所述加法器模块2包括第一加法器单元21、第二加法器单元22和第一两路复用器单元23，所述第一加法器单元21和所述第二加法器单元22均电连接第一两路复用器单元23，所述第一加法器单元21叠加第一信号、第一均衡信号和第三均衡信号后输出第二信号至第一两路复用器单元23，所述第二加法器单元22叠加第一信号、第一均衡信号和第四均衡信号后输出第三信号至第一两路复用器单元23，所述第一两路复用器单元23对第二信号和第三信号进行信道选择后输出第四信号。
这样，通过第一加法器单元21叠加第一信号、第一均衡信号和第三均衡信号后输出第二信号至第一两路复用器单元23，通过第二加法器单元22叠加第一信号、第一均衡信号和第四均衡信号后输出第三信号至第一两路复用器单元23，通过第一两路复用器单元23对第二信号和第三信号进行信道选择输出第四信号，其控制端是第二两路复用器单元输出的第五信号。
所述判决延时模块3包括第一判决延时单元31、第二判决延时单元32和第二两路复用器单元33，所述第一判决延时单元31、第二判决延时单元32均电连接第二两路复用器单元33，所述第二两路复用器单元33电连接第一两路复用器单元23，所述第一判决延时单元31将第四信号和控制信号进行判决延时后输出第一数字信号，所述第二判决延时单元32将第四信号和控制信号进行判决延时后输出第二数字信号，所述第二两路复用器单元33根据控制信号对第一数字信号和第二数字信号进行信道选择后输出第五信号至第一两路复用器单元23。
这样，通过第一判决延时单元31对第四信号进行判决延时，控制信号是CLK，正跳变沿触发，输出第一数字信号DO，所述数字信号DO是第四信号中奇数组的数据值；通过第二判决延时单元32对第四信号进行判决延时，控制信号是CLK，负跳变沿触发，输出第二数字信号DE；所述第二数字信号DE是第四信号中偶数组的数据值。
所述控制信号CLK为半速率时钟，所述控制信号CLK的周期是信号速率的1/2，所述控制信号CLK与第四信号的相位差是90度。
所述系数调整模块4包括用于将第一判决延时单元31输出的信号根据第二均衡信号进行系数调整后输出第三均衡信号的第一系数调整单元41和用于将第二判决延时单元32输出的信号根据第二均衡信号进行系数调整后输出第四均衡信号的第二系数调整单元42，所述第一系数调整单元41电连接第一判决延时单元31和第一加法器单元21，所述第二系数调整单元42电连接第二判决延时单元32和第二加法器单元22。
这样，通过第一系数调整单元41(即第一V-I系数调整单元)对第一数字信号DO(即Vout+信号)乘以一个可调加权系数(即第二均衡信号)后，输出第三均衡信号IDO(即Iout+信号)送至第一加法器单元21的输入端，通过第二系数调整单元42(即第二V-I系数调整单元)对第二数字信号DE(即Vout-信号)乘以一个可调加权系数(即第二均衡信号)后，输出第四均衡信号IDE(即Iout-信号)送至第二加法器单元22的输入端。
所述第一加法器单元21包括第一均衡放大器AV1、第一缓冲器Buffer1、第一电感L1、第二电感L2、第一电阻R1和第二电阻R2，所述第一均衡放大器AV1的一端并联第一缓冲器Buffer1的一端、第一电阻R1的一端、第二电阻R2的一端和系数调整模块4，所述第一均衡放大器AV1的另一端电连接线性均衡器模块1，所述第一缓冲器Buffer1的另一端电连接第一两路复用器单元23，所述第一电阻R1的另一端串联第一电感L1后连接第一电源，所述第二电阻R2的另一端串联第二电感L2后连接第一电源。
这样，首先通过第一均衡放大器AV1补偿第一信号中的高频衰减量，实现对第一信号的进一步均衡作用，然后通过第一电感L1、第二电感L2、第一电阻R1和第二电阻R2构成的加法器，将第一信号、第一均衡信号和第三均衡信号(即Iout+反馈信号或IDO信号)进行叠加处理，实现信号正沿的均衡，最后通过第一缓冲器Buffer1缓冲叠加后的信号。
所述第二加法器单元22包括第二加法器AV2、第二缓冲器Buffer2、第三电感L3、第四电感L4、第三电阻R3和第四电阻R4，所述第二加法器AV2的一端并联第二缓冲器Buffer2的一端、第三电阻R3的一端和第四电阻R4的一端和系数调整模块4，所述第二加法器AV2的另一端电连接线性均衡器模块1，所述第二缓冲器Buffer2的另一端电连接第二两路复用器单元23，所述第三电阻R3的另一端串联第三电感L3后连接第二电源，所述第四电阻R4的另一端串联第四电阻R4后连接第二电源。
这样，通过第二加法器AV2补偿第一信号中的高频衰减量，实现对第一信号的进一步均衡作用，然后通过第三电感L3、第四电感L4、第三电阻R3和第四电阻R4构成的加法器，将第一信号、第一均衡信号和第四均衡信号(即Iout-反馈信号或IDE信号)进行叠加处理，实现信号负沿的均衡，最后通过第二缓冲器Buffer2缓冲叠加后的信号。
本发明的高速接口电路的均衡器，可以设置在高速光网络终端OLT、光网络单元ONU或光纤网络设备ONT上以及数据中心设备上。
本发明的高速接口电路的均衡器，通过线性均衡器模块接收并初级平衡输入信号，通过加法器补偿模块将线性均衡器模块初级平衡后的输入信号结合多路均衡信号进行加法处理后通过信道选择输出，通过判决延时模块将加法器补偿模块信道选择输出的信号根据控制信号进行判决延时后通过信道选择输出至加法器补偿模块，通过系数调整模块将判决延时模块的判决延时信号进行系数加权调整后输出至加法器补偿模块，从而降低高速信号的数据抖动，相对于传统方式，延时模块结构更加简单，设计难度降低，在现有工艺条件下，更易于实现。
实施例2
本发明实施例2提供一种应用所述的高速接口电路的均衡器的控制方法，包括如下步骤：
S1、线性均衡器模块接收并初级平衡输入信号；
S2、加法器补偿模块将所述S1中初级平衡后的输入信号结合多路均衡信号进行加法处理后通过信道选择输出；
S3、所述判决延时模块将所述S2中信道选择输出的信号根据控制信号CLK进行判决延时后通过信道选择输出至加法器补偿模块；
S4、所述系数调整模块将所述S3中的判决延时信号进行系数加权调整后输出至加法器补偿模块。
本发明的高速接口电路的均衡器的控制方法，通过线性均衡器模块接收并初级平衡输入信号，通过加法器补偿模块将线性均衡器模块初级平衡后的输入信号结合多路均衡信号进行加法处理后通过信道选择输出，通过判决延时模块将加法器补偿模块信道选择输出的信号根据控制信号进行判决延时后通过信道选择输出至加法器补偿模块，通过系数调整模块将判决延时模块的判决延时信号进行系数加权调整后输出至加法器补偿模块，从而降低高速信号的数据抖动，相对于传统方式，延时模块结构更加简单，设计难度降低，在现有工艺条件下，更易于实现。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求的保护范围为准。

Claims (10)

1.一种高速接口电路的均衡器，其特征在于，包括用于接收并初级平衡输入信号的线性均衡器模块(1)、加法器补偿模块(2)、判决延时模块(3)和系数调整模块(4)，所述线性均衡器模块(1)依次连接加法器补偿模块(2)、判决延时模块(3)和系数调整模块(4)，所述加法器补偿模块(2)将线性均衡器模块(1)初级平衡后的输入信号结合多路均衡信号进行加法处理后通过信道选择输出，所述判决延时模块(3)将加法器补偿模块(2)信道选择输出的信号根据控制信号进行判决延时后通过信道选择输出至加法器补偿模块(2)，所述系数调整模块(4)将判决延时模块(3)的判决延时信号进行系数加权调整后输出至加法器补偿模块(2)。
2.根据权利要求1所述的高速接口电路的均衡器，其特征在于，所述线性均衡器模块(1)为用于产生第一信号的源极负反馈差分放大器，所述源极负反馈差分放大器电连接加法器模块(2)。
3.根据权利要求2所述的高速接口电路的均衡器，其特征在于，所述加法器模块(2)包括第一加法器单元(21)、第二加法器单元(22)和第一两路复用器单元(23)，所述第一加法器单元(21)和所述第二加法器单元(22)均电连接第一两路复用器单元(23)，所述第一加法器单元(21)叠加第一信号、第一均衡信号和第三均衡信号后输出第二信号至第一两路复用器单元(23)，所述第二加法器单元(22)叠加第一信号、第一均衡信号和第四均衡信号后输出第三信号至第一两路复用器单元(23)，所述第一两路复用器单元(23)对第二信号和第三信号进行信道选择后输出第四信号。
4.根据权利要求3所述的高速接口电路的均衡器，其特征在于，所述判决延时模块(3)包括第一判决延时单元(31)、第二判决延时单元(32)和第二两路复用器单元(33)，所述第一判决延时单元(31)、第二判决延时单元(32)均电连接第二两路复用器单元(33)，所述第二两路复用器单元(33)电连接第一两路复用器单元(23)，所述第一判决延时单元(31)将第四信号和控制信号进行判决延时后输出第一数字信号，所述第二判决延时单元(32)将第四信号和控制信号进行判决延时后输出第二数字信号，所述第二两路复用器单元(33)根据控制信号对第一数字信号和第二数字信号进行信道选择后输出第五信号至第一两路复用器单元(23)。
5.根据权利要求4所述的高速接口电路的均衡器，其特征在于，所述系数调整模块(4)包括用于将第一判决延时单元(31)输出的信号根据第二均衡信号进行系数调整后输出第三均衡信号的第一系数调整单元(41)和用于将第二判决延时单元(32)输出的信号根据第二均衡信号进行系数调整后输出第四均衡信号的第二系数调整单元(42)，所述第一系数调整单元(41)电连接第一判决延时单元(31)和第一加法器单元(21)，所述第二系数调整单元(42)电连接第二判决延时单元(32)和第二加法器单元(22)。
6.根据权利要求2-5任一项所述的高速接口电路的均衡器，其特征在于，所述第一加法器单元(21)包括第一均衡放大器AV1、第一缓冲器Buffer1、第一电感L1、第二电感L2、第一电阻R1和第二电阻R2，所述第一均衡放大器AV1的一端并联第一缓冲器Buffer1的一端、第一电阻R1的一端、第二电阻R2的一端和所述系数调整模块(4)，所述第一均衡放大器AV1的另一端电连接线性均衡器模块(1)，所述第一缓冲器Buffer1的另一端电连接第一两路复用器单元(23)，所述第一电阻R1的另一端串联第一电感L1后连接第一电源，所述第二电阻R2的另一端串联第二电感L2后连接第一电源。
7.根据权利要求6所述的高速接口电路的均衡器，其特征在于，所述第二加法器单元(22)包括第二加法器AV2、第二缓冲器Buffer2、第三电感L3、第四电感L4、第三电阻R3和第四电阻R4，所述第二加法器AV2的一端并联第二缓冲器Buffer2的一端、第三电阻R3的一端和第四电阻R4的一端和系数调整模块(4)，所述第二加法器AV2的另一端电连接线性均衡器模块(1)，所述第二缓冲器Buffer2的另一端电连接第二两路复用器单元(23)，所述第三电阻R3的另一端串联第三电感L3后连接第二电源，所述第四电阻R4的另一端串联第四电阻R4后连接第二电源。
8.根据权利要求7所述的高速接口电路的均衡器，其特征在于，所述控制信号为半速率时钟，所述控制信号的周期是信号速率的1/2，所述控制信号与第四信号的相位差是90度。
9.根据权利要求8所述的高速接口电路的均衡器，其特征在于，所述第一数字信号是第四信号中奇数组的数据值，所述第二数字信号是第四信号中偶数组的数据值。
10.一种应用权利要求1-9任一项所述的高速接口电路的均衡器的控制方法，其特征在于，包括如下步骤：
S1、线性均衡器模块接收并初级平衡输入信号；
S2、加法器补偿模块将所述S1中初级平衡后的输入信号结合多路均衡信号进行加法处理后通过信道选择输出；
S3、所述判决延时模块将所述S2中信道选择输出的信号根据控制信号CLK进行判决延时后通过信道选择输出至加法器补偿模块；
S4、所述系数调整模块将所述S3中的判决延时信号进行系数加权调整后输出至加法器补偿模块。
CN202011362296.3A 2020-11-27 2020-11-27 高速接口电路的均衡器及其控制方法 Active CN112600774B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011362296.3A CN112600774B (zh) 2020-11-27 2020-11-27 高速接口电路的均衡器及其控制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011362296.3A CN112600774B (zh) 2020-11-27 2020-11-27 高速接口电路的均衡器及其控制方法

Publications (2)

Publication Number Publication Date
CN112600774A true CN112600774A (zh) 2021-04-02
CN112600774B CN112600774B (zh) 2022-06-28

Family

ID=75187912

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011362296.3A Active CN112600774B (zh) 2020-11-27 2020-11-27 高速接口电路的均衡器及其控制方法

Country Status (1)

Country Link
CN (1) CN112600774B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113346903A (zh) * 2021-06-18 2021-09-03 重庆吉芯科技有限公司 一种在线自适应直流失调校正电路及接收机

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080310495A1 (en) * 2007-06-12 2008-12-18 Bulzacchelli John F Decision feedback equalizer using soft decisions
CN101340408A (zh) * 2008-08-08 2009-01-07 无锡辐导微电子有限公司 一种用于高速串行接口中的模拟判决反馈均衡器
US7916779B1 (en) * 2007-09-20 2011-03-29 Integrated Device Technology, Inc. Adaptive decision feedback equalizer for high data rate serial link receiver
US8654830B1 (en) * 2010-12-20 2014-02-18 Netlogic Microsystems, Inc. Systems, circuits and methods for adapting parameters of a linear equalizer in a receiver
US20140056346A1 (en) * 2012-08-24 2014-02-27 Credo Semiconductor (Hong Kong) Limited High-speed parallel decision feedback equalizer

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080310495A1 (en) * 2007-06-12 2008-12-18 Bulzacchelli John F Decision feedback equalizer using soft decisions
US7916779B1 (en) * 2007-09-20 2011-03-29 Integrated Device Technology, Inc. Adaptive decision feedback equalizer for high data rate serial link receiver
CN101340408A (zh) * 2008-08-08 2009-01-07 无锡辐导微电子有限公司 一种用于高速串行接口中的模拟判决反馈均衡器
US8654830B1 (en) * 2010-12-20 2014-02-18 Netlogic Microsystems, Inc. Systems, circuits and methods for adapting parameters of a linear equalizer in a receiver
US20140056346A1 (en) * 2012-08-24 2014-02-27 Credo Semiconductor (Hong Kong) Limited High-speed parallel decision feedback equalizer

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
李嘉: "高速自适应均衡器研究与设计", 《信息通信》 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113346903A (zh) * 2021-06-18 2021-09-03 重庆吉芯科技有限公司 一种在线自适应直流失调校正电路及接收机

Also Published As

Publication number Publication date
CN112600774B (zh) 2022-06-28

Similar Documents

Publication Publication Date Title
EP2119156B1 (en) Adaptive continuous-time equalizer for correcting the first post-cursor isi
US8054876B2 (en) Active delay line
CN107070824B (zh) 通信接收器均衡器
US5841810A (en) Multiple stage adaptive equalizer
US8594258B2 (en) Adaptive noise filtering and equalization
US7599431B1 (en) Combined decision feedback equalization and linear equalization
KR100323656B1 (ko) 가변등화증폭기
Zhang et al. A BiCMOS 10Gb/s adaptive cable equalizer
TWI690178B (zh) 等化電路
US7065134B2 (en) Adaptive equalizer with large data rate range
CN112600774B (zh) 高速接口电路的均衡器及其控制方法
EP1538797B1 (en) Electrical backplane transmission using duobinary signaling
Noguchi et al. A 40-Gb/s CDR circuit with adaptive decision-point control based on eye-opening monitor feedback
US7085337B2 (en) Adaptive per-pair skew compensation method for extended reach differential transmission
CN109831257B (zh) 一种pam-n cdr电路及其控制方法
CN116668245A (zh) 联合时钟恢复和盲均衡的dsp装置、接收端及系统
Lin et al. A CMOS 0.25-/spl mu/m continuous-time FIR filter with 125 ps per tap delay as a fractionally spaced receiver equalizer for 1-gb/s data transmission
JP2009094777A (ja) 信号波形劣化補償回路
Momtaz et al. A Fully Integrated 10-Gb/s Receiver With Adaptive Optical Dispersion Equalizer in 0.13-$\mu {\hbox {m}} $ CMOS
JP5077241B2 (ja) 等化フィルタおよび歪み補償方法
KR102589752B1 (ko) 트레이닝 데이터 패턴을 이용하여 적응적으로 pam-n 수신기의 등화기 시스템을 트레이닝하는 등화기 시스템 트레이닝 방법
Gregor Volterra equalizer for electrical compensation of dispersion and fiber nonlinearities
CN113595946B (zh) 针对任意左半平面实极点的补偿方法及装置
CN113595947B (zh) 极点对的补偿方法及装置
JP7055268B2 (ja) 適応等化器、適応等化方法及び光通信システム

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant