CN112597088B - 一种双总线高速图像处理系统及方法 - Google Patents

一种双总线高速图像处理系统及方法 Download PDF

Info

Publication number
CN112597088B
CN112597088B CN202011561705.2A CN202011561705A CN112597088B CN 112597088 B CN112597088 B CN 112597088B CN 202011561705 A CN202011561705 A CN 202011561705A CN 112597088 B CN112597088 B CN 112597088B
Authority
CN
China
Prior art keywords
speed
bus
data
low
speed bus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011561705.2A
Other languages
English (en)
Other versions
CN112597088A (zh
Inventor
武春风
沈志
吴丰阳
高洋
刘明川
王晓丹
胡奇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CASIC Microelectronic System Research Institute Co Ltd
Original Assignee
CASIC Microelectronic System Research Institute Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CASIC Microelectronic System Research Institute Co Ltd filed Critical CASIC Microelectronic System Research Institute Co Ltd
Priority to CN202011561705.2A priority Critical patent/CN112597088B/zh
Publication of CN112597088A publication Critical patent/CN112597088A/zh
Application granted granted Critical
Publication of CN112597088B publication Critical patent/CN112597088B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/368—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control
    • G06F13/374—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control using a self-select method with individual priority code comparator
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/368—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control
    • G06F13/376—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control using a contention resolving method, e.g. collision detection, collision avoidance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4265—Bus transfer protocol, e.g. handshake; Synchronisation on a point to point bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00—General purpose image data processing
    • G06T1/0007—Image acquisition
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00—General purpose image data processing
    • G06T1/20—Processor architectures; Processor configuration, e.g. pipelining
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00—General purpose image data processing
    • G06T1/60—Memory management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Bus Control (AREA)

Abstract

本发明公开了一种双总线高速图像处理系统及方法，通过采用高低两套数据传输总线系统，高速总线针对点对点高速图像传输，采用预先设定优先级抢占机制，支持采用多路绑定模式并行传输方式提高带宽，及多路分离模式多个高速通道并行传输；低速总线针对通用命令传输，采用平级争用轮占机制，达到系统中较优数据传输性能的目的；将图像处理系统内部高速图像数据传输通道，与低速命令传输通道分离，达到不影响系统整体延迟，数据与命令接口通用化易开发的目的，可用于应用于对高动态目标成像快速处理与识别，如高动态目标打击装备的闭环跟瞄回路图像处理系统等；本发明提高了高速总线传输效率，具有高速数据传输模式灵活，便于开发与扩展等优点。

Description

一种双总线高速图像处理系统及方法
技术领域
本发明涉及图像处理领域，更为具体的，涉及一种双总线高速图像处理系统及方法。
背景技术
图像处理系统是高动态目标打击装备的重要组成部分，其目的是对目标图像信号进行处理与识别，将识别结果反馈给控制及打击系统，最终完成指向控制、目标识别和跟踪、瞄准和打击等完整闭环打击功能。
为了实现对高动态目标的实时跟踪瞄准与打击，要求图像处理系统具备较高的图像处理能力，同时具备较高水平的内部数据传输能力。内部数据传输能力决定了数据在内部模块间传递的速度和效率，间接决定了全系统跟踪与打击目标的高动态响应速率。
在以往系统设计中，主要通过提高硬件性能的方式获得更高数据传输性能，但单纯提高硬件性能的方法，存在较大的性能局限。系统中影响数据传输性能的，往往是数据传输方式，各不同类型、不同格式、不同优先级的数据在同一个通道中传输，造成通道抢用，降低了数据传输效能。高速数据的不确定性延迟，往往是降低数据传输性能的主要原因，从而影响高动态响应要求跟瞄系统的实际响应速率。不同类型模块间，数据总线不通用，传输格式不确定，互联互通困难，进一步加剧了数据传输的有效性与及时性。
发明内容
本发明的目的在于克服现有技术的不足，提供一种双总线高速图像处理系统及方法，提高了高速总线传输效率，高速数据传输模式灵活，便于开发与扩展等。
本发明的目的是通过以下方案实现的：
一种双总线高速图像处理系统，包括计算机主机板、数据存储板、信号处理板、接口处理板、高速互联底板和对外连接器接口；计算机主机板用于控制与管理、高速总线图像数据分析、低速总线命令分析和通用数据处理；数据存储板用于高速总线图像数据的存储和分析；信号处理板用于高速总线图像数据的图像处理，并输出相关结果数据；接口处理板用于模数转换、外部数据与内部数据的预处理、高速/低速数据交换；高速互联底板用于实现计算机主机板、数据存储板、信号处理板、接口处理板、电源板、对外连接器接口间的高速互联；对外连接器接口用于接插件物理层与高速互联底板的连接。
进一步地，所述计算机主机板包括CPU和SRIO芯片；所述数据存储板包括第一FPGA单元；所述接口处理板包括第一SRIO交换机和第二FPGA单元；所述信号处理板包括DSP、第三FPGA单元和第二SRIO交换机；第二FPGA单元包括4组SRIO X4通道接口与第一SRIO交换机互联；第二SRIO交换机包括2组SRIO X4接口与第一SRIO交换机互联，信号处理板内的DSP0、DSP1、DSP2、DSP3通过1组SRIO X4通道接口分别与第二SRIO交换机连接，信号处理板内的第三FPGA单元通过4组SRIO X4通道接口与第二SRIO交换机连接；数据存储板包括2组SRIO X4接口与接口处理板中的第一SRIO交换机互联；计算机主机板包括1组SRIO X4接口与接口处理板中的第一SRIO交换机互联。
进一步地，所述接口处理板包括第一网络交换机；所述信号处理板包括第二网络交换机，通过1000BASE-T接口与在接口处理板上的第一网络交换机互联，信号处理板内DSP0、DSP1、DSP2、DSP3分别与第二网络交换机连接；数据存储板通过SGMII接口与接口处理板上的第一网络交换机互联；计算机主机板通过1000BASE-T接口与在接口处理板上的第一网络交换机互联。
一种基于如上任一所述系统的双总线高速图像处理方法，包括采用高速总线、低速总线两套数据传输总线系统进行图像传输处理的步骤；在该步骤中，将高速总线用于点对点高速图像数据传输，在高速总线的通道中只传输高速图像数据，不传输低速短数据及命令；将低速总线用于低速短数据及命令地传输。
进一步地，在高速总线数据传输总线系统中，包括步骤：预先设置图像数据流的优先级，对于单个高速总线中传输的多路图像数据，根据预先设置的优先级传输。
进一步地，在高速总线数据传输总线系统中，包括步骤：将多个高速总线通道绑定到一起并行传输图像数据。
进一步地，在高速总线数据传输总线系统中，包括步骤：当存在多个优先级相同的高速数据需要传输时，将多个高速通道完全分离成多个点对点的独立通道，分别传输各个高速数据。
进一步地，在低速总线数据传输总线系统中，包括步骤：当某节点需要使用低速总线时，发起低速总线占用请求，判断低速总线是否空闲，在低速总线空闲时则用于传输数据；在低速总线被其它节点占用时，设定随机避让时间进行避让，随机避让时间结束后再次争用，直至获得低速总线使用权完成数据传输。
进一步地，在低速总线数据传输总线系统中，包括步骤：将多个节点设备挂接在同一低速总线上。
进一步地，包括步骤：在节点设备的节点外，高速总线与高速总线之间、低速总线与低速总线之间均采用标准交换节点，以传输包为最小单元，完成通用交换功能，高速总线与低速总线之间不进行数据交互；在节点设备的节点内，高速总线与低速总线间，使用标准包格式转换单元模块进行数据交互。
本发明的有益效果是：
一、高速总线与低速总线分离，保证高速数据不会被打断；高数据总线中不同优先级数据提前分离，保证重要数据优先传输，从而提高了高速总线传输效率。
二、高速总线可以采用多路绑定并行传输方式，进一步提高带宽；同时也可以利用多路通道，互不影响传输相同优先级数据，高速数据传输模式灵活。
三、低速数据总线支持多节点设备挂接同一总线，接口标准统一、灵活，便于开发与扩展。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1是本发明的双总线综合处理机组成框图；
图2是本发明的高速总线结构示意图；
图3是本发明的低速总线结构示意图。
具体实施方式
本说明书中所有实施例公开的所有特征，或隐含公开的所有方法或过程中的步骤，除了互相排斥的特征和/或步骤以外，均可以以任何方式组合和/或扩展、替换。
如图1～3所示，一种双总线高速图像处理系统，包括计算机主机板、数据存储板、信号处理板、接口处理板、高速互联底板和对外连接器接口；计算机主机板用于控制与管理、高速总线图像数据分析、低速总线命令分析和通用数据处理；数据存储板用于高速总线图像数据的存储和分析；信号处理板用于高速总线图像数据的图像处理，并输出相关结果数据；接口处理板用于模数转换、外部数据与内部数据的预处理、高速/低速数据交换；高速互联底板用于实现计算机主机板、数据存储板、信号处理板、接口处理板、电源板、对外连接器接口间的高速互联；对外连接器接口用于接插件物理层与高速互联底板的连接。
进一步地，所述计算机主机板包括CPU和SRIO芯片；所述数据存储板包括第一FPGA单元；所述接口处理板包括第一SRIO交换机和第二FPGA单元；所述信号处理板包括DSP、第三FPGA单元和第二SRIO交换机；第二FPGA单元包括4组SRIO X4通道接口与第一SRIO交换机互联；第二SRIO交换机包括2组SRIO X4接口与第一SRIO交换机互联，信号处理板内的DSP0、DSP1、DSP2、DSP3通过1组SRIO X4通道接口分别与第二SRIO交换机连接，信号处理板内的第三FPGA单元通过4组SRIO X4通道接口与第二SRIO交换机连接；数据存储板包括2组SRIO X4接口与接口处理板中的第一SRIO交换机互联；计算机主机板包括1组SRIO X4接口与接口处理板中的第一SRIO交换机互联。
进一步地，所述接口处理板包括第一网络交换机；所述信号处理板包括第二网络交换机，通过1000BASE-T接口与在接口处理板上的第一网络交换机互联，信号处理板内DSP0、DSP1、DSP2、DSP3分别与第二网络交换机连接；数据存储板通过SGMII接口与接口处理板上的第一网络交换机互联；计算机主机板通过1000BASE-T接口与在接口处理板上的第一网络交换机互联。
一种基于如上任一所述系统的双总线高速图像处理方法，包括采用高速总线、低速总线两套数据传输总线系统进行图像传输处理的步骤；在该步骤中，将高速总线用于点对点高速图像数据传输，在高速总线的通道中只传输高速图像数据，不传输低速短数据及命令；将低速总线用于低速短数据及命令地传输。
进一步地，在高速总线数据传输总线系统中，包括步骤：预先设置图像数据流的优先级，对于单个高速总线中传输的多路图像数据，根据预先设置的优先级传输。
进一步地，在高速总线数据传输总线系统中，包括步骤：将多个高速总线通道绑定到一起并行传输图像数据。
进一步地，在高速总线数据传输总线系统中，包括步骤：当存在多个优先级相同的高速数据需要传输时，将多个高速通道完全分离成多个点对点的独立通道，分别传输各个高速数据。
进一步地，在低速总线数据传输总线系统中，包括步骤：当某节点需要使用低速总线时，发起低速总线占用请求，判断低速总线是否空闲，在低速总线空闲时则用于传输数据；在低速总线被其它节点占用时，设定随机避让时间进行避让，随机避让时间结束后再次争用，直至获得低速总线使用权完成数据传输。
进一步地，在低速总线数据传输总线系统中，包括步骤：将多个节点设备挂接在同一低速总线上。
进一步地，包括步骤：在节点设备的节点外，高速总线与高速总线之间、低速总线与低速总线之间均采用标准交换节点，以传输包为最小单元，完成通用交换功能，高速总线与低速总线之间不进行数据交互；在节点设备的节点内，高速总线与低速总线间，使用标准包格式转换单元模块进行数据交互。
在本发明的实施例中，采用高低两套数据传输总线系统。高速总线针对点对点高速图像数据传输：在图像处理系统的不同软硬件单元间，高帧率图像需要进行连续性快速传输，如果高速数据传输通道中，还存在其它突发性短数据、短命令，将打断图像帧数据的连续传输过程，造成高速图像帧数据的不可预见非固定延迟，给后续图像处理环节带来较大影响，继而导致全系统闭环图像跟瞄回路响应速度降低。在本发明中，高速总线通道中，将只保留高速图像数据传输功能，不传输低速短数据及命令，不打断高速数据连续传输。
高速总线采用预先设定优先级抢占机制：对于单个高速总线中传输的多路图像数据，将预先设计不同图像数据流的优先级，采用优先级抢占机制传输，也即高优先级和低优先级数据同时需要传输时，先将高优先级数据传输完毕，再传输低优先级数据。
高速总线支持多路绑定模式，采用并行传输方式提高带宽：对于特定高带宽传输需求的图像数据，可以使用多个高速总线通道，绑定到一起并行传输，从而达到提高传输带宽的目的。
高速总线支持多路分离模式，采用多个高速通道并行传输相同优先级数据提高传输效率：也即当存在多个优先级相同的高速数据需要传输时，可以将多个高速通道完全分离成多个点对点的独立通道，分别传输各个高速数据，达到互不影响的目的。
低速总线针对通用命令数据传输：对于系统中的突发性短数据、短命令，在专用的低速总线上进行传输。
低速总线采用平级争用轮占机制：也即低速总线上传输的数据及命令，不设优先级，采用总线使用主动争用机制，当某节点需要使用总线时，发起总线占用请求，总线空闲可以使用时传输数据；当发现总线被其它节点占用时，设定随机时间进行避让，随机避让时间结束后再次争用，直至获得总线使用权完成数据传输。
低速数据总线支持多节点设备挂接同一总线，接口标准统一、灵活，便于开发与扩展。
设备节点外，高速总线与高速总线之间，低速总线与低速总线之间，采用标准交换节点，以传输包为最小单元，完成通用交换功能，高速总线与低速总线之间不能进行数据交互；设备节点内，支持高速总线与低速总线间，使用标准包格式转换单元模块，进行直接数据交互。
如图1所示，双总线高速图像处理系统，包含计算机主机板、数据存储板、信号处理板、接口处理板、电源板、高速互联底板、对外连接器接口；高速总线可采用SRIO点对点传输总线协议，低速总线可采用千兆以太网传输总线协议。
计算机主机板主要完成系统综合控制与管理，高速总线图像数据的降低帧率后分析，低速总线命令分析，通用数据处理功能；数据存储板主要完成高速总线图像数据的实时存储功能，用于事后分析；信号处理板主要完成高速总线图像数据的实时图像处理，并输出相关结果数据；接口处理板主要完成模数转换、外部数据与内部数据的预处理、高速/低速数据交换等功能；电源板完成对机箱内各单板的二次供电；高速互联底板实现各单板间的高速互联通道；对外连接器接口单板主要用于放置各基础连接器插座，完成接插件物理层与高速互联底板的直接连接。
如图2所示，高速总线结构示意图，SRIO标准高速通信协议为常用高速点对点数据通信所采用标准。根据处理机内部板卡功能划分，SRIO交换机位于接口处理板上，接口处理板上FPGA设计4组SRIO标准高速X4通道接口与SRIO交换机互联；信号处理板上采用SRIO交换机，设计2组SRIO标准高速X4接口与接口板交换机互联，信号处理板内DSP0、DSP1、DSP2、DSP3各1组SRIO标准高速X4通道接口与SRIO交换机连接，信号处理板内FPGA使用4组SRIO标准高速X4通道接口与SRIO交换机连接；存储板设计2组SRIO标准高速X4接口与接口板交换机互联；计算机主机板设计1组SRIO标准高速X4接口与接口板交换机互联。
如图3所示，低速总线结构示意图，千兆以太网通信协议为常用中低速数据通信所采用标准。根据综合处理机内部板卡功能划分，千兆以太网网络交换机位于接口板上，接口板上引出6路1000BASE-T接口至机箱前面板连接器(其中5路网络信号用于系统连接，另外1路用于调试使用)；信号处理板内设置千兆以太网网络交换机，引出1路1000BASE-T接口在接口板上与交换机互联，信号处理板内DSP0、DSP1、DSP2、DSP3各1组千兆以太网通道与处理板千兆以太网交换机连接；存储板引出1组SGMII接口标准千兆以太网与接口板网络交换机互联；计算机主机板引出1路1000BASE-T标准千兆以太网接口在接口板上与交换机互联。
本发明功能如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，在一台计算机设备(可以是个人计算机，服务器，或者网络设备等)以及相应的软件中执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、或者光盘等各种可以存储程序代码的介质，进行测试或者实际的数据在程序实现中存在于只读存储器(Random Access Memory，RAM)、随机存取存储器(Random Access Memory，RAM)等。

Claims (10)

1.一种双总线高速图像处理系统，其特征在于，包括计算机主机板、数据存储板、信号处理板、接口处理板、高速互联底板和对外连接器接口；计算机主机板用于控制与管理、高速总线图像数据分析、低速总线命令分析和通用数据处理；数据存储板用于高速总线图像数据的存储和分析；信号处理板用于高速总线图像数据的图像处理，并输出相关结果数据；接口处理板用于模数转换、外部数据与内部数据的预处理、高速/低速数据交换；高速互联底板用于实现计算机主机板、数据存储板、信号处理板、接口处理板、电源板、对外连接器接口间的高速互联；对外连接器接口用于接插件物理层与高速互联底板的连接。
2.根据权利要求1所述的一种双总线高速图像处理系统，其特征在于，所述计算机主机板包括CPU和SRIO芯片；所述数据存储板包括第一FPGA单元；所述接口处理板包括第一SRIO交换机和第二FPGA单元；所述信号处理板包括DSP、第三FPGA单元和第二SRIO交换机；第二FPGA单元包括4组SRIO X4通道接口与第一SRIO交换机互联；第二SRIO交换机包括2组SRIOX4接口与第一SRIO交换机互联，信号处理板内的DSP0、DSP1、DSP2、DSP3通过1组SRIO X4通道接口分别与第二SRIO交换机连接，信号处理板内的第三FPGA单元通过4组SRIO X4通道接口与第二SRIO交换机连接；数据存储板包括2组SRIO X4接口与接口处理板中的第一SRIO交换机互联；计算机主机板包括1组SRIO X4接口与接口处理板中的第一SRIO交换机互联。
3.根据权利要求1或2所述的一种双总线高速图像处理系统，其特征在于，所述接口处理板包括第一网络交换机；所述信号处理板包括第二网络交换机，通过1000BASE-T接口与在接口处理板上的第一网络交换机互联，信号处理板内DSP0、DSP1、DSP2、DSP3分别与第二网络交换机连接；数据存储板通过SGMII接口与接口处理板上的第一网络交换机互联；计算机主机板通过1000BASE-T接口与在接口处理板上的第一网络交换机互联。
4.一种基于权利要求1~3任一所述双总线高速图像处理系统的双总线高速图像处理方法，其特征在于，包括采用高速总线、低速总线两套数据传输总线系统进行图像传输处理的步骤；在该步骤中，将高速总线用于点对点高速图像数据传输，在高速总线的通道中只传输高速图像数据，不传输低速短数据及命令；将低速总线用于低速短数据及命令的传输。
5.根据权利要求4所述的双总线高速图像处理方法，其特征在于，在高速总线数据传输总线系统中，包括步骤：预先设置图像数据流的优先级，对于单个高速总线中传输的多路图像数据，根据预先设置的优先级传输。
6.根据权利要求4所述的双总线高速图像处理方法，其特征在于，在高速总线数据传输总线系统中，包括步骤：将多个高速总线通道绑定到一起并行传输图像数据。
7.根据权利要求4所述的双总线高速图像处理方法，其特征在于，在高速总线数据传输总线系统中，包括步骤：当存在多个优先级相同的高速数据需要传输时，将多个高速通道完全分离成多个点对点的独立通道，分别传输各个高速数据。
8.根据权利要求4所述的双总线高速图像处理方法，其特征在于，在低速总线数据传输总线系统中，包括步骤：当某节点需要使用低速总线时，发起低速总线占用请求，判断低速总线是否空闲，在低速总线空闲时则用于传输数据；在低速总线被其它节点占用时，设定随机避让时间进行避让，随机避让时间结束后再次争用，直至获得低速总线使用权完成数据传输。
9.根据权利要求4所述的双总线高速图像处理方法，其特征在于，在低速总线数据传输总线系统中，包括步骤：将多个节点设备挂接在同一低速总线上。
10.根据权利要求9所述的双总线高速图像处理方法，其特征在于，包括步骤：在节点设备的节点外，高速总线与高速总线之间、低速总线与低速总线之间均采用标准交换节点，以传输包为最小单元，完成通用交换功能，高速总线与低速总线之间不进行数据交互；在节点设备的节点内，高速总线与低速总线间，使用标准包格式转换单元模块进行数据交互。
CN202011561705.2A 2020-12-25 2020-12-25 一种双总线高速图像处理系统及方法 Active CN112597088B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011561705.2A CN112597088B (zh) 2020-12-25 2020-12-25 一种双总线高速图像处理系统及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011561705.2A CN112597088B (zh) 2020-12-25 2020-12-25 一种双总线高速图像处理系统及方法

Publications (2)

Publication Number Publication Date
CN112597088A CN112597088A (zh) 2021-04-02
CN112597088B true CN112597088B (zh) 2022-07-22

Family

ID=75202457

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011561705.2A Active CN112597088B (zh) 2020-12-25 2020-12-25 一种双总线高速图像处理系统及方法

Country Status (1)

Country Link
CN (1) CN112597088B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101819556A (zh) * 2010-03-26 2010-09-01 北京经纬恒润科技有限公司 一种信号处理板
CN103631527A (zh) * 2012-08-20 2014-03-12 中国人民解放军信息工程大学 基于两级交换架构的dsp处理器阵列实现方法
CN205038556U (zh) * 2015-04-24 2016-02-17 北京太速科技有限公司 一种基于双dsp双fpga的vpx多核智能计算硬件平台
CN207070074U (zh) * 2017-06-09 2018-03-02 全球能源互联网研究院有限公司 一种板卡间数据传输系统
CN108614797A (zh) * 2016-12-12 2018-10-02 中国航空工业集团公司西安航空计算技术研究所 一种多类型高低速串行总线集成接口
CN111951150A (zh) * 2020-07-16 2020-11-17 中国人民解放军军事科学院国防科技创新研究院 星载数据处理系统
CN112085038A (zh) * 2019-05-27 2020-12-15 湖北三江航天万峰科技发展有限公司 一种基于多核dsp的高速视频图像处理方法及系统

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101819556A (zh) * 2010-03-26 2010-09-01 北京经纬恒润科技有限公司 一种信号处理板
CN103631527A (zh) * 2012-08-20 2014-03-12 中国人民解放军信息工程大学 基于两级交换架构的dsp处理器阵列实现方法
CN205038556U (zh) * 2015-04-24 2016-02-17 北京太速科技有限公司 一种基于双dsp双fpga的vpx多核智能计算硬件平台
CN108614797A (zh) * 2016-12-12 2018-10-02 中国航空工业集团公司西安航空计算技术研究所 一种多类型高低速串行总线集成接口
CN207070074U (zh) * 2017-06-09 2018-03-02 全球能源互联网研究院有限公司 一种板卡间数据传输系统
CN112085038A (zh) * 2019-05-27 2020-12-15 湖北三江航天万峰科技发展有限公司 一种基于多核dsp的高速视频图像处理方法及系统
CN111951150A (zh) * 2020-07-16 2020-11-17 中国人民解放军军事科学院国防科技创新研究院 星载数据处理系统

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
多通道图像的并行处理;祁小平 等;《半导体光学》;20061230;770-773 *
实时图像处理系统双总线模块化设计;张彪 等;《计算机工程与科学》;20070415;53-54,71 *

Also Published As

Publication number Publication date
CN112597088A (zh) 2021-04-02

Similar Documents

Publication Publication Date Title
CN109471816B (zh) 一种基于描述符的pcie总线dma控制器及数据传输控制方法
US8285912B2 (en) Communication infrastructure for a data processing apparatus and a method of operation of such a communication infrastructure
US7594057B1 (en) Method and system for processing DMA requests
US7577773B1 (en) Method and system for DMA optimization
US7398335B2 (en) Method and system for DMA optimization in host bus adapters
CN101937412B (zh) 一种片上系统及其访问方法
US6260092B1 (en) Point to point or ring connectable bus bridge and an interface with method for enhancing link performance in a point to point connectable bus bridge system using the fiber channel
CN105320632A (zh) 一种自主仲裁的高速差分总线实现方法
CN115248796B (zh) 用于芯粒到芯粒互连的总线流水线结构和芯片
US7565580B2 (en) Method and system for testing network device logic
CN203590251U (zh) 基于串行RapidIO总线的FlexRay控制系统
CN202948447U (zh) 基于PCI总线的串行Rapid IO协议控制器
CN112597088B (zh) 一种双总线高速图像处理系统及方法
CN112817774B (zh) 用于片上网络中的事务广播的系统和方法
US8176304B2 (en) Mechanism for performing function level reset in an I/O device
CN116303221A (zh) 一种多核处理器片上网络系统的数据传输方法
CN109616149A (zh) 一种eMMC主机控制器、eMMC控制系统及控制方法
EP2300925B1 (en) System to connect a serial scsi array controller to a storage area network
US6378017B1 (en) Processor interconnection
CN209249081U (zh) 一种eMMC主机控制器和eMMC控制系统
EP1794953B1 (en) Method and system for using an in-line credit extender with a host bus adapter
CN117539820B (zh) 一种PCIe Switch与SoC的互联系统及方法
CN117176674B (zh) 片上网络及数据传输方法、芯片、设备
CN117632825B (zh) 一种多路复用通信系统
CN115269467B (zh) 一种总线仲裁的方法、装置、存储介质及电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant