CN112585082A - 气密性密封的封装件 - Google Patents

气密性密封的封装件 Download PDF

Info

Publication number
CN112585082A
CN112585082A CN201980053822.7A CN201980053822A CN112585082A CN 112585082 A CN112585082 A CN 112585082A CN 201980053822 A CN201980053822 A CN 201980053822A CN 112585082 A CN112585082 A CN 112585082A
Authority
CN
China
Prior art keywords
glass substrate
dielectric coating
electrical component
wafer
interposer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980053822.7A
Other languages
English (en)
Inventor
M-H·黄
金勳
欧阳煦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Corning Inc
Original Assignee
Corning Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Corning Inc filed Critical Corning Inc
Publication of CN112585082A publication Critical patent/CN112585082A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00317—Packaging optical devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/0035—Packages or encapsulation for maintaining a controlled atmosphere inside of the chamber containing the MEMS
    • B81B7/0041—Packages or encapsulation for maintaining a controlled atmosphere inside of the chamber containing the MEMS maintaining a controlled atmosphere with techniques not provided for in B81B7/0038
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/04—Optical MEMS
    • B81B2201/042—Micromirrors, not used as optical switches

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Geometry (AREA)
  • Materials Engineering (AREA)
  • Micromachines (AREA)
  • Mechanical Light Control Or Optical Switches (AREA)

Abstract

电学部件封装件包括玻璃基材，位于玻璃基材上的中介层面板，所述中介层面板包括装置腔体，位于中介层面板上的晶片，以使得装置腔体被玻璃基材、中介层面板和晶片包封。所述电学部件封装件还包括设置在中介层面板与晶片之间的金属种子层，以及电介质涂层。所述电介质涂层使中介层面板气密性密封到玻璃基材，使中介层面板气密性密封到金属种子层和晶片，并且中介层面板使金属种子层气密性密封到玻璃基材，以使得装置腔体被气密性密封而隔离环境气氛。

Description

气密性密封的封装件
本申请要求2018年8月7日提交的系列号为62/715,523的美国临时申请的优先权权益，本文以该申请的内容为基础并通过引用将其全部结合入本文。
背景
技术领域
本说明书一般涉及用于对电子部件，例如微机电系统(MEMS)进行气密性密封的装置和方法，更具体地，涉及使用原子层沉积对MEMS进行气密性密封的装置和方法。
背景技术
某些电子部件，例如，微机电系统(MEMS)，包括数字微镜装置(DMD)和电荷耦合装置(CCD)，可能需要封装，该封装允许光通过封装件的至少一个表面透射到装置，但是禁止空气的环境组分(例如氧气和水分)进入装置封装件的腔体。这些环境组分可影响MEMS的操作。
目前可用的封装件可能无法满足MEMS的设计寿命标准所要求的防止环境组分影响装置。例如，DMD可能要求约650,000个小时的平均故障间隔时间(MTBF)。
因此，需要抑制空气、水分等进入封装件的电子部件的替代性封装件。
发明内容
根据一个实施方式，电学部件封装件包括玻璃基材，位于玻璃基材上的中介层面板，所述中介层面板包括装置腔体，位于中介层面板上的晶片，以使得装置腔体被玻璃基材、中介层面板和晶片包封。所述电学部件封装件还包括设置在中介层面板与晶片之间的金属种子层，以及电介质涂层。所述电介质涂层使中介层面板气密性密封到玻璃基材，使中介层面板气密性密封到金属种子层和晶片，并且中介层面板使金属种子层气密性密封到玻璃基材，以使得装置腔体得到气密性密封而与环境气氛隔离。
在另一个实施方式中，一种构建气密性密封电学部件封装件的方法包括：将包含装置腔体的中介层面板堆叠在玻璃基材上，向中介层面板和玻璃基材施加电介质涂层，在中介层面板上沉积金属种子层，以及将晶片结合到沉积在中介层面板上的金属种子层，以与环境气氛隔离而包封装置腔体，从而使电介质涂层和金属种子层气密性地密封装置腔体而与环境气氛隔离。
在以下的具体实施方式中提出了本文所述的气密性密封封装件的其他特征和优点，其中的部分特征和优点对本领域的技术人员而言，根据所作描述就容易看出，或者通过实施包括以下具体实施方式、权利要求书以及附图在内的本文描述的实施方式而被认识。
应理解，前述的一般性描述和下文的具体实施方式都描述了各个实施方式且都旨在提供用于理解所要求保护的主题的性质和特性的总体评述或框架。包括的附图提供了对各个实施方式的进一步理解，附图并入本说明书中并构成说明书的一部分。附图例示了本文所描述的各个实施方式，并且与说明书一起用于解释所要求保护的主题的原理和操作。
附图简要说明
图1根据本文所示和所述的一个或多个实施方式，例示了用于气密性密封电子部件的各层的分解图，所述电子部件例如微机电系统，例如DMD或CCD；
图2根据本文所示和所述的一个或多个实施方式，例示了玻璃基材、环氧物层和中介层面板，其被连接到晶片的ALD层包围，从而在装置周围形成气密性密封的封装件；
图3A根据本文所示和所述的一个或多个实施方式，例示了包括图2的玻璃基材的玻璃基材面板的顶表面；
图3B根据本文所示和所述的一个或多个实施方式，例示了图3A的玻璃基材面板的底表面；
图4根据本文所示及所述的一个或多个实施方式，例示了图2的玻璃基材和中介层面板并且包括环氧物层；
图5根据本文所示及所述的一个或多个实施方式，例示了图4的中介层面板和玻璃基材并且包括包封中介层面板和玻璃基材的电介质涂层；
图6根据本文所示及所述的一个或多个实施方式，例示了图5的中介层面板、玻璃基材和电介质涂层并且包括光敏聚合物层；
图7根据本文所示及所述的一个或多个实施方式，例示了图6的中介层面板、玻璃基材和电介质涂层并且移除了电介质涂层上方的一部分光敏聚合物层；
图8根据本文所示和所述的一个或多个实施方式，例示了在图7的电介质涂层上方的金属种子层。
图9根据本文所示及所述的一个或多个实施方式，例示了在图8的金属种子层上方的包括装置的晶片；以及
图10根据本文所示和所述的一个或多个实施方式，例示了包括多个气密性密封的电学部件封装件的晶片级封装件，所述气密性密封的电学部件封装件通过将图2的玻璃基材、中介层面板和电介质涂层与晶片一起堆叠形成。
具体实施方式
现将对附图所示的示例性实施方式进行详细说明。只要可能，在附图中使用相同的附图标记表示相同或相似的部分。附图中的各部件不一定按比例绘制，而是着重于说明示例性实施方式的原理。
如下文更详细论述的，本公开涉及用于对电子部件，例如微机电系统(MEMS)进行气密性密封的电学部件封装件。MEMS可以包括一些部件，如果这些部件暴露于环境气氛组分，例如氧气和水分，则它们随着时间变差或变得无法使用。作为一个实例，数字微镜装置(DMD)可以包括显微电学零件和机械零件，它们安装于硅基材(例如，CMOS)基材，在暴露于气氛组分的情况下，这些零件可变差。因此，可以将诸如DMD在内的MEMS容纳在壳体中，该壳体也被称为“封装件”，其支承MEMS，将MEMS电连接到其他部件，并且密封MEMS而与环境气氛隔离，从而延长系统的寿命。
本文中，范围可以表示为从“约”一个具体值开始和/或至“约”另一个具体值终止。当表述这样的范围时，另一个实施方式包括自所述一个具体数值始和/或至所述另一具体数值止。类似地，当用先行词“约”将数值表示为近似值时，应理解具体数值构成了另一个实施方式。还应理解，每个范围的端点在与另一个端点有关及独立于另一个端点时都是重要的。
本文所用的方向术语——例如上、下、右、左、前、后、顶、底——仅仅是参照绘制的附图而言，并不用来暗示绝对的取向。
除非另有明确说明，否则本文所述的任何方法不应理解为其步骤需要按具体顺序进行，或者要求使任何设备具有特定取向。因此，如果方法权利要求没有实际叙述其步骤要遵循的顺序，或者任何设备权利要求没有实际叙述各组件的顺序或取向，或者权利要求书或说明书中没有另外具体陈述步骤限于具体顺序，或者没有叙述设备组件的具体顺序或取向，那么在任何方面都不应推断顺序或取向。这适用于解释上的任何可能的非表达性基础，包括：涉及步骤安排的逻辑问题、操作流程、组件的顺序或组件的取向问题；由语法组织或标点派生的明显含义问题和说明书中描述的实施方式的数量或类型问题。
除非上下文另外清楚地说明，否则，本文所用的单数形式的“一个”、“一种”以及“该/所述”包括复数指代。因此，例如，提到的“一种”部件包括具有两种或更多种这类部件的方面，除非文本中有另外的明确表示。
DMD用于动态投射光，用于DMD的封装还需包括至少一个半透明窗。投射的光可以穿过所述窗照射，并且通过DMD的微镜反射到外表面上。可以使用诸如轭架、铰链和弹簧尖端之类的部件来安装每个微镜，所述部件允许微镜充分旋转以改变微镜反射的光的目标，因此每个镜子可以看起来是投射光或不投射光(即，“开”或“关”)。这允许微镜投射动态图像。由于与环境组分接触，因此用于控制微镜的部件易于变差，因此需要将这些部件封装在密封腔体中。相应地，半透明窗需连接到封装的一个或多个其他部件，例如，CMOS晶片，并且组装件需得到密封。
典型的装置封装包括一个或多个部件，它们堆叠以形成包封有装置腔体的壁，所述装置腔体容纳有MEMS。可以使用经紫外(UV)固化的环氧物来密封常规封装的壁中的部件。由于环氧物分子之间的间距的尺寸，经环氧物密封的壁可能无法完全阻止环境组分(例如氧气和水分)进入装置腔体。或者，环氧物可能含有“针孔”缺口，其允许空气和/或水分进入。因此，随着时间，包含在具有经环氧物密封的壁的装置封装件内的MEMS的有用性将下降。这对于应用于恶劣环境(例如，汽车和户外)中的MEMS尤为如此。
相比于常规封装，包括的部件通过原子层沉积而沉积得到的层(“ALD”层)来密封的封装往往可以更好地防止环境组分进入装置腔体。也就是说，具有ALD层的壁可以形成气密性密封的装置腔体并且可以延长装置的寿命。因此，包括的壁用一层或多层ALD层密封的装置封装件可以用于几乎任何应用，包括用于恶劣环境，例如，用于汽车和户外。使用被称为晶片级封装(“WLP”)的有效加工方法可以形成这些更加紧固的封装件。
如本文所用的短语“原子层沉积”和“ALD”是指使用前体的一系列气态沉积，并且这些前体以非重叠脉冲的形式来沉积的薄膜沉积技术。前体以自限制的方式一次反应一种前体(即，原子或分子)，从而在表面上形成膜(即，一旦表面上的所有反应位点被消耗掉，则反应终止)。在重复暴露于气态前体后，薄膜形成到规定厚度。常规的封装(例如，利用一个或多个层通过环氧物结合的封装)可能允许空气和其他环境组分渗透封装的壁，这是因为环氧物可以包括一个或多个大到足以使空气通过的间隙。由于ALD层以一次一种前体来沉积，因此它们不包括这样的间隙并且有效地防止了空气和其他环境组分渗透。
晶片级封装或晶片级芯片规模封装(WLP)用于在装置(例如，MEMS、DMD、集成电路(IC)等)为晶片的部分时，对装置进行封装，这与将晶片剖切成各个电路(小块)然后再对装置进行封装的更为常规的方法形成对照。WLP能够以晶片级实现晶片制造、封装、测试和老化的集成，从而简化了装置从硅开始到客户出货所经历的制造过程。WLP可包括：扩展晶片制造过程以包括装置互连和装置保护过程。WLP涉及在装置在晶片中时，将封装件的顶部和底部外层以及电凸起(即，焊料凸起)附接于装置，然后对晶片进行切块。
在本文所述的实施方式中，以WLP形成的电学部件封装件可以通过堆叠玻璃基材、中介层面板、金属种子层和晶片(例如CMOS晶片)来形成。中介层面板通过经ALD沉积的电介质涂层而密封到玻璃基材，所述经ALD沉积的电介质涂层在半透明玻璃面板与CMOS晶片之间形成气密性密封。玻璃面板允许光到达封装件内的装置，并且CMOS晶片向电学互连提供了一个或多个外部装置。在一些实施方式中，其他层可以包括，例如但不限于，金属(例如铬)隙孔层，其防止不期望的光进入封装件。
用ALD层气密性密封装置腔体通过防止暴露于环境气氛的组分(例如氧气和水分)，可以延长MEMS的使用寿命。另外，由于在单个玻璃基材上可定位多个中介层面板，并且在单个晶片上可定位多个MEMS，因此可一次形成电学部件封装件阵列，然后“剖切”成离散的部件，这减少了生产时间和成本并因此提高了生产率。
现在参考图1和2，图1是气密性密封电学部件封装件100的示例性实施方式的分解示意图，其包括玻璃基材102，隙孔层104，通过环氧物层105连接到玻璃基材102的中介层面板106，在中介层面板106与金属种子层110之间的电介质涂层108，以及晶片112。图2是组装的气密性密封的电学部件封装件的截面示意图。中介层面板106围绕被玻璃基材102和晶片112包封的装置腔体114。装置腔体114一般容纳有装置116，例如，MEMS、DMD、CCD或一些其他类型的装置，其安装到装置腔体114内侧的晶片112上。
在一些实施方式中，玻璃基材102、隙孔层104、中介层面板106、金属种子层110和晶片112中的一种或多种熔合在一起而在它们之间没有任何粘合剂、聚合物层、涂层等。在另一些实施方式中，其中的一个或多个层使用粘合剂(例如环氧粘合剂等)连接(例如粘合)在一起。
玻璃基材102可具有任何合适的组合物并且可使用任何合适的方法制造。合适的玻璃组合物的实例可包括碱土金属铝硼硅酸盐玻璃、锌硼硅酸盐玻璃和钠钙玻璃以及玻璃陶瓷，例如富含氧化镁、氧化钇、氧化铍、氧化铝或氧化锆的那些。一般而言，玻璃基材102以及可以在玻璃基材102中形成的任何层可具有任何组合物或者可以使用下述文献中公开的任何方法制造：2016年5月17日授权的题为“Machining of Fusion-Drawn Glass LaminateStructures Containing a Photomachinable Layer(含有可光加工层的熔合拉制玻璃层压结构的机械加工)”的第9,340,451号美国专利；2017年3月16日公布的题为“GlassArticle and Method for Forming the Same(玻璃制品及其形成方法)”的第2017/0073266号美国专利申请公开；以及2017年11月6日提交的题为“Precision StructuredGlass Articles,Integrated Circuit Packages,Optical Devices,MicrofluidicDevices,and Methods for Making the Same(精密结构化玻璃制品、集成电路封装件、光学装置、微流体装置及其制造方法)”的第62/582,297号美国临时专利申请，这些文献各自通过引用全文纳入本文。然而，应理解的是，还考虑了用于玻璃基材的其他玻璃组合物和/或玻璃层压件，并且它们是可行的。在一些实施方式中，玻璃基材102的厚度可以在.1mm至1.7mm之间。在一些实施方式中，玻璃基材102的厚度可以在.2mm至1.6mm之间。在一些实施方式中，玻璃基材的厚度可以在.3mm至1.5mm之间。在一些实施方式中，玻璃基材的厚度可以在.5mm至1.3mm之间。在一些实施方式中，中介层的厚度可以在.05mm至.45mm之间。在一些实施方式中，中介层的厚度可以在.1mm至.4mm之间。在一些实施方式中，中介层的厚度可以在.15mm至.35mm之间。
隙孔层104可以在玻璃基材102的至少一个表面上形成。例如，在图1所示的实施方式中，隙孔层104被设置在玻璃基材102上并且在中介层106与玻璃基材104之间。隙孔层104可以防止不期望的光到达装置116。例如，在MEMS是DMD的情况中，隙孔层104可以仅允许将要反射离开DMD的一个或多个微镜的光穿过装置的装置外层以到达所述一个或多个微镜。也就是说，隙孔层104仅允许光穿过在隙孔层104中形成的孔109。因此，隙孔层104的部分可以是不透明的和/或反射光的。在实施方式中，隙孔层104可以包含铬孔。在另一些实施方式中，隙孔层104可以包含银、金、钨、锡、铜、铂或另一些金属。在一些实施方式中，隙孔层的厚度可以在100nm至600nm之间。在一些实施方式中，隙孔层的厚度可以在200nm至500nm之间。在一些实施方式中，隙孔层的厚度可以在300nm至400nm之间。
所例示的气密性密封的电学部件封装件100的中介层面板106可以在玻璃基材102与晶片112之间延伸，并且形成用于容纳装置116的装置腔体114。中介层面板106可以由硅、二氧化硅或任何其他合适的金属中的一种或多种形成。中介层面板106可以使用环氧物(例如，UV固化的环氧物，例如环氧物层105)连接到玻璃基材102上。
如图2所示，电介质涂层108可以封装中介层面板106、环氧物层105和隙孔层104，以将中介层面板106气密性密封到玻璃基材102，由此将中介层面板106、环氧物层105和隙孔层104密封在一起并形成气密性密封的装置腔体114。在实施方式中，可以将电介质涂层108施加于玻璃基材102的至少一部分顶表面102a和至少一部分底表面102b。在一些实施方式中，电介质涂层108可以包含折射率不同的多个材料层。这些层可以形成滤光器以过滤或反射某些波长的入射光107。例如但非限制，电介质涂层108可以包含低带滤光器和/或高带滤光器。在一个或多个实施方式中，电介质涂层可以包括多层光学涂层，其可以是抗反射滤光器、UV截止滤光器和/或UV-红外(IR)截止滤光器中的一种或多种。附加或替代性地，电介质涂层108可以是任何带通光学涂层、带阻光学涂层、低通光学涂层或高通光学涂层。
在一些实施方式中，电介质涂层108可以是涂层堆叠体。所述涂层堆叠体可以包括折射率不同的一个或多个层。例如，一种示例性的涂层堆叠体可以包括交替的高折射率和低折射率光学材料。低折射率材料可以包括但不限于：MgF2、SiO2。高折射率材料可以包括但不限于：HfO2、TiO2、Nb2O5、ZrO2、Y2O3。在一些实施方式中，一种示例性的涂层堆叠体可以包括一种或多种中等折射率材料。中等折射率材料可以包括但不限于：Al2O3。在一些实施方式中，涂层堆叠体可以包括以下中的一种或多种：AlF3、ZnO、Ta2O5、In2O3、SnO2、LaF3、GdF3。
电介质涂层108在电学部件封装件100的一个或多个暴露表面上可以具有均匀厚度，或者在所述一个或多个暴露表面上可以具有非均匀厚度。例如，在一些实施方式中，电介质涂层108可以以厚度t'、t”来施加，所述厚度t'、t”沿着电介质涂层108施加在上面的电学部件封装件100的外表面变化，由此影响入射光107的角强度。在一些实施方式中，电介质涂层的厚度在200nm至1000nm之间。在一些实施方式中，电介质涂层的厚度在300nm至900nm之间。在一些实施方式中，电介质涂层的厚度在500nm至700nm之间。
如本文所述，可以使用化学气相沉积(CVD)过程[例如，原子层沉积(ALD)]或一些其他类型的化学沉积来施加电介质涂层108。在一些实施方式中，气相硅前体与气相氧前体配合使用，以沉积电介质涂层108的一个或多个层。各种气相硅前体和氧前体可以用于沉积电介质涂层108中的层。硅前体和氧前体的一种示例性组合包括三(二甲基酰胺基)硅烷(TDMAS)与O3的组合。其他硅前体包括但不限于双(二乙基氨基)硅烷(BDEAS)和SAM-24。在另一些实施方式中，铪气相前体与氧气相前体配合使用，以沉积电介质涂层108的一个或多个层。例如，四(二甲基氨基)铪(IV)(TDMAH)可以与H2O反应以沉积电介质涂层108的层。在另一些实施方式中，镁气相前体可以与氟气相前体组合使用。示例性的镁前体包括但不限于Mg(thd)2、双(环戊二烯基)镁、双(五甲基环戊二烯基)镁和双(乙基环戊二烯基)镁。示例性的氟前体包括但不限于HF、NF3、CF4、SF6、TaF5、TiF4和NH4F。
可以将电介质涂层108施加于中介层面板106、环氧物层105、隙孔层104和玻璃基材102的内表面和外表面，以使电介质涂层108包围并包封这些部件，它们一起形成装置腔体114。简单参考图2和3，可以向玻璃基材102施加隙孔层104、环氧物层105、中介层面板106和电介质涂层108的阵列，以在玻璃基材上同时形成多个电学部件封装件100。然后可以用电介质涂层涂覆玻璃基材(以及其上沉积的任何额外的层)的顶表面102a和底表面102b中的每一者，以形成多个装置腔体114。图3A示出了在玻璃基材102与晶片112连接并剖切成各个电学部件封装件100之前，例示的玻璃基材102的顶表面102a，并且图3B示出了例示的玻璃基材的底表面102b。也就是说，图3A所示的视图示出了堆叠在玻璃基材102的顶表面102a上的几个中介层面板106，而图3B通过透明玻璃基材102的底表面102b显示出隙孔层104。
再次参考图1和2，在电介质涂层108上可以沉积金属种子层110。在实施方式中，可以使用物理气相沉积(PVD)(例如溅射、等离子体溅射或离子沉积溅射)，蒸发，电镀，化学气相沉积(CVD)或原子层沉积(ALD)来沉积金属种子层110。在一些实施方式中，金属种子层120可以包括钯、铂、金、银、铝、钛、铬、铁、钴、镍、铜和锌中的一种或多种。金属种子层110与电介质涂层108之间的界面可以不受空气环境组分，例如水分和氧气的渗透影响，使得当将金属种子层110施加于电介质涂层108时，金属种子层110与电介质涂层108之间的界面抑制环境组分进入装置腔体114，从而气密性地密封装置腔体114。
晶片112[也被称为“基材”、“晶片基材”或“CMOS晶片”(但该“CMOS”仅是出于方便起见指代晶片的一种类型，并且实施方式不限于CMOS晶片)]可以包括半导体材料，例如硅或二氧化硅。在一些实施方式中，晶片112是CMOS晶片。晶片112可以利用晶片-管芯(wafer-to-die)结合技术，在第一侧112a处结合到金属种子层110。结合技术的非限制性实例包括低温焊(soldering)、钎焊(brazing)、熔融结合、共晶结合等。在一个示例性实施方式中，晶片112利用Si-金(Au)共晶结合过程结合到金属种子层110。在一些实施方式中，晶片112可以包括伸出部132以用于使晶片112与外部部件电连接。
仍然参考图1，晶片112可以包括装置116。具体地，装置116可以结合到晶片112的第一侧112a，并且当晶片112通过金属种子层110和电介质涂层108附接于中介层面板106时，装置116位于装置腔体114内。如上所述，装置可以是任何电学部件，包括但不限于机电装置或系统，例如，数字微镜显示(DMD)装置或CCD装置。在装置116是DMD的实施方式中，包括DMD的镜子的外表面116a可以面向玻璃基材102，以使得入射光107穿过玻璃基材102并且被装置116反射回而离开电学部件封装件100。
现在参考图3A-10，其将描述形成图1和2的电学部件封装件100的示例性方法。图3A示出了堆叠在玻璃基材102的顶部上以形成多个中介层面板排106a和中介层面板列106b的多个中介层面板106的顶视图。在图3A中未示出晶片112，因为其将在后续步骤中添加。一旦完成了装置堆叠并且晶片112已经连接到装置堆叠体，则剖切多个中介层面板106的中介层面板排106a以形成气密性密封的电学部件封装件。
图4示出了玻璃基材102的指示部分102c(图3A)的侧视图。指示部分102c是将变成分离的电学部件封装件100的左侧和右侧之间的交界。如图4所示，中介层面板106可以通过隙孔层104和环氧物层105中的一种或多种连接到玻璃基材102，以形成玻璃基材面板103。简单参考图3A和4，每个中介层面板排106a在水平相邻的中介层面板106之间如双箭头12所示进行双剖切，以在相邻的中介层面板106之间形成两个平行的间隙118。可以使用剖切硅晶片的任何方法来剖切玻璃基材102，例如，包括刻划和断裂、机械锯、激光切割。每个中介层面板列106b也可以在垂直相邻的中介层面板106之间进行双剖切，从而在垂直相邻的中介层面板之间形成与平行间隙118类似的平行间隙。在玻璃基材102上的相邻的中介层面板106之间双剖切产生了供电介质涂层108沉积的空间，以使得每个中介层面板106可被电介质涂层108包封。一旦形成了两个平行间隙118以形成独立的中介层面板106，则可以向玻璃基材面板103的外表面施加电介质涂层108，如图5所示。
可以使用如上所述的ALD、CVD或一些其他化学沉积过程来施加电介质涂层108。在一些实施方式中，电介质涂层可以包括多个涂层，包括具有各不相同的光学性质的层。将电介质涂层施加于玻璃基材面板103的外表面并形成了气密性密封的装置腔体114。如图5所示，电介质涂层108可以在玻璃基材102与隙孔层104之间的界面104a下方延伸，以确保在隙孔层104与玻璃基材102之间的界面处气密性密封。另外，可以在隙孔层104与玻璃基材102之间的内部界面104b处施加电介质涂层，以确保隙孔层104维持与玻璃基材102接触。
现在参考图6，一旦将电介质涂层108施加于玻璃基材102，则可以在电介质涂层108的顶表面108a上临时施加光敏聚合物层122。光敏聚合物层122可以包括以下中的一种或多种的层：蒸发玻璃，聚合物，一种或多种光致抗蚀剂，一种或多种聚酰亚胺，以及其他合适的层，以在施加金属种子层110时，防止金属种子层110沉积在被光敏聚合物层122覆盖的表面上。可以使用旋涂技术或一些其他合适的涂覆技术来沉积光敏聚合物层122。
现在参考图7，在准备沉积金属种子层110时，从组装件中移除光敏聚合物层122的一个或多个部分124。在一些实施方式中，被移除的光敏聚合物层122的部分124是覆盖电介质涂层108的顶表面108a并且将要沉积金属种子层110的光敏聚合物层122的部分。使用光刻法来移除这些移除的部分124。具体地，移除光敏聚合物层122以暴露出中介层面板106上方的电介质涂层108的顶表面108a，从而使金属种子层110可沉积在电介质涂层108的顶表面108a上。不在电介质涂层108的顶表面108a上方的光敏聚合物层122的部分不被移除，以使得不无意地沉积构成金属种子层110的金属。
参考图7和8，一旦移除了光敏聚合物层122的部分124，则在电介质涂层108的顶表面108a上方放置金属种子层110。金属种子层110可以包含，例如但不限于，Ti/Cu合金、NiCr合金和/或镍基合金，例如，因科镍合金(Inconel)。金属种子层110与电介质涂层108之间的结合可以防止环境组分(例如水分和氧气)在金属种子层110与电介质涂层108之间的界面110a处进入装置腔体114。
随着金属种子层110在电介质涂层108的顶部上就位，可以使用如箭头14所指示的化学或光蚀刻过程来移除光敏聚合物层122。移除光敏聚合物层122重新打开了装置腔体114，并且电介质涂层108保持就位且金属种子层110在电介质涂层108上。如图8所示，玻璃基材102、中介层面板106、电介质涂层108和金属种子层110形成了玻璃基材组装件126。
参考图9，晶片组装件128包括晶片112和装置116。图10示意性描绘了装置腔体114的阵列，其通过在玻璃基材组装件126的内侧126a上的中介层面板106的阵列与位于晶片组装件128的内侧128a上的装置116的阵列结合来形成。玻璃基材组装件126与晶片组装件128对齐，以使得每个装置腔体114包括一个装置116。如图9所示，晶片组装件128可以结合到金属种子层110。晶片组装件128可以使用如本文所述的任何结合技术来结合。例如，晶片组装件128可以使用共晶结合而结合到金属种子层110。使玻璃基材组装件126结合到晶片组装件128形成了气密性密封的晶片组装件130，其包括气密性密封的电学部件封装件100的阵列，并且将装置116的阵列包封在气密性密封的装置腔体114的阵列内。
为了将各个电学部件封装件100分离成独立的装置封装件，在如图9和10中的箭头16所示的两个垂直方向上，在玻璃基材组装件126侧和晶片组装件128侧上剖切气密性晶片组装件130。可以使用剖切晶片的任何方法来剖切气密性晶片组装件130，例如，包括刻划和断裂、机械锯、激光切割。从气密性晶片组装件130的顶表面130a和底表面130b剖切气密性晶片组装件130。剖切气密性晶片组装件130将气密性密封的电学部件封装件的阵列分离成单独的气密性密封的电学部件封装件100。简单参考图2，在一些实施方式中，可以在顶表面130a上剖切晶片组装件130，以使得伸出部132从晶片112侧向外延伸，从而留下用于装置116与一个或多个其他装置电学互连的空间。
应理解，ALD层可用于将中介层面板包封到玻璃基材以形成气密性密封的装置腔体。ALD层可以被设置在玻璃基材与包含装置(例如DMD或CCD)的晶片之间。使用ALD过程沉积单独的前体的层建立了没有针孔泄漏部的密封，其防止了氧气、水分和其他环境组分进入气密性密封的装置腔体。
对本领域的技术人员显而易见的是，可以对本文所述的实施方式进行各种修改和变动而不偏离要求保护的主题的精神和范围。因此，本说明书旨在覆盖本文所述的各个实施方式的修改和变动，只要这些修改和变动在所附权利要求书及其等同内容的范围之内。

Claims (20)

1.一种电学部件封装件，其包括：
玻璃基材；
位于玻璃基材上的中介层面板，所述中介层面板包括装置腔体；
位于中介层面板上的晶片，以使得装置腔体被玻璃基材、中介层面板和晶片包封；
设置在中介层面板与晶片之间的金属种子层；和
电介质涂层，所述电介质涂层使得：
中介层面板气密性密封到玻璃基材；
中介层面板气密性密封到金属种子层和晶片；以及
金属种子层气密性密封到玻璃基材，以使得装置腔体得到气密性密封而隔离环境气氛。
2.如权利要求1所述的电学部件封装件，其中，至少一部分的电介质涂层被设置在装置腔体内的玻璃基材的至少一部分表面上。
3.如权利要求1所述的电学部件封装件，其中，至少一部分的电介质涂层被设置在由中介层面板形成的装置腔体的侧壁上。
4.如权利要求3所述的电学部件封装件，其中，至少一部分的电介质涂层被设置在中介层面板与玻璃基材之间。
5.如权利要求4所述的电学部件封装件，其中，被设置在中介层面板与玻璃基材之间的一部分的电介质涂层位于装置腔体内。
6.如权利要求5所述的电学部件封装件，其中，被设置在中介层面板与玻璃基材之间的一部分的电介质涂层与被设置在由中介层面板形成的装置腔体的侧壁上的电介质涂层相连。
7.如权利要求1所述的电学部件封装件，其中，所述电介质涂层被设置在与晶片相对的玻璃基材外表面上。
8.如权利要求1所述的电学部件封装件，其中，在中介层面板与玻璃基材之间设置铬孔和环氧物层。
9.如权利要求8所述的电学部件封装件，其中，铬孔被设置在装置腔体中并且直接位于玻璃基材表面上。
10.如权利要求8所述的电学部件封装件，其中，环氧物层包括环氧物层的孔。
11.如权利要求1所述的电学部件封装件，其中，电介质涂层是抗反射滤光器。
12.如权利要求11所述的电学部件封装件，其中：
所述电介质涂层被设置在玻璃基材的外表面上，并且
在玻璃基材的外表面上的电介质涂层至少包括高光学折射率材料和低光学折射率材料。
13.如权利要求12所述的电学部件封装件，其中，在玻璃基材的外表面上的电介质涂层包括交替的高光学折射率材料和低光学折射率材料。
14.一种构建气密性密封的电学部件封装件的方法，所述方法包括：
在玻璃基材上堆叠包括装置腔体的中介层面板；
向中介层面板和玻璃基材施加电介质涂层；
在中介层面板上沉积金属种子层；以及
将晶片结合到在中介层面板上沉积的金属种子层，以封闭装置腔体而隔离环境气氛，使得电介质涂层和金属种子层气密性密封装置腔体而隔离环境气氛。
15.如权利要求14所述的方法，其还包括：向与晶片相对的玻璃基材的外表面施加电介质涂层。
16.如权利要求15所述的方法，其中，所述电介质涂层包括抗反射滤光器。
17.如权利要求14所述的方法，其中，铬孔被密封到玻璃基材，并且电介质涂层在中介层面板与玻璃基材之间。
18.如权利要求14所述的方法，其中：
玻璃基材包括多个中介层面板，所述中介层面板包括多个装置腔体，
向所述多个中介层面板施加晶片，以封闭所述多个装置腔体而隔离环境气氛，从而形成多个气密性密封的电学部件封装件。
19.如权利要求18所述的方法，其还包括分离所述多个气密性密封的电学部件封装件中的每一个。
20.如权利要求19所述的方法，其中，使用双剖切技术使所述多个气密性密封的电学部件封装件中的每一个与其他各个气密性密封的电学部件封闭件分离。
CN201980053822.7A 2018-08-07 2019-07-31 气密性密封的封装件 Pending CN112585082A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201862715523P 2018-08-07 2018-08-07
US62/715,523 2018-08-07
PCT/US2019/044297 WO2020033193A1 (en) 2018-08-07 2019-07-31 Hermetically sealed package

Publications (1)

Publication Number Publication Date
CN112585082A true CN112585082A (zh) 2021-03-30

Family

ID=67742961

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980053822.7A Pending CN112585082A (zh) 2018-08-07 2019-07-31 气密性密封的封装件

Country Status (4)

Country Link
US (1) US11264296B2 (zh)
JP (1) JP2021533565A (zh)
CN (1) CN112585082A (zh)
WO (1) WO2020033193A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210098635A1 (en) * 2019-09-30 2021-04-01 Texas Instruments Incorporated Windowed wafer assemblies having interposers
US11139232B2 (en) * 2020-03-06 2021-10-05 Advanced Semiconductor Engineering, Inc. Wiring structure and method for manufacturing the same

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040232535A1 (en) * 2003-05-22 2004-11-25 Terry Tarn Microelectromechanical device packages with integral heaters
US20080112037A1 (en) * 2006-11-10 2008-05-15 Spatial Photonics, Inc. Hermetic sealing of micro devices
WO2009038686A2 (en) * 2007-09-14 2009-03-26 Tessera Technologies Hungary Kft. Hermetic wafer level cavity package
CN101746706A (zh) * 2009-10-16 2010-06-23 华中科技大学 Mems圆片级真空封装横向互连结构及其制造方法
US20130221510A1 (en) * 2012-02-29 2013-08-29 Corning Incorporated Methods for bonding material layers to one another and resultant apparatus
US20160016791A1 (en) * 2014-07-17 2016-01-21 Texas Instruments Incorporated Optical electronic device and method of fabrication
CN107238923A (zh) * 2016-03-29 2017-10-10 精工爱普生株式会社 电光装置、电光装置的制造方法以及电子设备

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5834840A (en) 1995-05-25 1998-11-10 Massachusetts Institute Of Technology Net-shape ceramic processing for electronic devices and packages
US6368899B1 (en) 2000-03-08 2002-04-09 Maxwell Electronic Components Group, Inc. Electronic device packaging
US7426067B1 (en) 2001-12-17 2008-09-16 Regents Of The University Of Colorado Atomic layer deposition on micro-mechanical devices
US20050181128A1 (en) 2004-02-12 2005-08-18 Nikolov Anguel N. Films for optical use and methods of making such films
TWI284966B (en) * 2006-01-12 2007-08-01 Touch Micro System Tech Method for wafer level package and fabricating cap structures
US20080248613A1 (en) * 2006-09-27 2008-10-09 Dongmin Chen Method of Forming a Micromechanical Device with Microfluidic Lubricant Channel
US20090289349A1 (en) * 2008-05-21 2009-11-26 Spatial Photonics, Inc. Hermetic sealing of micro devices
US8969132B2 (en) 2010-09-20 2015-03-03 Nuvotronics, Llc Device package and methods for the fabrication thereof
EP2608255A1 (en) * 2011-12-23 2013-06-26 Micronit Microfluidics B.V. Method of bonding two substrates and device manufactured thereby
US9340451B2 (en) 2013-02-28 2016-05-17 Corning Incorporated Machining of fusion-drawn glass laminate structures containing a photomachinable layer
JP6639405B2 (ja) 2014-03-13 2020-02-05 コーニング インコーポレイテッド ガラス物品およびその形成方法
TW201909245A (zh) 2017-07-24 2019-03-01 美商康寧公司 精密結構玻璃物件、積體電路封裝、光學元件、微流體元件及其製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040232535A1 (en) * 2003-05-22 2004-11-25 Terry Tarn Microelectromechanical device packages with integral heaters
US20080112037A1 (en) * 2006-11-10 2008-05-15 Spatial Photonics, Inc. Hermetic sealing of micro devices
WO2009038686A2 (en) * 2007-09-14 2009-03-26 Tessera Technologies Hungary Kft. Hermetic wafer level cavity package
CN101746706A (zh) * 2009-10-16 2010-06-23 华中科技大学 Mems圆片级真空封装横向互连结构及其制造方法
US20130221510A1 (en) * 2012-02-29 2013-08-29 Corning Incorporated Methods for bonding material layers to one another and resultant apparatus
CN105452154A (zh) * 2012-02-29 2016-03-30 康宁股份有限公司 将材料层相互粘结到一起的方法以及所得到的装置
US20160016791A1 (en) * 2014-07-17 2016-01-21 Texas Instruments Incorporated Optical electronic device and method of fabrication
CN107238923A (zh) * 2016-03-29 2017-10-10 精工爱普生株式会社 电光装置、电光装置的制造方法以及电子设备

Also Published As

Publication number Publication date
WO2020033193A1 (en) 2020-02-13
JP2021533565A (ja) 2021-12-02
US11264296B2 (en) 2022-03-01
US20200051883A1 (en) 2020-02-13

Similar Documents

Publication Publication Date Title
JP5374150B2 (ja) 超小型電気機械システムデバイスのための気密封止
US20070029562A1 (en) Semiconductor device and method of manufacturing a semiconductor device
US7566957B2 (en) Support device with discrete getter material microelectronic devices
US7825029B2 (en) Method for the production of structured layers on substrates
JP4800937B2 (ja) Ｍｅｍｓ製造のための薄膜プレカーソルスタック
US7067355B2 (en) Package having bond-sealed underbump
US20090289349A1 (en) Hermetic sealing of micro devices
KR20050039635A (ko) 광학용 기밀식 밀봉 패키지를 위한 방법 및 시스템
US7951863B2 (en) Coated package with filter profile
US8043880B2 (en) Microelectronic device
TW200843098A (en) Method and system for flip chip packaging of micro-mirror devices
US11264296B2 (en) Hermetically sealed package
JP2005528782A (ja) 基板およびコンポジット要素の接続方法
US8792179B2 (en) Laminated micromirror package
TWI525759B (zh) 耐濕包裝
US20120235252A1 (en) Manufacturing method for an encapsulated micromechanical component, corresponding micromechanical component, and encapsulation for a micromechanical component
EP3319125B1 (en) Method for manufacturing optical sensor arrangements and housing for an optical sensor
WO2019195334A1 (en) Hermetically sealed optically transparent wafer-level packages and methods for making the same
JP2019062418A (ja) 電子デバイスおよび電子デバイスの製造方法
EP2287910A1 (en) Improvements in or relating to filters in an image sensor
TWI605010B (zh) 微機電系統封裝結構及其製作方法
TW202205547A (zh) 蓋構件、蓋構件的製造方法、包裝盒及包裝盒的製造方法
JP2005017956A (ja) 光学フィルタ部材およびこれを用いた固体撮像素子収納用パッケージ
KR20050005446A (ko) 기판 결합 방법 및 복합 부품

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination