CN112567650A

CN112567650A - 光学引擎

Info

Publication number: CN112567650A
Application number: CN201980039181.XA
Authority: CN
Inventors: D·A·纳尔逊; V·拉古拉曼; D·E·特茨拉夫; K·穆思; V·拉古纳坦
Original assignee: Rockley Photonics Ltd
Current assignee: Rockley Photonics Ltd
Priority date: 2018-04-12
Filing date: 2019-04-12
Publication date: 2021-03-26
Also published as: GB202017782D0; GB2587962A; GB2587962B; WO2019197897A8; WO2019197897A1

Abstract

一种包括光学引擎的系统。在一些实施例中，所述系统在第一级封装中包括集成电路，并且所述系统在第一级封装中包括光学引擎，并且光学引擎包括电光芯片。

Description

光学引擎

对（多个）相关申请的交叉引用

本申请要求2018年4月12日提交的题为“OPTICAL ENGINE”的美国临时申请号62/656,748的优先权和权益，并且本申请是2018年5月17日提交的题为“DRIVER FOR OPTICALMODULATOR”的美国专利申请号15/982,928的部分继续，所述美国专利申请号15/982,928要求2017年5月23日提交的美国临时申请号62/510,211的权益。在该段落中标识的所有申请的全部内容通过引用被并入本文中。

技术领域

根据本公开的实施例的一个或多个方面涉及光学通信，并且更具体地涉及光学引擎。

背景技术

通信系统中更高的密度和到达范围要求光学互连。远离主机或交换机专用集成电路（ASIC）放置的光学收发器可能在物理上是大的，并消耗大量功率，部分原因是它们被设计为与主机或交换机ASIC在相对大的距离之上电气通信。这可能限制12、25和50 Tb/s系统中的系统密度。

因此，需要一种改进的光学引擎。

发明内容

根据一些实施例，提供了一种系统，包括：第一级封装中的第一集成电路；以及第一级封装中的光学引擎，所述光学引擎包括第一电光芯片。

在一些实施例中，光学引擎还包括：第二集成电路，其包括用于与第一电光芯片对接的第一模拟电路。

在一些实施例中：第一电光芯片包括光电探测器；光学引擎还包括第二电光芯片，所述第二电光芯片包括光学调制器；并且第二集成电路还包括用于与光学调制器对接的第二模拟电路。

在一些实施例中，第一模拟电路是线性调制器驱动器，并且第二模拟电路是跨阻放大器。

在一些实施例中，第二集成电路还包括重定时电路。

在一些实施例中，第二集成电路还包括物理编码子层电路。

在一些实施例中，光学引擎通过可重工的接口连接至第一级封装的基板。

在一些实施例中，可重工接口是插座接口。

在一些实施例中，第二集成电路包括均衡电路。

在一些实施例中，第一电光芯片包括被配置为由二比特信号驱动的光学PAM-4调制器。

在一些实施例中，该系统包括：包括所述光学引擎的多个光学引擎；以及管理电路，被配置为管理所述多个光学引擎。

在一些实施例中，光学引擎被配置为以第一符号率与第一集成电路交换数据，并且光学引擎之间的电气连接在对应于第一个符号率的奈奎斯特频率下展现小于10 dB的损耗。

在一些实施例中，该系统包括具有前面板的外壳，所述第一级封装在所述外壳中，所述系统还包括前面板封装，所述前面板封装包括通过光纤连接至第一级封装的激光器。

在一些实施例中，前面板封装具有QSFP-DD或OSFP-DD形状因数，并且光纤将前面板封装的第一接口连接到第一级封装，第一接口在前面板的外部。

在一些实施例中，第一集成电路是分组交换数字集成电路。

附图说明

将参考说明书、权利要求书和附图来领会和理解本公开的这些以及其他特征和优点，其中：

图1是根据本公开的实施例的第一级封装的透视图；和

图2是根据本公开的实施例的光学引擎的框图。

具体实施方式

以下结合附图阐述的详细描述旨在作为对根据本公开提供的光学引擎的示例性实施例的描述，并且不旨在代表可以构造或利用本公开所用的唯一形式。该描述结合所图示的实施例阐述了本公开的特征。然而，应理解，相同或等同的功能和结构可以通过不同的实施例来实现，所述不同的实施方式也旨在被涵盖在本公开的范围内。如本文中其他地方所表示的，相似的元件编号旨在指示相似的元件或特征。

参照图1，包括在第一级封装115中或其上的交换机ASIC 105（例如，CMOS分组交换数字集成电路）以及多个光学引擎110的第一级封装115，如下面进一步详细描述的，可以克服其中收发器离主机或交换机ASIC 105距离更远的系统中的一些缺点。每个光学引擎110和交换机ASIC之间的电气连接可能足够短，以显著简化那些连接的两端的电路。在一些实施例中，每个连接短于10mm，例如短于5mm。在一些实施例中，光学引擎110与交换机ASIC105之间的接口采用（电气）PAM-4信令。在一些实施例中，每个光学引擎是配置为以第一符号率（例如，每秒25千兆符号（GS/s）、50 GS/s或100 GS/s（分别与50 Gb/ s、100 Gb/s和200Gb/s的PAM-4（PAM-4为四级脉冲幅度调制）对应）与交换机ASIC 105交换数据，并且电气连接足够短（例如分别为40 mm、20 mm或15 mm）以在相应的奈奎斯特频率（即符号率的两倍）下展现小于4 dB的损耗（在没有重定时的连接中，或在具有重定时的连接中的小于8 dB或10 dB的损耗）。

光学引擎110可以使用可重工（或可插拔）接口，例如插座，连接至第一级封装的基板。这种可重用的接口可以使得如下成为可能：如果一个光学引擎发生故障，则容易地单独用一个新的光学引擎其替换光学引擎110，或者用不同种类的光学引擎（例如，具有不同光学特性或不同电气功能的光学引擎）来替换光学引擎。从光学引擎110到交换机ASIC 105的高速路由可以限制于标准5-2-5 / 4-2-4有机BGA基板的顶层。这（i）通过避免穿过基板的芯的有损跃迁而允许优异的高速性能，并且（ii）可以实现大形状因数的基板（以支撑例如16个光学引擎）和更大的芯。

图2是在一些实施例中的光学引擎的框图。光学引擎可以包括物理层（Phy）电路205和光学接口210。光学接口210可以包括调制器215的阵列（调制器中的每个可以是电吸收调制器（EAM）或另一类型的调制器，诸如马赫曾德尔调制器、环形调制器或聚合物调制器），其耦合到第一光纤阵列220以用于接收未调制的激光，并且耦合到第二光纤阵列225以用于传输调制的光。光学接口可以进一步包括耦合到对应的第三光纤阵列227以用于接收调制光的光电探测器（PD）阵列230。

Phy电路205包括发送部分（或“Phy发送器”）235和接收部分（或“Phy接收器”）240。Phy电路205的发送部分235（图2中的上部）包括用于从交换机ASIC 105接收信号的模拟前端（AFE）242。该信号可以例如在多个（例如16个）串行连接上承载，每个串行连接以53.125Gb/s（或“53.125G”）操作，并且每个串行连接都实现优于非常简单的短距离行业标准化接口（诸如超短距离（USR）或特短距离（XSR））的低复杂度接口（诸如NRZ）。低复杂度接口在交换机ASIC 105和Phy电路205之间（既在发送方向中又在接收方向中（以下讨论的））的这种使用可以显著简化交换机ASIC 105中所需的电路，从而减小了交换机ASIC 105中的功耗，或使得交换机ASIC 105中的管芯区域可用于其他功能，或两者兼具。从交换机ASIC 105接收的信号的时钟恢复可以由Phy接收器240的模拟前端的输出上的时钟恢复电路244执行。

解串器（De-SER）（或“解串电路”）246将接收到的信号转换为更大总线宽度的较低速度信号。根据解串器246的输出，包括物理编码子层（PCS）电路、前向纠错（FEC）编码电路和通道对准电路的电路248（或一个或多个电路，每个电路执行这些功能中的一个或多个的组合）产生并行输出数据流，该并行输出数据流由50G信号调节器250转换为较少数量的较高数据速率数据流。电压模式逻辑（VML）驱动器电路252接收50G信号调节器的输出并驱动八进制驱动器电路254（例如，包括八个相似或相同的驱动器电路的电路），其连接到Phy电路205的发送部分235，并且其生成适合于在每个调制器中产生PAM-4调制的信号。八进制驱动器电路可以包括例如在美国专利申请公开号2018/0341125（其通过引用被并入本文中）中公开的电路。在一些实施例中，传输的光学信号包括2×4（即八个）数据流（例如，两个光纤，每个承载四个波长，或者四个光纤，每个承载两个波长），每个数据流具有106.25G（即106.25 Gb/s，或者每秒53.125个符号，每个符号都是承载二比特的PAM-4符号）的数据速率。

Phy电路205的接收部分240（图2中的下部）连接到八进制线性跨阻放大器（TIA）256（例如，包括八个相似或相同的跨阻放大器电路的电路），其接收来自相应光电探测器230的信号，每个光电探测器230耦合到第三光纤阵列227的光纤。在一些实施例中，所接收的光学信号像所发送的光学信号一样包括2×4个数据流，每个数据流具有106.25G的数据速率。TIA 256的输出由包括连续时间线性均衡（CTLE）电路的模拟前端260接收，其馈送给模拟信号处理（ASP）/数字信号处理（DSP）电路（或“模拟和数字信号处理电路”）262，从而提供前馈均衡（FFE）或判决反馈均衡（DFE），或两者。由时钟恢复电路264对信号执行时钟恢复，并由解串器（De-SER）266对其进行解串。包括物理编码子层（PCS）电路、前向纠错（FEC）解码电路和通道对准电路的电路268（或一个或多个电路，每个电路执行这些功能中的一个或多个的组合）产生并行数据流，该并行数据流由50G信号调节器270转换为较少数量的较高数据速率数据流，其馈送给电压模式逻辑（VML）驱动器电路272，所述电压模式逻辑（VML）驱动器电路272驱动交换机ASIC 105的对应输入。在接收侧（如在发送侧一样），在交换机ASIC 105和Phy电路205之间使用低复杂度接口可以显著简化交换机ASIC 105中和Phy电路205中所需的电路。

Phy电路205可以进一步包括控制电路274，其可以包括一组状态机或微控制器（uC）以及节能以太网（EEE）电路276，其可以根据负载接通或关断集成电路280的某些元件以节省电力。Phy电路205、八进制驱动器电路254和八进制线性跨阻放大器（TIA）256都可以是集成电路（例如“第二集成电路”）280的部分，该集成电路可以是单个互补金属氧化物半导体（CMOS）集成电路。

如以上提及的，Phy电路与交换机ASIC之间的电气连接可以相对短，例如，长度小于25mm（或长度小于1mm）。一些实施例不仅使交换机ASIC 105不必包括相对复杂的电路，如果交换机ASIC 105通过相对长的电气高速串行数据链路被连接到目前技术水平的光学前面板收发器，则将需要所述相对复杂的电路，而且使得有可能从系统中完全消除这种电路，因为在一些实施例中不使用长的电气高速串行数据链路。

在一些实施例中，外部参考时钟信号（例如，在100MHz处）被馈送到Phy电路205中，在所述Phy电路205内，外部参考时钟信号被倍增（通过时钟频率倍增电路278）并用于对在Phy电路的发送部分的输出（到八进制驱动器电路）和在Phy电路的接收部分的输出（到交换机ASIC）处的信号进行重定时。相同的参考时钟信号也可以馈送到交换机ASIC，并用于对来自Phy电路的串行数据打卡（clock in）。这种布置可能使得交换机ASIC不必包括用于对来自Phy电路的串行数据进行打卡的压控振荡器（VCO）（例如，电感器-电容器VCO（LC VCO））阵列。

在一些实施例中，第二集成电路280的部分可以不存在，或者第二集成电路280可以完全不存在。例如，第二集成电路280如果存在的话，可以仅在高速信号路径上执行模拟功能（例如，放大来自光电探测器230的信号并放大用于调制器215的驱动信号），或者它可以仅执行模拟功能和重定时。在一些这样的实施例中，第二集成电路280仅包括在高速信号路径上的模拟接口电路，例如，它包括用于与调制器215对接的模拟接口电路（例如，线性驱动器）和用于与光电探测器230对接的模拟接口电路（例如，线性跨阻放大器）、和简单的数字配置电路，例如，用于设置调制器驱动器的幅度，以及用于设置跨阻放大器中的信号检测器阈值的损失。在一些实施例中，第二集成电路280还仅包括重定时电路，该重定时电路包括例如发送部分235的时钟恢复电路244和接收部分240的时钟恢复电路264。在一些实施例中，第二集成电路280还可以包括物理编码子层电路（包括图2中示出的其余元件中的一些或全部），并且作为结果，第二集成电路280可能能够执行通道对准、执行前向纠错以及分配通道号。在各种实施例中（例如，具有或不具有重定时电路，以及具有或不具有物理编码子层电路），第二集成电路280可以包括一个或多个均衡电路（诸如，模拟前端260的连续时间线性均衡（CTLE）电路）。

在一些实施例中，调制器215中的每个是简单的调制器，并且用于调制器的驱动器电路254中的每个可以向相应的调制器215施加四个不同的电压（或驱动四个不同的电流通过所述相应的调制器215）以产生PAM-4调制。在其他实施例中，调制器215中的每个是光学PAM-4调制器（例如，可以包括独立可控调制器的级联（例如，两个、三个或四个电吸收调制器的级联）的复合调制器），其被配置成由二比特信号（例如，两位NRZ控制信号）驱动以产生对应于PAM-4调制的四个不同的衰减级别。

在一些实施例中，第二集成电路280外部的管理电路可以管理多个光学引擎110（例如，它可以管理多个第二集成电路280，每个第二集成电路在多个光学引擎110中的相应一个中）。这样的管理电路可以是第三集成电路（在第一级封装的内部或外部），或者它可以是第一集成电路（交换机ASIC 105）的部分。管理电路可以连接到光学引擎110中的控制电路274，并且它可以通过例如配置芯片、报告信号丢失、报告配置、检测故障以及执行状态报告来管理光学引擎。使用单个电路来管理多个光学引擎110可以使得第二集成电路280不必提供这个功能。

在一些实施例中，第一级封装（例如，在印刷电路板上）在具有前面板（其可以是该外壳中的机架安装卡的前面板）的外壳中，并且用于将未调制的光供应给调制器215的激光器被安装在前面板中的行业标准形状因子（例如QSFP-DD或OSFP-DD形状因子）前面板封装中。这种行业标准形状因子封装可在前面板的外部具有光纤接口；光纤环回（loopback）可用于将来自前面板封装中的激光器的光引导回到外壳中并且回到第一级封装，在此处它可以将光供应给光学引擎110（即，供应给光学引擎110中的调制器215）。

如本文中所使用的，电光芯片是被配置为将光学传输的数据转换为电传输的数据的半导体芯片（诸如光电探测器230之一），或者是被配置为将电传输的数据转换为光学传输的数据的半导体芯片（诸如调制器215之一）。光学传输的数据可以是例如经过幅度调制（例如，利用PAM-4调制）并且承载作为结果的数据的光。类似地，电传输的数据可以是承载数据的时变电压或电流。如本文中使用的，第一级封装是具有基板并且包含连接到该基板的一个或多个集成电路管芯的封装。集成电路管芯可以直接连接到基板（例如，引线接合到基板，或者倒装芯片安装在基板上），或者可以将它或它们间接安装在基板上（例如，可以将它或它们引线接合到重分布层上，所述重分布层进而直接安装在基板上）。所述第一级封装可以适合于例如直接安装在印刷电路板上（例如，所述基板可以在其下表面上具有球栅阵列，从而允许使用回流工艺将其安装在所述印刷电路板上）或间接安装在印刷电路板上（例如，它可以包含在可以安装在印刷电路板上的第二级封装中）。如本文中使用的，单词“或”是包括性的，因此，例如，“A或B”意指（i）A、（ii）B和（iii）A和B中的任何一个。

尽管在本文中已经具体地描述和说明了光学引擎的示例性实施例，但是许多修改和变化对于本领域技术人员将是显而易见的。因此，应理解，根据本公开的原理构造的光学引擎可以不同于如本文具体描述的那样来体现。本发明还在所附权利要求及其等同物中来限定。

Claims

1.一种系统，包括：

第一级封装中的第一集成电路；和

在第一级封装中的光学引擎，

所述光学引擎包括第一电光芯片。

2.根据权利要求1所述的系统，其中，所述光学引擎还包括：

第二集成电路，其包括用于与所述第一电光芯片对接的第一模拟电路。

3.根据权利要求2所述的系统，其中：

第一电光芯片包括光电探测器；

所述光学引擎还包括第二电光芯片，所述第二电光芯片包括光学调制器；和

所述第二集成电路还包括用于与所述光学调制器对接的第二模拟电路。

4.根据权利要求3所述的系统，其中，所述第一模拟电路是线性调制器驱动器，并且

所述第二模拟电路是跨阻放大器。

5.根据权利要求2至4中的任一项所述的系统，其中，所述第二集成电路还包括重定时电路。

6.根据权利要求2至5中的任一项所述的系统，其中，所述第二集成电路还包括物理编码子层电路。

7.根据前述权利要求中的任一项所述的系统，其中，所述光学引擎通过可重工的接口连接至所述第一级封装的基板。

8.根据前述权利要求中的任一项所述的系统，其中，所述可重工接口是插座接口。

9.根据前述权利要求中的任一项所述的系统，其中，所述第二集成电路包括均衡电路。

10.根据权利要求2所述的系统，其中，所述第一电光芯片包括被配置为由二比特信号驱动的光学PAM-4调制器。

11.根据前述权利要求中的任一项所述的系统，包括：

包括所述光学引擎的多个光学引擎；和

被配置为管理所述多个光学引擎的管理电路。

12.根据前述权利要求中的任一项所述的系统，其中，所述光学引擎被配置为以第一符号率与所述第一集成电路交换数据，并且在光学引擎之间的电气连接在对应于第一个符号率的奈奎斯特频率处表现出小于10dB的损耗。

13.根据前述权利要求中的任一项所述的系统，包括具有前面板的外壳，所述第一级封装在所述外壳中，所述系统还包括前面板封装，所述前面板封装包括通过光纤连接到所述第一级封装的激光器。

14.根据权利要求13所述的系统，其中，所述前面板封装具有QSFP-DD或OSFP-DD形状因数，并且所述光纤将所述前面板封装的第一接口连接至所述第一级封装，所述第一接口位于所述前面板外部。

15.根据前述权利要求中的任一项所述的系统，其中，所述第一集成电路是分组交换数字集成电路。