CN112567517B - 具有支撑结构的三维存储器件及其形成方法 - Google Patents

Abstract

一种3D存储器件包括存储堆叠体和支撑结构。在衬底上的存储堆叠体包括核心区域和与核心区域相邻的非核心区域。支撑结构在非核心区域中延伸并且延伸到衬底中。支撑结构包括第一支撑部分和在第一支撑部分上方的第二支撑部分。第一支撑部分具有比第二支撑部分更高的刚度。

Description

具有支撑结构的三维存储器件及其形成方法

技术领域

本公开内容涉及具有减小的电阻和改进的支撑的源极结构的三维(3D)存储器件，以及用于形成该3D存储器件的方法。

背景技术

通过改进工艺技术、电路设计、编程算法和制造工艺，可以将平面存储单元缩小为更小的尺寸。然而，随着存储单元的特征尺寸接近下限，平面工艺和制造技术变得具有挑战性且成本高昂。结果，用于平面存储单元的存储密度接近上限。

3D存储器架构可以解决平面存储单元中的密度限制。3D存储器架构包括存储阵列和用于控制去往和来自存储阵列的信号的外围器件。

发明内容

提供了具有支撑结构的3D存储器件以及用于形成所述3D存储器件的方法的实施例。

在一个示例中，一种3D存储器件包括存储堆叠体和支撑结构。在衬底上的存储堆叠体包括核心区域和与核心区域相邻的非核心区域。支撑结构在非核心区域中延伸并且延伸到衬底中。支撑结构包括第一支撑部分和在第一支撑部分上方的第二支撑部分。第一支撑部分具有比第二支撑部分高的刚度。

在另一个示例中，一种用于形成3D存储器件的方法包括：在衬底上方的第一电介质堆叠体部分中形成沟道牺牲部分和第一支撑部分，在第一电介质堆叠体部分上方形成第二电介质堆叠体部分，在第一电介质堆叠体部分和第二电介质堆叠体部分中从沟道牺牲部分形成沟道结构；以及在第一支撑部分上方形成第二支撑部分以形成支撑结构。

在另一个示例中，一种用于形成3D存储器件的方法包括：在衬底上方形成第一电介质堆叠体部分，第一电介质堆叠体部分包括交错的第一多个电介质层和第一多个牺牲层，以及在相同的工艺中，在第一电介质堆叠体部分的核心区域中形成多个沟道牺牲部分，在过渡区域中形成至少一个第一支撑部分，并且在阶梯区域中形成至少一个其他第一支撑部分。方法还包括：在第一电介质堆叠体部分上方形成第二电介质堆叠体部分，第二电介质堆叠体部分具有交错的第二多个电介质层和第二多个牺牲层。方法还包括：在第一电介质堆叠体部分和第二电介质堆叠体部分中，从多个沟道牺牲部分形成多个沟道结构，以及在相同的工艺中，在第一支撑部分上方形成至少一个第二支撑部分，并且在至少一个其他第一支撑部分上方形成至少一个其他第二支撑部分。

附图说明

并入本文中并形成说明书的一部分的附图示出了本公开内容的实施例，并且与说明书一起进一步用于解释本公开的原理并使相关领域的技术人员能够制作和使用本公开内容。

图1示出了具有变形的支撑结构的现有3D存储器件的截面图。

图2示出了根据本公开内容的一些实施例的、带有具有改善的应力承受性能的支撑结构的示例性3D存储器件的截面图。

图3示出了根据本公开内容的一些实施例的、带有具有改善的应力承受性能的支撑结构的另一个示例性3D存储器件的截面图。

图4A至图4H示出了根据本公开内容的一些实施例的、在示例性制造工艺的各个阶段的3D存储器件的截面图。

图5A和图5B示出了根据本公开内容的一些实施例的、在另一个示例性制造工艺的各个阶段的3D存储器件的截面图。

图6示出了根据本公开内容的一些实施例的、用于形成带有具有改善的应力承受性能的支撑结构的示例性制造工艺的流程图。

将参考附图对本公开内容的实施例进行描述。

具体实施方式

虽然讨论了特定的配置和布置，但应该理解的是：这是仅为了说明的目的。相关领域的技术人员将认识到的是：在不脱离本公开内容的精神和范围的情况下可以使用其他配置和布置。对于相关领域的技术人员来说显而易见的是，本公开内容还可以用于各种其他应用。

应该指出的是：说明书中对“一个实施例”、“实施例”、“示例实施例”、“一些实施例”等的引用指示所描述的实施例可包括特定特征、结构或特性，但是每个实施例可以不一定包括特定的特征、结构或特性。此外，这些短语不一定指的是相同的实施例。另外,当结合实施例来描述特定特征、结构或特性时，无论是否明确描述，结合其他实施例实现这样的特征、结构或特性将会在相关领域的技术人员的知识范围内。

通常，可以至少部分从上下文中的使用来理解术语。例如，本文中所使用的术语“一个或多个”，至少部分取决于上下文，可以用于以单数意义描述任何特征、结构或特性，或者可以用于以复数意义来描述特征、结构或特性的组合。类似地，诸如“一”、“一个”或“这个”之类的术语可以被理解为传达单数用法或传达复数用法，这至少部分取决于上下文。此外，术语“基于”可以被理解为不一定旨在传达因素的排他性集合，而是可以至少部分根据上下文，允许存在不一定明确描述的其他因素。

如本文中所使用的，术语“标称/名义上”是指在产品或工艺的设计阶段期间设定的针对组件或工艺操作的特性或参数的期望值或目标值，以及高于和/或低于期望值的值的范围。值的范围可以由于制造工艺或容限的微小变化。如本文中所使用的，术语“大约”表示可以基于与主题半导体器件相关联的特定技术节点而变化的给定量的值。基于特定技术节点，术语“大约”可以表示给定量的值，其在例如值的10％-30％内变化(例如，值的±10％，±20％或±30％)。

如本文所使用的，阶梯结构是指一组表面，其包括至少两个水平表面(例如，沿x-y平面)和至少两个(例如，第一和第二)垂直表面(例如，沿z方向)，使得每个水平表面邻接从该水平表面的第一边缘向上延伸的第一垂直表面，并且邻接从该水平表面的第二边缘向下延伸的第二垂直表面。“台阶”或“阶梯”是指一组邻接表面在高度上的垂直移位。在本公开中，术语“阶梯”和术语“台阶”是指阶梯结构的一个层级(level)并且可互换使用。在本公开内容中，水平方向可以指平行于衬底(例如，提供用于在其上形成结构的制造平台的衬底)的顶表面的方向(例如，x方向或y方向)，并且垂直方向可以指垂直于该结构的顶表面的方向(例如，z方向)。

广泛用于各种电子产品中的NAND闪存器件是非易失性的、轻重量的，具有低功耗和良好的性能。当前，平面NAND闪存器件已经达到其存储极限。为了进一步增加存储容量并降低每比特的存储成本，已经提出了3D NAND存储器件。现有的3D NAND存储器件通常包括数个层级(或导体/电介质层对)和多个沟道结构。导体层用作字线，其通过字线触点导电地连接到外围电路。存储单元形成在沟道结构和导体层的相交处。随着层级数的增加来用于更高的存储，由于导体层的重量和分布，更多的应力被引入3D NAND存储器件，从而导致现有的支撑结构变形，例如，倾斜。有时，甚至沟道结构也由于应力而变形。支撑结构的变形会在3D NAND存储器件的阶梯区域中的字线触点的制造中引起对齐问题，从而导致良率损失。

图1示出了具有变形的支撑结构和变形的沟道结构的3D NAND存储器件的截面图。3D NAND存储器件100包括核心区域、过渡区域和阶梯区域。3D NAND存储器件100包括存储堆叠体104、存储堆叠体104上方的绝缘结构112，以及衬底102，存储堆叠体104和绝缘结构112位于所述衬底102上。存储堆叠体104包括形成多个导体/电介质层对(例如，层级)的多个交错导体层114和电介质层116。在核心区域中，3D NAND存储器件100包括在存储堆叠体104中延伸的多个沟道结构106。在阶梯区域中，3D NAND存储器件100包括多个阶梯126，字线触点(未示出)形成于所述阶梯126上并与相应的导体层114接触。在过渡区域和阶梯区域中，多个支撑结构108和110(例如，也被称为虚设沟道)分别在3D NAND存储器件100中延伸，向3D NAND存储器件100提供支撑，使得由导体/电介质层对(例如，导体层114)的重量和分布引起的应力可以得到平衡。

支撑结构108和110的应力承受性能通常很大程度上由支撑结构108和110的材料决定。支撑结构108和110可以由电介质材料(例如，氧化硅)制成。氧化硅的刚度和机械强度相对较低。因为导体层114通常包括相当重的导体材料(例如，钨)，所以在支撑结构108和110上的应力可能会随着3D NAND存储器件100中层级数的增加而增加。如图1所示，增加的应力可能导致支撑结构108和110变形(例如，从其本意方向倾斜)。例如，支撑结构108和110可能偏离垂直方向(例如，z方向)。变形的支撑结构108和110可能进一步使过渡区域和/或阶梯区域中的导体/电介质层对的一部分变形，例如，向衬底102凹陷。有时，甚至沟道结构106也会由于3D NAND存储器件100的变形而变形/倾斜。变形可能导致阶梯区域中的导体层114偏离其本意位置，使每个字线触点更难与相应的导体层114对齐。显著的变形可能导致3D NAND存储器件100的良率损失。

本公开内容提供了具有支撑结构的3D存储器件(例如，3D NAND存储器件)，该支撑结构具有改善的应力承受性能。支撑结构形成在3D存储器件的阶梯区域的至少一部分中。在一些实施例中，支撑结构也可以形成在过渡区域中。与传统的支撑结构相比，所公开的支撑结构有具有第一材料的第一支撑部分以及在第一支撑部分上方的、具有第二材料的第二支撑部分。第一材料的刚度和机械强度高于第二材料。在一些实施例中，第一材料包括多晶硅，并且第二材料包括氧化硅。在一些实施例中，第二支撑部分在第一支撑部分上。在一些实施例中，第二支撑部分在第一支撑部分上并且横向围绕第一支撑部分。所公开的支撑结构的结构和材料在3D存储器件中提供了改善的应力承受性能，例如，更高的刚度、机械强度和稳定性，并且因此不易变形。可以为3D NAND存储器件中的导体/电介质层对提供改善的支撑。因此，3D存储器件中的导体/电介质层对不易变形。随着层级数的增加，可以减少对字线触点对齐的影响。还可以减少3D存储器件的良率损失。

所公开的支撑结构的制造工艺与其他制造工艺流程兼容。在一些实施例中，与现有/其他制造工艺相比，不需要额外的制造步骤。在一些实施例中，支撑结构的第一部分中的第一材料是用于形成牺牲沟道结构的相同材料。可以用相同沉积工艺来沉积支撑结构的第一部分中的第一材料以及牺牲沟道结构中的第一材料。

图2示出了根据本公开内容的实施例的、具有支撑结构的3D存储器件200的截面图。如图2所示，3D存储器件200包括衬底202，在衬底202上方的堆叠体结构204，以及在堆叠体结构204上方的绝缘结构212，使得堆叠体结构204位于绝缘结构212中。堆叠体结构204可以包括彼此交错的多个导体层214和多个电介质层216，从而形成多个导体/电介质层对。3D存储器件200可以包括核心区域、与核心区域相邻的过渡区域以及与过渡区域相邻的阶梯区域。阶梯区域和过渡区域可以统称为非核心区域。在核心区域中，3D存储器件200可以包括多个沟道结构206，所述沟道结构206沿着垂直方向(例如，z方向)延伸穿过堆叠体结构204到衬底202中。在过渡区域中，3D存储器件200可以包括沿着垂直方向延伸穿过堆叠体结构204的多个第一支撑结构208。在阶梯区域中，堆叠体结构204可以包括具有多个阶梯226的阶梯结构，字线触点(未示出)落在所述阶梯226上。3D存储器件200可以包括在阶梯结构中延伸的多个第二支撑结构218和第三支撑结构210。在一些实施例中，堆叠体结构204可以是存储堆叠体，其中，多个存储单元通过沟道结构206和导体层214的相交而形成。堆叠体结构204中的导体/电介质层对的数量(例如，32、64、96或128)确定3D存储器件200中的存储单元的数量。

衬底202可以包括硅(例如，单晶硅)、硅锗(SiGe)、砷化镓(GaAs)、锗(Ge)、绝缘体上硅(SOI)、绝缘体上锗(GOI)，或任何其他合适的材料。在一些实施例中，衬底202是变薄的衬底(例如，半导体层)，其通过研磨、蚀刻、化学机械抛光(CMP)或上述各项的任何组合而变薄。在一些实施例中，衬底202包括硅。在一些实施例中，衬底202包括在上部并且至少位于核心区域中的半导体/掺杂层。半导体/掺杂层可以与核心区域中的沟道结构接触并且用作3D存储器件200的源极结构的一部分。

在核心区域中，沟道结构206可以各自在3D存储器件200的核心区域中的衬底202上方垂直地延伸。沟道结构206可以具有实质上圆柱形的形状，并且可以包括存储膜、半导体层，并且在一些实施例中，包括电介质芯。可以在半导体层中形成半导体沟道。在一些实施例中，存储膜包括电介质材料，并且半导体层包括半导体材料。在一些实施例中，半导体层包括硅，例如非晶硅、多晶硅或单晶硅。在一些实施例中，存储膜是包括隧穿层、存储层(也被称为“电荷捕获层”)和阻挡层的复合层。可选地，半导体沟道的沟道孔的剩余空间可以部分地或完全地用电介质芯(包括例如氧化硅的电介质材料)填充。根据一些实施例，电介质芯、半导体层、隧穿层、存储层和阻挡层按此顺序从柱的中心朝着柱的外表面径向布置。隧穿层可以包括氧化硅、氮氧化硅或者它们的任意组合。存储层可以包括氮化硅、氮氧化硅、硅，或其任意组合。阻挡层可以包括氧化硅、氮氧化硅、高电介质常数(高k)电介质或者它们的任意组合。在一个示例中，存储层可以包括氧化硅/氧氮化硅(或氮化硅)/氧化硅(ONO)的复合层。

在一些实施例中，沟道结构206还包括在沟道结构206的下部中(例如，在下端处)的半导体插塞(例如，外延部分)。如本文中所使用的，部件(例如，沟道结构206)的“上端”是在垂直方向上远离衬底202的端，并且部件(例如，沟道结构206)的“下端”是当衬底202位于3D存储器件200的最低平面中时在垂直方向上更靠近衬底202的端。半导体插塞可以包括诸如硅的半导体材料，其从衬底202外延生长或沉积在衬底202上。要理解，在一些实施例中，外延部分包括单晶硅，所述单晶硅是与衬底202相同的材料。换句话说，半导体插塞可以包括从衬底202生长的外延生长的半导体层。半导体插塞还可以包括与衬底202不同的材料。在一些实施例中，外延部分包括硅、锗和硅锗中的至少一种。半导体插塞可以导电地连接到半导体沟道，并且可以用作3D存储器件200的源极结构的一部分。

在一些实施例中，沟道结构206还包括在沟道结构206的上部中(例如，在上端处)的漏极结构(例如，沟道插塞)。漏极结构可以与半导体沟道的上端接触并且可以导电地连接到半导体沟道。漏极结构可以包括半导体材料(例如，多晶硅)或导电材料(例如，金属)。在一些实施例中，漏极结构包括开口，所述开口填充有Ti/TiN或Ta/TaN作为粘合层以及钨作为导体材料。

堆叠体结构204中的导体层214和电介质层216在3D存储器件200中沿垂直方向交替布置。除了顶部和底部导体层214之外，每个导体层214都与一对电介质层216相邻，反之亦然。为了便于描述，如图2所示，每个电介质层216和下面的导体层214一起被称为导体/电介质层对。导体层214可以包括导电材料，包括但不限于钨(W)、钴(Co)、铜(Cu)、铝(Al)、多晶硅、掺杂硅、硅化物或其任意组合。每个导体层214可以包括被粘附层和栅极电介质层围绕的栅电极(栅极线)。导体层214的栅电极可以作为字线横向延伸，终止于阶梯结构。电介质层216可以包括电介质材料，包括但不限于氧化硅、氮化硅、氮氧化硅或者它们的任意组合。

在阶梯区域中，堆叠体结构204可以具有阶梯结构，该阶梯结构包括例如沿x/y方向横向延伸的多个阶梯226。每个阶梯226可以包括一个或多个导体/电介质层对。在绝缘结构212中延伸的字线触点(未示出)可以与相应阶梯226的顶部导体层214接触并且导电地连接。字线触点可以包括导电材料，包括但不限于W、Co、Cu、Al、多晶硅、掺杂硅、硅化物或其任意组合。绝缘结构212可以包括电介质材料，所述电介质材料包括但不限于氧化硅、氮化硅、氮氧化硅或其任意组合。

如图2所示，可以在3D存储器件200的核心区域和阶梯区域之间的过渡区域中形成多个第一支撑结构208。第一支撑结构208可以在堆叠体结构204中垂直地(例如，沿着z方向)延伸，向导体层214和电介质层216提供支撑。第一支撑结构208可以与衬底202接触或可以不与衬底202接触。在一些实施例中，第一支撑结构208从堆叠体结构204的上表面延伸到衬底202的上表面。在一些实施例中，第一支撑结构208的下表面在堆叠体结构204的上表面之下。

第一支撑结构可以具有圆柱形状(例如，柱形)，并且可以填充有具有期望的刚度和机械强度的非导电(例如，电介质)材料。物体的刚度是物体响应于施加的力而抵抗变形的程度。刚度可以是施加的力与由施加的力产生的位移之比。刚度可以用牛顿每米(N/m)和磅(lbs)每英寸来测量。在相同单元中，具有更大/更高刚度的对象具有高于具有更小/更低刚度的对象的值。第一支撑结构208包括第一支撑部分208-1和第二支撑部分208-2，所述第二支撑部分208-2可以在第一支撑部分208-1上并与第一支撑部分208-1接触。在一些实施例中，如图2所示，第二支撑部分208-2与第一支撑部分208-1没有横向接触(例如，沿着x方向或y方向)。在一些实施例中，第一支撑部分208-1位于下部，并且第二支撑部分208-2位于上部。第一支撑部分208-1和第二支撑部分208-2的接触界面可以至少是实质上平坦的/水平的。即，第二支撑部分208-2的下表面与第一支撑部分208-1的上表面接触。在多个第一支撑结构208中，界面可以彼此实质上共面。

第一支撑部分208-1可以填充有第一材料，并且第二支撑部分208-2可以填充有第二材料。第一材料和第二材料可以彼此不同。在一些实施例中，第一材料的刚度和/或机械强度高于第二材料。在一些实施例中，第一材料包括多晶硅，并且第二材料包括氧化硅。应当注意，在各个实施例中，第一材料和第二材料可以各自包括其他(例如，一种或多种)合适的非导电材料，例如碳、氮氧化硅或其组合。

可选地，多个第二支撑结构218、相邻的第一支撑结构208可以形成在阶梯区域中。第二支撑结构218可以沿垂直方向在绝缘结构212和阶梯结构中延伸。第二支撑结构218的下表面可以与衬底202的上表面接触和/或在衬底202的上表面下方。第二支撑结构218可以包括与第一支撑部分218-1、以及与第一支撑部分218-1接触并在第一支撑部分218-1上的第二支撑部分218-2。在一些实施例中，第一支撑部分218-1具有与第一支撑部分208-1相同的材料。在一些实施例中，第二支撑部分218-2具有与第二支撑部分208-2相同的材料。在一些实施例中，在第二支撑部分218-2和第一支撑部分218-1之间的界面可以与在第二支撑部分208-2和第一支撑部分208-1之间的界面共面。在一些实施例中，第一支撑部分208-1和218-1的下表面可以彼此共面。在一些实施例中，第二支撑部分218-2在绝缘结构212中部分地延伸，并且在第一支撑部分218-1和第二支撑部分218-2之间的界面可以在阶梯结构的上表面(例如，阶梯226的上表面)下方。

与第二支撑结构218相邻的多个第三支撑结构210可以形成在阶梯区域中。在一些实施例中，与第二支撑结构218相比，第三支撑结构210位于距离第一支撑结构208更远的位置。也就是说，第二支撑结构218可以在第一支撑结构208和第三支撑结构210之间。第三支撑结构210可以沿垂直方向在绝缘结构212和阶梯结构中延伸。第三支撑结构210的下表面可以与衬底202的上表面接触和/或在衬底202的上表面下方。与第一支撑结构208和第二支撑结构218不同，第三支撑结构210不具有多于一个的支撑部分，例如，包括单个非导电材料。在一些实施例中，第三支撑结构210包括与第二材料相同的材料，例如，氧化硅。在各个实施例中，第三支撑结构210包括与第二材料不同的材料。

在各个实施例中，第一支撑结构208、第二支撑结构218和第三支撑结构210可以具有相同的形状和尺寸或可以具有不同的形状和/或尺寸。在一些实施例中，第一支撑结构208和第二支撑结构218可以具有相同的形状和尺寸。在一些实施例中，第一支撑部分208-1和218-1可以具有相同的形状、尺寸和材料。在一些实施例中，第二支撑部分208-2和218-2可以具有相同的形状、尺寸和材料。

图3示出了根据本公开内容的实施例的、具有支撑结构的3D存储器件300的截面图。与3D存储器件200不同，3D存储器件300包括分布在过渡区域中的多个第一支撑结构308。可选地，3D存储器件300还包括分布在阶梯区域中的多个第二支撑结构318。在一些实施例中，第二支撑结构318位于第三支撑结构210和第一支撑结构308之间。第一支撑结构308和第二支撑结构318可以各自包括第一支撑部分(例如308-1和318-1)和第二支撑部分(例如308-2和318-2)。类似于第一支撑结构208和第二支撑结构218，第一支撑部分包括第一材料，并且第二支撑部分包括第二材料。第一材料可以具有比第二材料更高的刚度和/或机械强度。对第一材料和第二材料的详细描述可以参考对3D存储器件200中的第一材料和第二材料的描述，并且在此不再重复。

与第一支撑结构208和第二支撑结构218不同，第一支撑结构308和第二支撑结构318可以各自具有第二支撑部分(例如308-2和318-2)，所述第二支撑部分在相应的第一支撑部分(例如308-1和318-1)上并且与相应的第一支撑部分横向接触(例如，沿x-y平面中的各个方向)。如图3所示，第二支撑部分308-2和318-2可以各自垂直地(例如，在相应的第一支撑部分的上表面上)和水平地(例如，在相应的第一支撑部分的侧面上)围绕相应的第一支撑部分308-1和318-1。即，第二支撑部分308-2和318-2的横向尺寸可以各自大于相应的第一支撑部分308-1和318-1，使得第一支撑部分可以沿横向方向至少部分地被相应的第二支撑部分围绕。在一些实施例中，第二支撑部分(例如，308-2和318-2)各自完全覆盖相应的第一支撑部分(例如，308-1和318-1)的侧表面。第二支撑部分308-2和318-2的底表面可以与衬底202接触或可以不与衬底202接触。在一些实施例中，第二支撑部分308-2和318-2的底表面延伸到衬底202的上表面下方，并且可以与第一支撑部分308-1和318-2的底表面共面，或可以不与第一支撑部分308-1和318-2的底表面共面。在一些实施例中，第二支撑部分308-2和318-2的底表面在第一支撑部分308-1和318-1的底表面上方。

尽管在附图中未示出，但是3D存储器件200和300可以具有多个源极触点结构，每个源极接触结构具有电介质间隔体和在电介质间隔体中的源极触点。源极触点结构可以在堆叠体结构204中垂直地和横向地延伸，并且可以用作相应的3D存储器件的源极的一部分。源极触点可以包括合适的导电材料，例如W、Al、Co、Cu、多晶硅、硅化物，或者它们的组合。电介质间隔体可以包括合适的电介质材料，例如氧化硅、氮化硅、氮氧化硅，或者它们的组合。

3D存储器件200和300可以各自是单片3D存储器件的一部分。术语“单片”是指3D存储器件的部件(例如，外围器件和存储阵列器件)形成在单个衬底上。对于单片3D存储器件，由于外围器件处理和存储阵列器件处理的卷绕(convolution)，制造遇到了额外的限制。例如，存储阵列器件(例如，NAND沟道结构)的制造受到与已经形成或将要形成在相同衬底上的外围器件相关联的热预算的约束。

可替代地，3D存储器件200和300可以各自是非单片3D存储器件的一部分，其中部件(例如，外围器件和存储阵列器件)可以分别形成在不同的衬底上，并且然后例如以面对面的方式键合。在一些实施例中，存储阵列器件衬底(例如，衬底202)保持为键合的非单片3D存储器件的衬底，并且外围器件(例如，包括用于促进3D存储器件200和300的操作的任何合适的数字、模拟和/或混合信号外围电路，例如页面缓冲器、解码器和锁存器；未示出)被翻转并朝下面向存储阵列器件(例如，NAND存储串)以进行混合键合。要理解的是，在一些实施例中，存储阵列器件衬底(例如，衬底202)被翻转并朝下面向外围器件(未示出)以进行混合键合，使得在键合的非单片3D存储器件中，存储阵列器件位于外围器件上方。存储阵列器件衬底(例如，衬底202)可以是变薄的衬底(其不是键合的非单片3D存储器件的衬底)，并且可以在变薄的存储阵列器件衬底的背侧上形成非单片3D存储器件的后段(BEOL)互连。

图4A至图4H示出了根据一些实施例的、用于形成与3D存储器件200类似的3D存储器件的制造工艺。图6示出了用于形成3D存储器件的方法600的流程图。为了便于说明，描述了具有双层(dual-deck)结构的3D存储器件的制造工艺。在各个实施例中，可以由在垂直方向(例如，z方向)上堆叠的多于两个的存储层(deck)形成3D存储器件。在具有多于两个存储层的3D存储器件中的结构的制造可以与在图4A-图4H中形成的3D存储器件的制造类似，并且在此不再描述。应当理解，方法600中示出的操作不是穷举的，并且可以在任何图示操作之前、之后或之间执行其他操作。此外，这些操作中的一些操作可以同时执行，或者以与图6中所示不同的顺序执行。

在该工艺的开始，在操作602处，在第一电介质堆叠体部分中，在核心区域中形成多个第一沟道孔部分，并且在过渡区域中形成多个第一支撑孔部分。可选地，在阶梯区域中形成至少一个其他第一支撑孔部分。图4A示出了相应的结构。

如图4A中所示，在第一电介质堆叠体部分403-1中，在核心区域中形成多个第一沟道孔部分405-1，并且在过渡区域中形成多个第一支撑孔部分407-1。可选地，在阶梯区域中形成至少一个其他第一支撑孔部分415-1。

第一电介质堆叠体部分403-1可以形成在衬底402上方。第一电介质堆叠体部分403-1可以包括多个交错的第一牺牲材料层413-1和第一电介质材料层417-1。在随后的栅极替换工艺期间，第一电介质材料层417-1和第一牺牲材料层413-1可以具有不同的蚀刻选择性。在一些实施例中，第一电介质材料层417-1和第一牺牲材料层413-1包括不同的材料。例如，第一电介质材料层417-1可以包括氧化硅，并且第一牺牲材料层413-1可以包括氮化硅。

交错的第一牺牲材料层413-1和第一电介质材料层417-1可以通过在衬底402上交替地沉积牺牲材料层和电介质材料层直至达到期望的层数来形成。第一牺牲材料层413-1和第一电介质材料层417-1可以具有相同或不同的厚度。在一些实施例中，每个第一电介质材料层417-1和下面的第一牺牲材料层413-1一起被称为电介质对。在一些实施例中，一个或多个电介质对可以形成一个层级/阶梯。对第一牺牲材料层413-1和第一电介质材料层417-1的沉积可以各自包括化学气相沉积(CVD)、物理气相沉积(PVD)以及原子层沉积(ALD)中的一种或多种。

多个第一沟道孔部分405-1可以形成为垂直延伸穿过3D存储器件的核心区域中的第一电介质堆叠体部分403-1。在一些实施例中，第一沟道孔部分405-1形成为穿过交错的第一牺牲材料层413-1和第一电介质材料层417-1。可以通过使用诸如图案化的PR层之类的蚀刻掩模执行适当的蚀刻工艺，来形成多个第一沟道孔部分405-1，以去除第一电介质堆叠体部分403-1的部分并且暴露衬底402。可以通过与用于形成第一沟道孔部分405-1相同的蚀刻工艺和/或分别的蚀刻工艺，来在每个第一沟道孔部分405-1的底部形成凹槽区域以暴露衬底402的顶部。

可以通过与用于形成第一沟道孔部分405-1相同的蚀刻工艺，来在3D存储器件的过渡区域中形成多个第一支撑孔部分407-1。在一些实施例中，相同的蚀刻掩模可以用于蚀刻工艺。如图4A中所示，第一支撑孔部分407-1可以垂直延伸穿过过渡区域中的交错的第一牺牲材料层413-1和第一电介质材料层417-1。在一些实施例中，可以在第一支撑孔部分407-1的底部暴露衬底402。

可选地，可以通过与用于形成第一沟道孔部分405-1和第一支撑孔部分407-1相同的蚀刻工艺，在3D存储器件的阶梯区域中形成多个其他第一支撑孔部分415-1。如图4A所示，其他第一支撑孔部分415-1可以垂直延伸穿过阶梯区域中的交错的第一牺牲材料层413-1和第一电介质材料层417-1。在一些实施例中，可以在其他第一支撑孔部分415-1的底部暴露衬底402。在一些实施例中，其他第一支撑孔部分415-1的数量(如果有的话)是基于随后形成的阶梯结构(例如，在其他第一支撑孔部分415-1的横向位置处的阶梯的高度)来确定的。换句话说，由于在形成其他第一支撑孔部分415-1之后形成阶梯结构，因此每个其他第一支撑孔部分415-1的上表面(例如，与第一电介质堆叠体部分403-1的上表面共面)需要低于在该其他第一支撑孔部分415-1上方的随后形成的阶梯。即，随后形成的阶梯结构的结构(例如，高度和/或倾斜度)可以确定其他第一支撑孔部分415-1的位置和/或数量。

在一些实施例中，第一沟道孔部分405-1和第一支撑孔部分407-1(以及其他第一支撑孔部分415-1，如果有的话)通过执行相同的蚀刻工艺(例如，各向异性蚀刻工艺(例如，干法蚀刻)和/或各向同性蚀刻工艺(湿法蚀刻))来形成。

返回参考图6，在形成第一沟道孔部分、第一支撑孔部分和其他第一支撑孔部分之后，方法600进行到操作604，在操作604中，形成多个沟道牺牲部分和多个第一支撑部分。可选地，形成至少一个其他第一支撑部分。图4B示出了对应的结构。

如图4B所示，在第一沟道孔部分405-1中形成多个沟道牺牲部分409，并且在第一支撑孔部分407-1中形成多个第一支撑部分408-1。可选地，在至少一个第一支撑孔部分415-1中形成至少一个其他第一支撑部分418-1。图4B示出了对应的结构。

可以使用相同的沉积方法来沉积具有期望的刚度和机械强度的第一材料，以填充第一沟道孔部分405-1和第一支撑孔部分407-1，以及其他第一支撑孔部分415-1，如果有的话。可以将第一材料选择为具有与第一牺牲材料层413-1和第一电介质材料层417-1不同的蚀刻选择性。例如，蚀刻剂可以在第一牺牲材料层413-1和第一电介质材料层417-1上选择性地蚀刻第一材料。在一些实施例中，第一材料不同于第一牺牲材料层413-1和第一电介质材料层417-1的材料。第一材料可以用作用于形成沟道结构的牺牲材料。在一些实施例中，第一材料包括多晶硅。可以使用合适的沉积方法，例如，CVD、PVD、ALD或其组合来沉积第一材料。可选地，在沉积了第一材料之后，可以执行例如凹槽蚀刻和/或化学机械抛光(CMP)的平坦化工艺，以去除第一电介质堆叠体部分403-1上的任何多余的材料。在各个实施例中，取决于3D存储器件的设计，可以将不同的材料分别沉积到第一沟道孔部分405-1和第一支撑孔部分407-1(以及其他第一支撑孔部分415-1，如果有的话)中。可以相应地采用分别的沉积方法。

返回参考图6，在形成沟道牺牲部分和第一支撑部分之后，方法600进行到操作606，其中在第一电介质堆叠体部分上方形成第二电介质堆叠体部分。图4C示出了对应的结构。

如图4C所示，在第一电介质堆叠体部分403-1上方形成第二电介质堆叠体部分403-2。第二电介质堆叠体部分403-2可以覆盖沟道牺牲部分409和第一支撑部分408-1，以及至少一个其他第一支撑部分418-1(如果有的话)。第二电介质堆叠体部分403-2可以包括在第一电介质堆叠体部分403-1上堆叠的交错的多个第二牺牲材料层413-2和多个第二电介质材料层417-2。第二电介质堆叠体部分403-2的形成和材料可以与第一电介质堆叠体部分403-1的形成和材料类似，并且在此不再重复详细描述。如图4D所示，第一电介质堆叠体部分403-1和第二电介质堆叠体部分403-2可以形成电介质堆叠体403，第一牺牲材料层413-1和第二牺牲材料层413-2可以一起被称为牺牲材料层413，并且第一电介质材料层417-1和第二电介质材料层417-2可以一起被称为电介质材料层417。

返回参考图6，在形成第二电介质堆叠体部分之后，方法600进行到操作608，在操作608中，形成多个第二沟道孔部分以形成多个沟道孔。图4D示出了对应的结构。

如图4D所示，在第二电介质堆叠体部分403-2中形成多个第二沟道孔部分，每个第二沟道孔部分对应于相应的沟道牺牲部分409并与相应的沟道牺牲部分409对齐。每个第二沟道孔部分可以与相应的沟道牺牲部分409接触，使得每个沟道牺牲部分409的上表面被相应的第二沟道孔部分暴露。可以执行适当的蚀刻工艺，以通过第二沟道孔部分去除沟道牺牲部分409。第一沟道孔部分405-1(以及在每个第一沟道孔部分405-1的底部处的任何凹槽区域)可以被暴露并且与相应的第二沟道孔部分接触。可以通过每个第一沟道孔部分405-1和相应的第二沟道孔部分的连接来形成沟道孔405。在一些实施例中，在沟道孔405的底部处暴露衬底402。

可以执行适当的蚀刻工艺，例如，干法蚀刻和/或湿法蚀刻，以去除在第一沟道孔部分中沉积的第一材料。第一支撑部分408-1和其他第一支撑部分418-1(如果有的话)可以保持在电介质堆叠体403中。

再次参考图6，在形成沟道孔之后，方法600进行到操作610，在操作610中，在沟道孔中形成多个沟道结构。图4E示出了对应的结构。

如图4E所示，可以在沟道孔405中形成多个沟道结构406。沟道结构406可以在电介质堆叠体403中沿垂直方向(例如，z方向)延伸，并且可以具有存储膜和半导体层。存储膜可以包括阻挡层、存储层和隧穿层。在一些实施例中，沟道结构406包括电介质芯。阻挡层、存储层、隧穿层、半导体层和电介质芯(如果有的话)可以从沟道结构406的侧壁向中心向内布置。在一些实施例中，在每个沟道结构406的底部处(例如，在凹槽区域中)形成半导体插塞。在一些实施例中，在每个沟道结构406的上部中形成漏极结构。半导体层可以与半导体插塞和漏极结构接触并且导电地连接到半导体插塞和漏极结构。

可以通过在沟道孔405中的外延生长工艺和/或沉积工艺来形成半导体插塞。在一些实施例中，首先沉积存储膜以覆盖沟道孔的侧壁和外延部分的顶表面。随后使用一种或多种薄膜沉积工艺，例如ALD、CVD、PVD，任何其他合适的工艺或其任意组合，可以按以下顺序沉积阻挡层、存储层和隧穿层，以形成存储膜。然后可以在存储膜上方并且外延部分以上沉积半导体层。然后可以使用一种或多种薄膜沉积工艺，例如ALD、CVD、PVD，任何其他合适的工艺或其任意组合，将半导体层沉积在隧穿层上。在一些实施例中，在沉积半导体层之后，通过沉积电介质材料，将电介质芯填充在沟道孔的剩余空间中。在一些实施例中，可以通过CMP、研磨、湿法蚀刻和/或干法蚀刻来去除电介质堆叠体403的顶表面上以及在每个沟道孔405的上部中的存储膜、半导体层和电介质芯的部分，以在沟道孔的上部形成凹槽。然后可以通过一种或多种薄膜沉积工艺，例如CVD、PVD、ALD、电镀、无电镀或其任何组合，通过将导电材料(例如金属)沉积到凹槽中来形成漏极结构。由此形成沟道结构406。可选地，执行平坦化工艺，例如，干/湿法蚀刻和/或CMP，以去除电介质堆叠体403的上表面上的任何多余的材料。

返回参考图6，在形成沟道结构之后，方法600进行到操作612，在操作612中，形成阶梯结构，并且形成多个导体层。图4F示出了对应的结构。

如图4F所示，在3D存储器件的阶梯区域中形成阶梯结构。阶梯结构可以包括多个阶梯426。如前所述，阶梯426的上表面可以在任何其他第一支撑部分418-1上方。可以通过使用蚀刻掩模(例如，在电介质堆叠体403上的图案化的PR层)重复地对电介质堆叠体403进行图案化，来形成阶梯结构，该电介质堆叠体403包括由交错的牺牲材料层413和电介质材料层417形成的多个电介质对。在一些实施例中，一个或多个电介质对可以形成一个层级/阶梯。在形成阶梯结构期间，对PR层进行修整(例如，从电介质堆叠体403的边界(通常是从所有方向)递增地并且向内蚀刻)，并且将PR层用作用于蚀刻电介质堆叠体403的被暴露部分的蚀刻掩模。经修整的PR的量可以与阶梯的尺寸直接相关(例如，由阶梯的尺寸确定)。可以通过使用合适的蚀刻(例如，各向同性干法蚀刻和/或湿法蚀刻)来获得对PR层的修整。可以连续地形成和修整一个或多个PR层，以用于形成阶梯结构。在修整PR层之后，可以使用合适的蚀刻剂来蚀刻每个电介质对，以去除电介质材料层417和下面的牺牲材料层413二者的一部分。对电介质堆叠体403的蚀刻可以包括适当的干法蚀刻和/或湿法蚀刻。经蚀刻的牺牲材料层413和电介质材料层417可以形成多个牺牲层和电介质层416。然后可以去除PR层。

可以形成在电介质堆叠体403中延伸并且与衬底402接触的缝隙结构(未示出)。可以通过使用适当的蚀刻工艺(例如，干法蚀刻和/或湿法蚀刻)去除电介质堆叠体403的一部分来形成缝隙结构。可以使用各向同性蚀刻工艺(例如，湿法蚀刻)，通过缝隙结构去除牺牲层，以形成多个横向凹槽。然后可以沉积导体材料以填充横向凹槽，从而在横向凹槽中形成多个导体层414。因此，如图4F所示，可以形成具有交错的多个导体层414和电介质层416的存储堆叠体404。导体材料的沉积可以包括任何合适的沉积方法，例如CVD、PVD、ALD或其组合。绝缘结构412可以形成在存储堆叠体404上方，使得存储堆叠体404位于绝缘结构412中。绝缘结构412可以通过使用合适的沉积方法(例如CVD、PVD、ALD或其组合)在存储堆叠体上方沉积电介质材料(例如，氧化硅)来形成。

返回参考图6，在形成阶梯结构和导体层之后，方法600进行到操作614，在操作614中，形成多个第二支撑孔部分和多个第三支撑孔。可选地，形成至少一个其他第二支撑孔部分。图4G示出了对应的结构。

如图4G所示，形成多个第二支撑孔部分407-2和多个第三支撑孔419。可选地，形成至少一个其他第二支撑孔部分415-2。每个第二支撑孔部分407-2可以与相应的第一支撑部分408-1对齐(例如，沿垂直方向)并且与相应的第一支撑部分408-1接触。在一些实施例中，第二支撑孔部分407-2在第一支撑部分408-1的上表面处与相应的第一支撑部分408-1接触。第三支撑孔419可以形成在阶梯区域中，并且在阶梯结构和绝缘结构412中延伸。在各个实施例中，第三支撑孔419可以与衬底402接触或可以不与衬底402接触。在一些实施例中，第三支撑孔419的底表面在衬底402的上表面下方。如果形成至少一个其他第一支撑部分418-1，则可以形成至少一个其他第二支撑孔部分415-2。其他第二支撑孔部分415-2可以各自与相应的其他第一支撑部分418-1对齐(例如，沿垂直方向)并且与相应的其他第一支撑部分418-1接触。在一些实施例中，其他第二支撑孔部分415-2在其他第一支撑部分418-1的上表面处与相应的其他第一支撑部分418-1接触。在一些实施例中，其他第二支撑孔部分415-2可以位于第三支撑孔419和第二支撑孔部分407-2之间。

可以执行相同的蚀刻工艺(例如，干法蚀刻和/或湿法蚀刻)，以形成第二支撑孔部分407-2和第三支撑孔419，以及其他第二支撑孔部分415-2(如果有的话)。蚀刻剂可以在第一支撑部分408-1和其他第一支撑部分418-1(如果有的话)上方的导体层414、电介质层416和绝缘结构412上具有较高的蚀刻率。也就是说，蚀刻剂可以在第一材料上方选择性地蚀刻导体层414、电介质层416和绝缘结构412的材料。在一些实施例中，在蚀刻工艺之后，第一支撑部分408-1和其他第一支撑部分418-1(如果有的话)的上表面可以与在第一电介质堆叠体部分403-1和第二电介质堆叠体部分403-2之间的界面共面或低于所述界面。然而，可以维持第一支撑部分408-1和其他第一支撑部分418-1(如果有的话)的期望部分。在各个实施例中，可以执行分别的蚀刻工艺(例如，干法蚀刻和/或湿法蚀刻)，以分别形成第二支撑孔部分407-2和第三支撑孔419。

返回参考图6，在形成第二支撑孔部分和第三支撑孔之后，方法600进行到操作616，在操作616中，形成多个第二支撑部分和多个第三支撑结构。可选地，形成至少一个其他第二支撑部分。图4H示出了对应的结构。

如图4H所示，可以在第二支撑孔部分407-2中形成多个第二支撑部分408-2，并且可以在第三支撑孔419中形成多个第三支撑结构410。至少一个其他第二支撑部分418-2可以形成在至少一个其他第二支撑孔部分415-2中(如果有的话)。可以执行相同沉积方法(例如，CVD、PVD、ALD或它们的组合)来沉积第二材料，以填充第二支撑孔部分407-2、第三支撑孔419、和其他第二支撑孔部分415-2(如果有的话)。在一些实施例中，第二材料包括氧化硅。可选地，在沉积工艺之后，可以执行平坦化工艺、CMP和/或凹槽蚀刻，以去除存储堆叠体404上的任何凹槽材料。可以形成第二支撑部分408-2、第三支撑结构410和其他第二支撑部分418-2(如果有的话)。

如图4H所示，可以形成多个第一支撑结构408，每个第一支撑结构408具有第一支撑部分408-1和第二支撑部分408-2。可以形成第二支撑结构418(如果有的话)，每个第二支撑结构418具有其他第一支撑部分418-1和其他第二支撑部分418-2。

图5A和图5B示出了根据一些实施例的使用方法600形成的另一3D存储器件的截面图。3D存储器件可以类似于3D存储器件300。可以在操作612之后执行图5A和图5B中的制造工艺。

返回参考图6，在形成阶梯结构和导体层之后，方法600进行到操作614，在操作614中，形成多个第二支撑孔部分和多个第三支撑孔。可选地，形成至少一个其他第二支撑孔部分。图5A示出了对应的结构。

如图5A所示，形成多个第二支撑孔部分507-2和多个第三支撑孔419。可选地，形成至少一个其他第二支撑孔部分515-2。每个第二支撑孔部分507-2可以与相应的第一支撑部分408-1对齐(例如，沿垂直方向)并且与相应的第一支撑部分408-1接触。在一些实施例中，第二支撑孔部分407-2在第一支撑部分408-1的上表面和侧面处与相应的第一支撑部分408-1接触。例如，除了在上表面处与第一支撑部分408-1接触之外，第二支撑孔部分507-2还可以横向地(例如，沿x-y平面中的各个/所有方向)围绕第一支撑部分408-1。第二支撑孔部分507-2的底表面可以在相应的第一支撑部分408-1的上表面下方。在各个实施例中，第二支撑孔部分507-2的底表面可以与衬底402接触或可以不与衬底402接触。在一些实施例中，第二支撑孔部分507-2的底表面可以在衬底402的上表面之下，并且可以与相应的第一支撑部分408-1的底表面共面或可以不与相应的第一支撑部分408-1的底表面共面。在一些实施例中，每个第二支撑孔部分507-2的横向尺寸可以大于相应第一支撑部分408-1的横向尺寸，使得可以在第二支撑孔部分507-2的侧面与相应第一支撑部分408-1之间形成足够的空间，从而允许填充期望量的第二材料。

在一些实施例中，其他第二支撑孔部分515-2(如果有的话)可以具有与第二支撑孔部分507-2相似或相同的结构。例如，除了在上表面处与相应的其他第一支撑部分418-1接触之外，其他第二支撑孔部分515-2还可以横向地(例如，沿x-y平面中的各个方向)围绕其他第一支撑部分418-1。详细的描述可以参考第二支撑孔部分507-2的描述，并且在此不再重复。

可以执行相同的蚀刻工艺(例如，干法蚀刻和/或湿法蚀刻)，以形成第二支撑孔部分507-2和第三支撑孔419，以及其他第二支撑孔部分515-2(如果有的话)。蚀刻工艺可以类似于用于形成第二支撑孔部分407-2的蚀刻工艺，并且在此不再重复详细描述。

返回参考图6，在形成第二支撑孔部分和第三支撑孔之后，方法600进行到操作616，在操作616中，形成多个第二支撑部分和多个第三支撑结构。可选地，形成至少一个其他第二支撑部分。图5B示出了对应的结构。

如图5B所示，可以在第二支撑孔部分507-2中形成多个第二支撑部分508-2，并且可以在第三支撑孔419中形成多个第三支撑结构410。可选地，至少一个其他第二支撑部分518-2形成在至少一个其他第二支撑孔部分515-2中(如果有的话)。可以执行相同的沉积工艺(例如，CVD、PVD、ALD或其组合)以填充第二支撑孔部分507-2、第三支撑孔419、以及至少一个其他第二支撑孔部分515-2(如果有的话)，以形成第二支撑部分508-2、第三支撑结构410、和其他第二支撑部分518-2(如果有的话)。沉积工艺的详细描述可以参考第二支撑部分408-2的相同描述，并且因此不再重复。

可以在形成导体层414之后的制造工艺期间的任何合适阶段，在缝隙结构中形成源极触点结构。可以通过合适的掺杂方法(例如，离子注入)，在缝隙结构的底部处的衬底402中形成掺杂区。电介质间隔体(例如，氧化硅)和电介质间隔体中的源极触点(例如，W)可以各自通过合适的沉积工艺(例如CVD、PVD、ALD或其组合)在缝隙结构中形成。

应当注意，在各个实施例中，具有所公开的结构的支撑结构形成在阶梯结构中，在过渡区域中形成这种支撑结构是可选的。例如，在一些实施例中，没有使用所公开的方法和结构在过渡区域中形成支撑结构。在阶梯结构中形成支撑结构而不在过渡区域中形成支撑结构的工艺可以参考图4A-图4H以及图5A和图5B所示的制造方法，并且在此不再重复详细描述。支撑结构的位置不应被本公开内容的实施例所限制。

还应注意，核心区域中的沟道结构，过渡区域和阶梯区域中的支撑结构的数量和分布仅用于说明本公开内容的结构和方法，而并不意图表示这些结构的实际数量。这些结构的数量和分布应该基于3D存储器件的设计来确定，并且不应该被本公开内容的实施例所限制。

本公开内容的实施例提供了一种3D存储器件，其包括存储堆叠体和支撑结构。在衬底上的存储堆叠体包括核心区域和与核心区域相邻的非核心区域。支撑结构在非核心区域中延伸并且延伸到衬底中。支撑结构包括第一支撑部分和在第一支撑部分上方的第二支撑部分。第一支撑部分具有比第二支撑部分高的刚度。

在一些实施例中，第一支撑部分包括多晶硅，并且第二支撑部分包括氧化硅。

在一些实施例中，第一支撑部分位于支撑结构的下部，并且第二支撑部分位于支撑结构的上部。支撑结构的第二支撑部分在支撑结构的第一支撑部分上。

在一些实施例中，第一支撑部分位于支撑结构的下部，并且第二支撑部分位于支撑结构的上部和下部；并且第二支撑部分在支撑结构的第一支撑部分上并且横向围绕支撑结构的第一支撑部分。

一些实施例中，非核心区域包括与核心区域相邻的阶梯区域以及在核心区域与阶梯区域之间的过渡区域。

在一些实施例中，支撑结构位于过渡区域中。

在一些实施例中，存储器件还包括：在阶梯区域中，在阶梯结构中延伸的第二支撑结构，以及在阶梯结构上方的绝缘结构。第二支撑结构包括：第三支撑部分和在第三支撑部分上方的第四支撑部分，第三支撑部分具有比第四支撑部分高的刚度。

在一些实施例中，第二支撑结构的第三支撑部分包括多晶硅，并且第二支撑结构的第四支撑部分包括氧化硅。

在一些实施例中，第三支撑部分位于第二支撑结构的下部，并且第四支撑部分位于第二支撑结构的上部。在一些实施例中，第四支撑部分在第二支撑结构的第三支撑部分上。

在一些实施例中，第三支撑部分位于第二支撑结构的下部，并且第四支撑部分位于第二支撑结构的上部和下部。在一些实施例中，第二支撑结构的第四支撑部分在第二支撑结构的第三支撑部分上并且横向围绕第二支撑结构的第三支撑部分。

在一些实施例中，支撑结构位于阶梯区域中的阶梯结构中，并且位于阶梯结构上方的绝缘结构中。

在一些实施例中，存储器件还包括在过渡区域中延伸的第二支撑结构。第二支撑结构包括第三支撑部分和在第三支撑部分上方的第四支撑部分，第三支撑部分具有比第四支撑部分高的刚度。

在一些实施例中，第二支撑结构的第三支撑部分包括多晶硅，并且第二支撑结构的第四支撑部分包括氧化硅。

在一些实施例中，第二支撑结构的第三支撑部分位于下部，并且第二支撑结构的第四支撑部分位于上部；并且第二支撑结构的第四支撑部分在第二支撑结构的第三支撑部分上。

在一些实施例中，第二支撑结构的第三支撑部分位于下部，并且第二支撑结构的第四支撑部分位于上部和下部；并且第二支撑结构的第四支撑部分在第二支撑结构的第三支撑部分上并且横向围绕第二支撑结构的第三支撑部分。

在一些实施例中，3D存储器件还包括：第三支撑结构，其在阶梯结构中延伸，并且在阶梯结构上方的绝缘结构中延伸。第三支撑结构包括与第二支撑结构的第四支撑部分相同的材料。。

在一些实施例中，存储堆叠体还包括在衬底上交错的多个导体层和多个电介质层。在一些实施例中，存储器件还包括在核心区域中的沟道结构，所述沟道结构在导体层和电介质层中延伸到衬底中。沟道结构包括半导体沟道，所述半导体沟道与导体层形成多个存储单元。

本公开内容的实施例提供一种用于形成3D存储器件的方法。该方法包括：在衬底上方的第一电介质堆叠体部分中，在第一电介质堆叠体部分的核心区域中形成沟道牺牲部分，并且在第一电介质堆叠体部分的非核心区域中形成第一支撑部分。该方法还包括：在第一电介质堆叠体部分上方形成第二电介质堆叠体部分，以及去除沟道牺牲部分。该方法还包括：在第一电介质堆叠体部分和第二电介质堆叠体部分中，在沟道牺牲部分的位置处形成沟道结构；以及在第一支撑部分上方形成第二支撑部分以形成支撑结构。

在一些实施例中，形成第一支撑部分和第二支撑部分包括：使用第一材料形成第一支撑部分并且使用第二材料形成第二支撑部分。第一材料具有比第二材料高的刚度。

在一些实施例中，形成第一电介质堆叠体部分包括：在衬底上形成交错的第一多个电介质层和第一多个牺牲层。

在一些实施例中，形成沟道牺牲部分和第一支撑部分包括：在相同的图案化工艺中，在第一电介质堆叠体部分的核心区域中形成沟道孔部分，并且在第一电介质堆叠体部分的非核心区域中形成第一支撑孔部分。

在一些实施例中，形成沟道牺牲部分和第一支撑部分包括：在相同的沉积工艺中，沉积第一材料以填充沟道孔部分和第一支撑孔部分。

在一些实施例中，形成第二电介质堆叠体部分包括：在第一电介质堆叠体部分上方形成覆盖沟道牺牲部分和第一支撑部分的交错的第二多个电介质层和第二多个牺牲层。

在一些实施例中，形成沟道结构包括：在第二电介质堆叠体部分中，形成在沟道牺牲部分上方并且与沟道牺牲部分接触的第二沟道孔部分。在一些实施例中，形成沟道结构还包括：通过第二沟道孔部分去除沟道牺牲部分，以暴露衬底并且形成沟道孔。在一些实施例中，形成沟道结构还包括：沉积存储膜和半导体层以至少部分地填充沟道孔。

在一些实施例中，形成第二支撑部分包括：去除第二电介质堆叠体部分的一部分，以形成在第一支撑部分的顶表面处与第一支撑部分接触的第二支撑孔部分；以及沉积第二材料以填充第二支撑孔部分。

在一些实施例中，形成第二支撑部分包括：去除第二电介质堆叠体部分的一部分，以形成第二支撑孔部分，所述第二支撑孔部分在第一支撑部分的顶表面处与第一支撑部分接触，并且横向围绕第一支撑部分。在一些实施例中，形成第二支撑部分还包括：沉积第二材料以填充第二支撑孔部分。

在一些实施例中，支撑结构形成在非核心区域的过渡区域中，并且方法还包括：在形成第二支撑孔部分之前，在非核心区域的阶梯区域中形成阶梯结构，过渡区域位于核心区域和阶梯区域之间。

在一些实施例中，该方法还包括：在阶梯区域中形成第二支撑结构。形成第二支撑结构包括：在与形成第一支撑部分相同的工艺中，在阶梯区域中形成另一第一支撑部分。形成第二支撑结构还包括：在与形成第二支撑孔部分相同的工艺中，形成与所述另一第一支撑部分接触的另一第二支撑孔部分。形成第二支撑结构还包括：在与形成第二支撑部分相同的工艺中，形成与所述另一第一支撑部分接触的另一第二支撑部分。

在一些实施例中，支撑结构形成在非核心区域的阶梯区域中。

在一些实施例中，该方法还包括：在形成阶梯结构之后，在阶梯区域中形成第三支撑结构。形成第三支撑结构包括：在与形成第二支撑孔部分相同的工艺中，形成第三支撑孔，所述第三支撑孔在阶梯结构中延伸到衬底中。形成第三支撑结构包括：沉积第二材料以填充第三支撑孔。

在一些实施例中，该方法还包括：形成在第一电介质堆叠体部分和第二电介质堆叠体部分中延伸的缝隙结构；去除多个第一电介质层，以形成多个横向凹槽；以及将导体材料沉积到横向凹槽中以形成多个导体层。

本公开内容的实施例提供了用于形成3D存储器件的另一种方法。该方法包括：在衬底上方形成第一电介质堆叠体部分，第一电介质堆叠体部分包括交错的第一多个电介质层和第一多个牺牲层；以及在相同的工艺中，在第一电介质堆叠体部分的核心区域中形成多个沟道牺牲部分，在过渡区域中形成至少一个第一支撑部分，并且在阶梯区域中形成至少一个其他第一支撑部分。方法还包括：在第一电介质堆叠体部分上方形成第二电介质堆叠体部分，第二电介质堆叠体部分包括交错的第二多个电介质层和第二多个牺牲层，第二电介质堆叠体部分覆盖多个沟道牺牲部分、至少一个第一支撑部分和至少一个其它第一支撑部分。方法还包括：在第一电介质堆叠体部分和第二电介质堆叠体部分中，从多个沟道牺牲部分形成多个沟道结构；以及在相同的工艺中，在第一支撑部分上方形成至少一个第二支撑部分，并且在至少一个其他第一支撑部分上方形成至少一个其他第二支撑部分。

在一些实施例中，形成第一支撑部分和第二支撑部分以及至少一个其他第一支撑部分和至少一个其他第二支撑部分包括：分别地，使用第一材料形成第一支撑部分和至少一个其他第一支撑部分，以及使用第二材料形成第二支撑部分和至少一个其他第二支撑部分。第一材料具有比第二材料高的刚度。

在一些实施例中，形成多个沟道牺牲部分、多个第一支撑部分以及至少一个其他第一支撑部分包括：在相同的图案化工艺中，分别形成多个沟道孔部分、至少一个第一支撑孔部分和至少一个其他第一支撑孔部分。

在一些实施例中，形成多个沟道牺牲部分、至少一个第一支撑部分以及至少一个其他第一支撑部分包括：在相同沉积工艺中，沉积第一材料以填充在多个沟道孔部分、至少一个第一支撑孔部分以及至少一个其他第一支撑孔部分中。

在一些实施例中，形成多个沟道结构包括：在第二电介质堆叠体部分中，形成在多个沟道牺牲部分上方并且与多个沟道牺牲部分接触的至少一个第二沟道孔部分。在一些实施例中，形成多个沟道结构包括：通过至少一个第二沟道孔部分去除多个沟道牺牲部分，以暴露衬底并且形成多个沟道孔。在一些实施例中，形成多个沟道结构包括：沉积存储膜和半导体层以至少部分地填充沟道孔中的每个沟道孔。

在一些实施例中，形成至少一个第二支撑部分以及至少一个其他第二支撑部分包括：在相同的工艺中，去除第二电介质堆叠体部分的至少一部分以分别形成：在第一支撑部分的顶表面上各自与相应的一个第一支撑部分接触的至少一个第二支撑孔部分，以及在至少一个其他第一支撑部分的顶表面处与至少一个其他第一支撑部分接触的至少一个其他第二支撑孔部分。在一些实施例中，形成至少一个第二支撑部分以及至少一个其他第二支撑部分还包括：沉积第二材料以填充至少一个第二支撑孔部分和至少一个其他第二支撑孔部分。

在一些实施例中，形成至少一个第二支撑部分和至少一个其他第二支撑部分包括：在相同的工艺中，去除第二电介质堆叠体部分的多个部分以分别形成：(i)在第一支撑部分的顶表面上各自与相应的一个第一支撑部分接触、并且横向围绕第一支撑部分的至少一个第二支撑孔部分，以及(ii)在至少一个其他第一支撑部分的顶表面处与至少一个其他第一支撑部分接触、并且横向围绕至少一个其他第一支撑部分的至少一个其他第二支撑孔部分。在一些实施例中，形成至少一个第二支撑部分和至少一个其他第二支撑部分还包括：沉积第二材料以填充至少一个第二支撑孔部分和至少一个其他第二支撑孔部分。

在一些实施例中，该方法还包括：在形成至少一个第二支撑孔部分和至少一个其他第二支撑孔部分之前，在与过渡区域相邻的阶梯区域中形成阶梯结构。

在一些实施例中，该方法还包括：在形成阶梯结构之后，在阶梯区域中形成多个第三支撑结构。形成多个第三支撑结构包括：在与形成多个第二支撑孔部分相同的工艺中，形成多个第三支撑孔，所述多个第三支撑孔在阶梯结构中延伸到衬底中。在一些实施例中，该方法还包括：沉积第二材料以填充多个第三支撑孔。

在一些实施例中，该方法还包括：形成在第一电介质堆叠体部分和第二电介质堆叠体部分中延伸的缝隙结构；去除多个第一电介质层，以形成多个横向凹槽；以及将导体材料沉积到横向凹槽中以形成多个导体层。

特定实施例的前述描述可以针对各种应用容易地修改和/或使之适用。因此，基于本文给出的教导和指导，这种改造和修改旨在落入所公开实施例的等同物的含义和范围内。.

上文已经借助于示出特定功能及其关系的实现方式的功能构建块描述了本公开内容的实施例。为了描述方便，已经在本文中任意定义了这些功能构造模块的边界。只要适当地执行所规定的功能及其关系，就可以定义其他边界。

本公开内容的广度和范围不应由上述示例性实施例中的任何一个实施例限制，而是应当仅根据所附权利要求及其等同物来定义。

Claims (40)

1.一种三维(3D)存储器件，包括：

衬底上的存储堆叠体，其包括核心区域和与所述核心区域相邻的非核心区域；以及

支撑结构，其延伸穿过所述非核心区域中的所述存储堆叠体并且延伸到所述衬底中，其中

所述支撑结构包括第一支撑部分和在所述第一支撑部分上方的第二支撑部分，所述第一支撑部分具有比所述第二支撑部分高的刚度，其中，所述第一支撑部分由第一材料形成，所述第二支撑部分由第二材料形成，并且所述第一材料的刚度高于所述第二材料的刚度。

2.根据权利要求1所述的存储器件，其中，所述第一材料包括多晶硅，并且所述第二材料包括氧化硅。

3.根据权利要求1或2所述的存储器件，其中，

所述第一支撑部分位于所述支撑结构的下部，并且所述第二支撑部分位于所述支撑结构的上部；并且

所述第二支撑部分在所述支撑结构的所述第一支撑部分上。

4.根据权利要求1或2所述的存储器件，其中，

所述第一支撑部分位于所述支撑结构的下部，并且所述第二支撑部分位于所述支撑结构的上部和所述下部；并且

所述支撑结构的所述第二支撑部分在所述支撑结构的所述第一支撑部分上并且横向围绕所述支撑结构的所述第一支撑部分。

5.根据权利要求1或2所述的存储器件，其中，所述非核心区域包括与所述核心区域相邻的阶梯区域以及在所述核心区域与所述阶梯区域之间的过渡区域。

6.根据权利要求5所述的存储器件，其中，所述支撑结构位于所述过渡区域中。

7.根据权利要求6所述的存储器件，还包括：在所述阶梯区域中，在阶梯结构中延伸的第二支撑结构，以及在所述阶梯结构上方的绝缘结构，其中：

所述第二支撑结构包括第三支撑部分和在所述第三支撑部分上方的第四支撑部分，所述第三支撑部分具有比所述第四支撑部分高的刚度。

8.根据权利要求7所述的存储器件，其中，所述第二支撑结构的所述第三支撑部分包括多晶硅，并且所述第二支撑结构的所述第四支撑部分包括氧化硅。

9.根据权利要求7或8所述的存储器件，其中，

所述第三支撑部分位于所述第二支撑结构的下部，并且所述第四支撑部分位于所述第二支撑结构的上部；并且

所述第四支撑部分在所述第二支撑结构的所述第三支撑部分上。

10.根据权利要求7或8所述的存储器件，其中，

所述第三支撑部分位于所述第二支撑结构的下部，并且所述第四支撑部分位于所述第二支撑结构的上部和所述下部；并且

所述第二支撑结构的所述第四支撑部分在所述第二支撑结构的所述第三支撑部分上并且横向围绕所述第二支撑结构的所述第三支撑部分。

11.根据权利要求5所述的存储器件，其中，所述支撑结构位于所述阶梯区域中的阶梯结构中，并且位于所述阶梯结构上方的绝缘结构中。

12.根据权利要求11所述的存储器件，还包括在所述过渡区域中延伸的第二支撑结构，其中：

所述第二支撑结构包括第三支撑部分和在所述第三支撑部分上方的第四支撑部分，所述第三支撑部分具有比所述第四支撑部分高的刚度。

13.根据权利要求12所述的存储器件，其中，所述第二支撑结构的所述第三支撑部分包括多晶硅，并且所述第二支撑结构的所述第四支撑部分包括氧化硅。

14.根据权利要求12或13所述的存储器件，其中，

所述第三支撑部分位于所述第二支撑结构的下部，并且所述第四支撑部分位于所述第二支撑结构的上部；并且

所述第二支撑结构的所述第四支撑部分在所述第二支撑结构的所述第三支撑部分上。

15.根据权利要求12或13所述的存储器件，其中，

所述第三支撑部分位于所述第二支撑结构的下部，并且所述第四支撑部分位于所述第二支撑结构的上部和所述下部；并且

所述第二支撑结构的所述第四支撑部分在所述第二支撑结构的所述第三支撑部分上并且横向围绕所述第二支撑结构的所述第三支撑部分。

16.根据权利要求7所述的存储器件，还包括：第三支撑结构，其在所述阶梯结构中延伸，并且在所述阶梯结构上方的所述绝缘结构中延伸，其中，所述第三支撑结构包括与所述第二支撑结构的所述第四支撑部分相同的材料。

17.根据权利要求1或2所述的存储器件，其中，所述存储堆叠体包括：

在所述衬底上交错的多个导体层和多个电介质层；以及

在所述核心区域中的沟道结构，所述沟道结构在所述导体层和电介质层中延伸到所述衬底中，其中，所述沟道结构包括半导体沟道，所述半导体沟道与所述导体层形成多个存储单元。

18.一种用于形成三维(3D)存储器件的方法，包括：

在衬底上方的第一电介质堆叠体部分中，在所述第一电介质堆叠体部分的核心区域中形成沟道牺牲部分，并且在所述第一电介质堆叠体部分的非核心区域中形成第一支撑部分；

在所述第一电介质堆叠体部分上方形成第二电介质堆叠体部分；

去除所述沟道牺牲部分；

在所述第一电介质堆叠体部分和所述第二电介质堆叠体部分中，在所述沟道牺牲部分的位置处形成沟道结构；以及

在所述第一支撑部分上方形成第二支撑部分以形成支撑结构，

其中，形成所述第一支撑部分和所述第二支撑部分包括：使用第一材料形成所述第一支撑部分并且使用第二材料形成所述第二支撑部分，所述第一材料具有比所述第二材料高的刚度。

19.根据权利要求18所述的方法，其中，形成所述第一电介质堆叠体部分包括：

在所述衬底上形成交错的第一多个电介质层和第一多个牺牲层。

20.根据权利要求18或19所述的方法，其中，形成所述沟道牺牲部分和所述第一支撑部分包括：

在相同的图案化工艺中，在所述第一电介质堆叠体部分的所述核心区域中形成沟道孔部分，并且在所述第一电介质堆叠体部分的所述非核心区域中形成第一支撑孔部分。

21.根据权利要求20所述的方法，其中，形成所述沟道牺牲部分和所述第一支撑部分包括：

在相同的沉积工艺中，沉积所述第一材料以填充所述沟道孔部分和所述第一支撑孔部分。

22.根据权利要求19所述的方法，其中，形成第二电介质堆叠体部分包括：

在所述第一电介质堆叠体部分上方形成覆盖所述沟道牺牲部分和所述第一支撑部分的交错的第二多个电介质层和第二多个牺牲层。

23.根据权利要求18或19所述的方法，其中，形成所述沟道结构包括：

在所述第二电介质堆叠体部分中，形成在所述沟道牺牲部分上方并且与所述沟道牺牲部分接触的第二沟道孔部分；

通过所述第二沟道孔部分去除所述沟道牺牲部分，以暴露所述衬底并且形成沟道孔；以及

沉积存储膜和半导体层以至少部分地填充所述沟道孔。

24.根据权利要求18或19所述的方法，其中，形成所述第二支撑部分包括：

去除所述第二电介质堆叠体部分的一部分，以形成在所述第一支撑部分的顶表面处与所述第一支撑部分接触的第二支撑孔部分；以及

沉积所述第二材料以填充所述第二支撑孔部分。

25.根据权利要求18或19所述的方法，其中，形成所述第二支撑部分包括：

去除所述第二电介质堆叠体部分的一部分，以形成第二支撑孔部分，所述第二支撑孔部分在所述第一支撑部分的顶表面处与所述第一支撑部分接触，并且横向围绕所述第一支撑部分；以及

沉积所述第二材料以填充所述第二支撑孔部分。

26.根据权利要求24所述的方法，其中，所述支撑结构形成在所述非核心区域的过渡区域中，并且所述方法还包括：

在形成所述第二支撑孔部分之前，在所述非核心区域的阶梯区域中形成阶梯结构，所述过渡区域位于所述核心区域和所述阶梯区域之间。

27.根据权利要求26所述的方法，还包括：在所述阶梯区域中形成第二支撑结构，其中，形成所述第二支撑结构包括：

在与形成所述第一支撑部分相同的工艺中，在所述阶梯区域中形成另一第一支撑部分；

在与形成所述第二支撑孔部分相同的工艺中，形成与所述另一第一支撑部分接触的另一第二支撑孔部分；以及

在与形成所述第二支撑部分相同的工艺中，形成与所述另一第一支撑部分接触的另一第二支撑部分。

28.根据权利要求24所述的方法，其中，所述支撑结构形成在所述非核心区域的阶梯区域中。

29.根据权利要求26或27所述的方法，还包括：在形成所述阶梯结构之后，在所述阶梯区域中形成第三支撑结构，其中，形成所述第三支撑结构包括：

在与形成所述第二支撑孔部分相同的工艺中，形成第三支撑孔，所述第三支撑孔在所述阶梯结构中延伸到所述衬底中；以及

沉积所述第二材料以填充所述第三支撑孔。

30.根据权利要求22所述的方法，还包括：

形成在所述第一电介质堆叠体部分和所述第二电介质堆叠体部分中延伸的缝隙结构；

去除所述第一多个牺牲层和所述第二多个牺牲层，以形成多个横向凹槽；以及

将导体材料沉积到所述横向凹槽中以形成多个导体层。

31.一种用于形成三维(3D)存储器件的方法，包括：

在衬底上方形成第一电介质堆叠体部分，所述第一电介质堆叠体部分包括交错的第一多个电介质层和第一多个牺牲层；

在相同的工艺中，在所述第一电介质堆叠体部分的核心区域中形成多个沟道牺牲部分，在过渡区域中形成至少一个第一支撑部分，并且在阶梯区域中形成至少一个其他第一支撑部分；

在所述第一电介质堆叠体部分上方形成第二电介质堆叠体部分，所述第二电介质堆叠体部分包括交错的第二多个电介质层和第二多个牺牲层；

在所述第一电介质堆叠体部分和所述第二电介质堆叠体部分中，从所述多个沟道牺牲部分形成多个沟道结构；以及

在相同的工艺中，在所述第一支撑部分上方形成至少一个第二支撑部分，并且在所述至少一个其他第一支撑部分上方形成至少一个其他第二支撑部分，

其中，形成所述第一支撑部分和所述第二支撑部分包括：使用第一材料形成所述第一支撑部分并且使用第二材料形成所述第二支撑部分，所述第一材料具有比所述第二材料高的刚度。

32.根据权利要求31所述的方法，其中，形成所述至少一个其他第一支撑部分和所述至少一个其他第二支撑部分包括：

使用所述第一材料形成所述至少一个其他第一支撑部分，以及使用所述第二材料形成至少一个其他第二支撑部分。

33.根据权利要求31或32所述的方法，其中，形成所述多个沟道牺牲部分、所述至少一个第一支撑部分以及所述至少一个其他第一支撑部分包括：

在相同的图案化工艺中，分别形成多个沟道孔部分、至少一个第一支撑孔部分和至少一个其他第一支撑孔部分。

34.根据权利要求33所述的方法，其中，形成所述多个沟道牺牲部分、所述至少一个第一支撑部分以及所述至少一个其他第一支撑部分包括：

在相同的沉积工艺中，沉积所述第一材料以填充所述多个沟道孔部分、所述至少一个第一支撑孔部分以及所述至少一个其他第一支撑孔部分。

35.根据权利要求31或32所述的方法，其中，形成所述多个沟道结构包括：

在所述第二电介质堆叠体部分中，形成在所述多个沟道牺牲部分上方并且与所述多个沟道牺牲部分接触的多个第二沟道孔部分；

通过所述多个第二沟道孔部分去除所述多个沟道牺牲部分，以暴露所述衬底并且形成多个沟道孔；以及

沉积存储膜和半导体层以至少部分地填充所述沟道孔中的每个沟道孔。

36.根据权利要求32所述的方法，其中，形成所述至少一个第二支撑部分以及所述至少一个其他第二支撑部分包括：

在相同的工艺中，去除所述第二电介质堆叠体部分的至少一部分以分别形成：在所述第一支撑部分的顶表面上各自与相应的一个所述第一支撑部分接触的至少一个第二支撑孔部分，以及在所述至少一个其他第一支撑部分的顶表面处与所述至少一个其他第一支撑部分接触的至少一个其他第二支撑孔部分；以及

沉积所述第二材料以填充所述至少一个第二支撑孔部分和所述至少一个其他第二支撑孔部分。

37.根据权利要求32所述的方法，其中，形成所述至少一个第二支撑部分以及所述至少一个其他第二支撑部分包括：

在相同的工艺中，去除所述第二电介质堆叠体部分的至少一部分以分别形成：(i)在所述第一支撑部分的顶表面上各自与相应的一个所述第一支撑部分接触、并且横向围绕所述第一支撑部分的至少一个第二支撑孔部分，以及(ii)在所述至少一个其他第一支撑部分的顶表面处与所述至少一个其他第一支撑部分接触、并且横向围绕所述至少一个其他第一支撑部分的至少一个其他第二支撑孔部分；以及

沉积所述第二材料以填充所述至少一个第二支撑孔部分和所述至少一个其他第二支撑孔部分。

38.根据权利要求36或37所述的方法，还包括：在形成所述至少一个第二支撑孔部分和所述至少一个其他第二支撑孔部分之前，在与所述过渡区域相邻的阶梯区域中形成阶梯结构。

39.根据权利要求38所述的方法，还包括：在形成所述阶梯结构之后，在所述阶梯区域中形成多个第三支撑结构，其中，形成所述多个第三支撑结构包括：

在与形成所述多个第二支撑孔部分相同的工艺中，形成多个第三支撑孔，所述多个第三支撑孔在所述阶梯结构中延伸到所述衬底中；以及

沉积所述第二材料以填充所述多个第三支撑孔。

40.根据权利要求31或32所述的方法，还包括：

形成在所述第一电介质堆叠体部分和所述第二电介质堆叠体部分中延伸的缝隙结构；

去除所述多个第一电介质层，以形成多个横向凹槽；以及

将导体材料沉积到所述横向凹槽中以形成多个导体层。

Images