CN112564662A - 复合衬底及其制备方法、电子元器件 - Google Patents

复合衬底及其制备方法、电子元器件 Download PDF

Info

Publication number
CN112564662A
CN112564662A CN202011440172.2A CN202011440172A CN112564662A CN 112564662 A CN112564662 A CN 112564662A CN 202011440172 A CN202011440172 A CN 202011440172A CN 112564662 A CN112564662 A CN 112564662A
Authority
CN
China
Prior art keywords
layer
crystal
substrate
grains
polycrystalline
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011440172.2A
Other languages
English (en)
Other versions
CN112564662B (zh
Inventor
李真宇
杨超
张秀全
李洋洋
韩智勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jinan Jingzheng Electronics Co Ltd
Original Assignee
Jinan Jingzheng Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jinan Jingzheng Electronics Co Ltd filed Critical Jinan Jingzheng Electronics Co Ltd
Priority to CN202011440172.2A priority Critical patent/CN112564662B/zh
Publication of CN112564662A publication Critical patent/CN112564662A/zh
Application granted granted Critical
Publication of CN112564662B publication Critical patent/CN112564662B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/08—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of resonators or networks using surface acoustic waves
    • H03H3/10—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of resonators or networks using surface acoustic waves for obtaining desired frequency or temperature coefficient
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02535—Details of surface acoustic wave devices
    • H03H9/02543—Characteristics of substrate, e.g. cutting angles
    • H03H9/02559—Characteristics of substrate, e.g. cutting angles of lithium niobate or lithium-tantalate substrates
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02535—Details of surface acoustic wave devices
    • H03H9/02543—Characteristics of substrate, e.g. cutting angles
    • H03H9/02566—Characteristics of substrate, e.g. cutting angles of semiconductor substrates
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02535—Details of surface acoustic wave devices
    • H03H9/02543—Characteristics of substrate, e.g. cutting angles
    • H03H9/02574—Characteristics of substrate, e.g. cutting angles of combined substrates, multilayered substrates, piezoelectrical layers on not-piezoelectrical substrate
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02535—Details of surface acoustic wave devices
    • H03H9/02614—Treatment of substrates, e.g. curved, spherical, cylindrical substrates ensuring closed round-about circuits for the acoustical waves
    • H03H9/02622—Treatment of substrates, e.g. curved, spherical, cylindrical substrates ensuring closed round-about circuits for the acoustical waves of the surface, including back surface
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/25—Constructional features of resonators using surface acoustic waves
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/46—Filters
    • H03H9/64—Filters using surface acoustic waves

Landscapes

  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本申请提供了一种复合衬底及其制备方法、电子元器件，其中，所述复合衬底从下至上依次包括：衬底层，多晶层，绝缘层和薄膜层；其中所述多晶层具有2个及以上晶粒构成的晶粒团簇。上述方案中，通过在绝缘层与衬底层之间设置具有晶粒团簇结构的多晶层，晶粒团簇内形成的大量缺陷可以捕获带电的载流子，载流子在晶界处的聚集形成了晶粒之间的势垒，限制了载流子在晶粒之间的移动，进而可以降低绝缘层与半导体层间的界面导电，降低射频损耗。

Description

复合衬底及其制备方法、电子元器件
技术领域
本申请涉及半导体技术领域，尤其涉及一种复合衬底及其制备方法、电子元器件。
背景技术
应用于射频声表面波滤波器中的复合压电衬底一般包括压电层，低声速层，高声速层和衬底层。其中，高低声速层的设置可以极大限度的抑制声波能量往衬底中泄露，降低器件的损耗。压电层为功能层，也称为有源层，用于实现电-声的相互转换；低声速层和高声速层产生的高声速差可以抑制声波往衬底的泄露，降低整体器件损耗，而单晶硅衬底具有高声速、低膨胀系数、高热导率和成熟的产业链而成为衬底的首选。
但是，单晶硅是一种半导体材料，而高低声速层一般为绝缘体材料，当绝缘体与半导体直接接触时，界面会有很多缺陷，这些缺陷是带电的，从而造成了载流子在界面附近的半导体硅中集中，形成了一个导电膜层，大大降低电阻率，而导电膜层由于距离有源层较近会与穿透下来的电磁场发生相互作用，产生射频损耗。
发明内容
本申请提供了一种复合衬底及其制备方法、电子元器件，以解决现有技术中，绝缘层与半导体界面易形成导电膜层，而导电膜层由于距离有源层较近会与穿透下来的电磁场发生相互作用，产生射频损耗的问题。
第一方面，本申请实施例提供一种复合衬底，所述复合衬底从下至上依次包括：衬底层，多晶层，绝缘层和薄膜层；其中所述多晶层具有2个及以上晶粒构成的晶粒团簇。
结合第一方面，在一种实现方式中，所述晶粒团簇的直径为100nm～2000nm，晶粒团簇中晶粒大小为10nm～100nm。
结合第一方面，在一种实现方式中，所述晶粒团簇中晶粒之间具有完全随机的晶向分布。
结合第一方面，在一种实现方式中，所述晶粒团簇中晶粒的晶向偏差<45°。
结合第一方面，在一种实现方式中，所述晶粒团簇位于靠近绝缘层的区域。
结合第一方面，在一种实现方式中，
所述绝缘层的声速小于所述薄膜层和衬底层；所述绝缘层的材料为二氧化硅、五氧化二钽或氮氧化硅。
结合第一方面，在一种实现方式中，
所述多晶层为多晶硅层或者多晶锗层；
所述薄膜层为铌酸锂、钽酸锂、硅、石英、砷化镓、四硼酸锂、磷酸钛氧钾或磷酸钛氧铷晶体；
所述衬底层为硅、SOI、氮化镓、氮化硅、碳化硅、蓝宝石、金刚石或砷化镓。
结合第一方面，在一种实现方式中，所述衬底层为轻掺单晶硅，电阻率大于1000Ω·m。
第二方面，本申请实施例部分提供了一种复合衬底的制备方法，所述制备方法用于制备如第一方面任一项所述的复合衬底，所述制备方法包括：
准备衬底层；
在所述衬底层上制备微晶层；
对所述微晶层进行退火处理，制备多晶层；
在所述多晶层上制备绝缘层；
在所述绝缘层上制备薄膜层，获得复合衬底。
结合第二方面，在一种实现方式中，对所述微晶层进行退火处理，制备多晶层，包括：
在800℃～1200℃下对微晶层进行退火3h～15h，形成具有2个及以上晶粒构成的晶粒团簇结构的多晶层；
其中，所述晶粒团簇的直径为100nm～2000nm，所述晶粒团簇中晶粒大小为10nm～100nm；所述晶粒团簇中晶粒之间具有完全随机的晶向分布，晶粒团簇中晶粒的晶向排布偏差<45°。
结合第二方面，在一种实现方式中，在所述衬底层上制备微晶层，包括：
在含硅气体或含硅气体与其他气体的混合气下，或者，在含锗气体或含锗气体与其他气体的混合气下，在所述衬底层上生长含有随机晶向排列微晶粒的微晶层；
其中，微晶层中微晶粒与微晶粒之间的间距控制在100nm～2000nm。
第三方面，本申请实施例部分提供了一种电子元器件，所述电子元器件包括如第一方面任一项所述的复合衬底。
本申请提供了一种复合衬底及其制备方法、电子元器件，其中，所述复合衬底从下至上依次包括：衬底层，多晶层，绝缘层和薄膜层；其中所述多晶层具有2个及以上晶粒构成的晶粒团簇。上述方案中，通过在绝缘层与衬底层之间设置具有晶粒团簇结构的多晶层，晶粒团簇内形成的大量缺陷可以捕获带电的载流子，载流子在晶界处的聚集形成了晶粒之间的势垒，限制了载流子在晶粒之间的移动，进而可以降低绝缘层与半导体层间的界面导电，降低射频损耗。
进一步地，本申请采用晶粒团簇而不直接采用含有随机取向大晶粒的多晶硅在于，多晶硅对载流子的限制效果主要靠晶界处的缺陷，晶粒越小晶界面积越大，对载流子的限制效果越好。如直接采用大晶粒会造成射频损耗的抑制效果降低。
另外，当声波遇到界面处(靠近绝缘层区域)晶向随机的晶粒团簇时会产生较强的散射，而且散射效果与频率有关，频率越大，散射作用越强，损耗越大，并且在散射颗粒小于波长1/10时，散射强度与频率四次方成正比，通过控制合适大小的晶粒团簇可以对高于目标频率的声波起很强的散射作用，抑制高频率声波的谐振强度。
附图说明
为了更清楚地说明本申请的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请实施例提供的一种复合衬底的结构示意图；
图2是本申请实施例提供的一种多晶层的放大结构示意图；
图3是本申请实施例提供的又一种多晶层的放大结构示意图；
图4是本申请实施例提供的一种复合衬底的制备方法的结构示意图；
图5是本申请实施例提供的一种复合衬底的制备方法的流程示意图。
具体实施方式
为使本申请的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本申请作进一步详细的说明。
如背景技术中的描述可知，现有技术中，在半导体与绝缘层界面处容易形成导电膜层，导电膜层的产生容易引起以下两方面的影响：一方面由于导电膜层距离压电层较近会与穿透下来的电磁场发生相互作用，产生射频损耗。另一个方面，由于叠层结构的引入对声波能量泄露的限制，不同模式的声波在声速变化的界面处均产生了较强的反射，带来许多带外频率下的较强的谐振，比如一部分在衬底传播的高声速表面波，二阶谐振模式等，这些谐振模式的存在导致在实际使用过程中不同频率信号的串扰，降低滤波性能。
为解决上述问题，本申请实施例公开了一种复合衬底，参照图1，所述复合衬底从下至上依次包括：衬底层110，多晶层120，绝缘层130和薄膜层140；其中所述多晶层具有2个及以上晶粒构成的晶粒团簇1201。
其中，所述衬底层110的材料可以为硅、SOI、氮化镓、氮化硅、碳化硅、蓝宝石、金刚石或砷化镓等。
所述多晶层120为缺陷层，其作用是提供捕获载流子陷阱。可选地，所述多晶层120可以为多晶硅层或者多晶锗层。
所述绝缘层130的声速小于所述薄膜层140和衬底层110；所述绝缘层130的材料可以为二氧化硅、五氧化二钽或氮氧化硅。
所述薄膜层140的材料可以为铌酸锂、钽酸锂、硅、石英、砷化镓、四硼酸锂、磷酸钛氧钾或磷酸钛氧铷晶体，可以选择单晶或多晶硅材料。
可选的，所述晶粒团簇1201分布在多晶层120整个区域。如图2所示，图2中晶粒团簇1201为示意图。
可选地，所述晶粒团簇1201位于靠近所述绝缘层130的区域，如图3所示，图3中，晶粒团簇分布在多晶层120靠近所述绝缘层130的区域。
其中，所述晶粒团簇1201是指多晶层120中靠近绝缘层130区域的部分的晶粒之间进行融合形成的。
本申请通过在绝缘层130与衬底层110之间设置具有晶粒团簇1201结构的多晶层，晶粒团簇1201形成的缺陷可以捕获带电的载流子，载流子在晶界处的聚集形成了晶粒之间的势垒，限制了载流子在晶粒之间的移动，进而可以降低绝缘层130与半导体层间的界面导电，降低射频损耗。
可选地，所述晶粒团簇1201的直径为100nm～2000nm(例如400nm、500nm、600nm、800nm、1000nm、1500nm等)，晶粒团簇1201中晶粒大小为10nm～100nm(例如10nm、20nm、40nm、60nm、80nm、100nm等)。
可选地，晶粒团簇1201中晶粒的晶向偏差<45°。
可选地，所述晶粒团簇1201中晶粒之间具有完全随机的晶向分布。
采用晶粒团簇1201而不直接采用含有随机取向大晶粒的原因在于，多晶层120对载流子的限制效果主要靠晶界处的缺陷，晶粒越小晶界面积越大，对载流子的限制效果越好。如直接采用大晶粒会造成射频损耗的抑制效果降低。
此外，当声波遇到界面处晶向随机的晶粒团簇1201时相当于看到了具有一个个颗粒界面，产生较强的散射，而且散射效果与频率有关，频率越大，散射作用越强，损耗越大，并且在散射颗粒小于波长1/10时，散射强度与频率四次方成正比，控制合适大小的晶粒团簇1201可以对高于目标频率的声波起很强的散射作用，抑制高频率声波的谐振强度。
可选地，所述衬底层110为轻掺单晶硅，电阻率大于1000Ω·m。
选择高电阻率的轻掺杂单晶硅的目的是：衬底层110具有较高的电阻率可以有效地降低RF损耗，提升复合衬底的性能。
基于上述公开的复合衬底，本申请实施例还提供一种复合衬底的制备方法，所述制备方法用于制备如上述任一种所述的复合衬底，如图4所示，图4示出了复合衬底的制备过程的结构示意图。
具体的，参照图5，所述制备方法包括：
S11，准备衬底层110。
本步骤还包括对衬底层110进行半导体级RCA清洗，以获取洁净表面。
S12，在所述衬底层上制备微晶层100。
可选地，本步骤可以采用以下方法获取：
在含硅气体或含硅气体与其他气体的混合气下，或者，在含锗气体或含锗气体与其他气体的混合气下，在所述衬底层110上生长含有随机晶向排列微晶粒的微晶层100。
也就是说，本步骤中，可以采用将步骤S11中的衬底放置在沉积炉中，通入含硅气体或含硅气体与其他气体的混合气，例如SiH4气体，控制生长工艺条件，生长含有随机晶向排列微晶粒的微晶硅层，微晶硅层中微晶粒与微晶粒之间的间距控制在100nm～2000nm。
或者，可以采用将步骤S11中的衬底放置在沉积炉中，通入含锗气体或含锗气体与其他气体的混合气，控制生长工艺条件，在衬底层上生长含有随机晶向排列微晶粒的微晶锗层，微晶锗层中微晶粒与微晶粒之间的间距控制在100nm～2000nm。
S13，对所述微晶层100进行退火处理，制备多晶层120。
可选地，本步骤可以采用以下方法获取：
在800℃～1200℃下对所述微晶层100进行退火3h～15h，使所述微晶层100的表面结成晶粒，形成具有2个及以上晶粒构成的晶粒团簇1201结构的多晶层120。图4中所示的是多晶层120中靠近绝缘层130区域的部分含有晶粒团簇1201的示意图，当然也可以通过控制退火时间制备出晶粒团簇1201分布在多晶层120整个区域的结构，本实施例不做具体限定。
其中，所述晶粒团簇1201的直径为100nm～2000nm，所述晶粒团簇1201中晶粒大小为10nm～100nm；所述晶粒团簇1201中晶粒之间具有完全随机的晶向分布，晶粒团簇1201中晶粒的晶向排布偏差<45°。
具体的，本步骤可以采用对步骤S12获取的微晶层100进行800℃以上超过3h退火，微晶粒周围的非晶会开始结晶，同时微晶粒也开始长大，并逐渐与周围新生成的晶粒接触，控制退火时间，保证微晶粒与周围晶粒部分融合，同时不至于完全合成一个晶粒，形成晶粒团簇1201。
S14，在所述多晶层120上制备绝缘层130。
本步骤是在步骤S13获得的多晶层120上生成绝缘层130，具体的制备方法可以采用沉积法(如LPCVD)等，本实施例不做具体限定。
在获得绝缘层130之后，还包括：对所述绝缘层130进行抛光处理，即平坦化处理，以获得光滑平坦表面，减少界面粗糙度，使其厚度偏差小，表面平整，均匀性好，在制备成复合衬底后制成器件一致性好。
S15，在所述绝缘层130上制备薄膜层140，获得复合衬底。
可选地，在所述绝缘层130上制备薄膜层140，具体可以包括：
采用离子注入和键合分离的方式或采用键合和研磨抛光的方式，在所述绝缘层130上制备薄膜层140。
采用离子注入和键合分离的方式，在所述绝缘层130上制备薄膜层140，获得复合衬底的具体过程包括：
薄膜基体是指具有一定厚度的，用于得到薄膜层的基础材料。薄膜基体可以为铌酸锂、钽酸锂、石英、砷化镓、硅、四硼酸锂、磷酸钛氧钾或磷酸钛氧铷晶体材料，本申请对此不进行限定。可以由薄膜基体的一面向所述薄膜基体内部进行离子注入，从而在薄膜基体上形成薄膜层、分离层和余质层。本申请实施例对所述离子注入的方式不做特别限定，可以使用现有技术中任意一种离子注入的方式，所注入的离子可以为通过热处理能够生成气体的离子，例如：氢离子或者氦离子。注入氢离子时，注入剂量可以为3×1016ions/cm2～8×1016ions/cm2，注入能量可以为120KeV～400KeV；注入氦离子时，注入剂量可以为1×1016ions/cm2～1×1017ions/cm2，注入能量可以为50KeV～1000KeV。例如，注入氢离子时，注入计量可以为4×1016ions/cm2，注入能量可以为180KeV；注入氦离子时，注入剂量为4×1016ions/cm2，注入能量为200KeV。本申请实施例中，可以通过调整离子注入深度来调整薄膜层的厚度，具体地，离子注入的深度越大，所制备的薄膜层的厚度越大；相反，离子注入的深度越小，所制备的薄膜层的厚度越小。
本申请对薄膜基体与处理后的绝缘层键合的方式不做特别限定，可以采用现有技术中任意一种薄膜基体与处理后的绝缘层键合的方式，例如，将薄膜基体的键合面进行表面活化，将处理后的绝缘层的键合面也进行表面活化，再将两个活化后的表面进行键合，获得键合体。
具体的，对绝缘层面和薄膜基体的薄膜层面进行清洗，采用等离子体键合的方法将清洗后的薄膜基体的薄膜层与绝缘层进行键合，形成键合体；然后将键合体放入加热设备内在高温下进行保温，直至余料层从键合体上分离下来，获得复合衬底。
以铌酸锂薄膜层为例，对键合体进行热处理，所述热处理的温度可以为100℃～600℃，保温时间1min～48h(例如3h、5h、10h、15h、24h、30h等)。此环节可以提升键合力大于10MPa，并且能够恢复离子注入对薄膜层的损伤，使得所获得的铌酸锂薄膜层接近铌酸锂晶圆的性质。在热处理过程中，所述分离层内形成气泡，例如，H离子形成氢气，He离子形成氦气等，随着热处理进展，分离层内的气泡连成一片，最后分离层裂开，将余质层与所述薄膜层分离，从而使余质层由键合体上剥离下来，在处理后的基底层顶表面形成薄膜层。之后对铌酸锂单晶薄膜进行抛光减薄至50nm-3000nm(例如400nm、500nm、600nm、800nm、1000nm、2000nm等)，获得铌酸锂复合衬底。
采用键合和研磨抛光的方式，在所述绝缘层上制备薄膜层，获得复合衬底的具体过程包括：
以铌酸锂基体为例，对铌酸锂晶圆工艺面进行清洗，采用等离子体键合的方法将清洗后的铌酸锂晶圆的工艺面与绝缘层面进行键合，形成键合体；然后将键合体放入加热设备内在高温下进行保温，保温工艺在真空环境下或在氮气及惰性气体中至少一种气体形成的保护气氛下进行，保温温度为100℃～600℃(例如200℃、300℃、400℃、500℃等)，保温时间3h(例如3h、5h、10h、15h、24h、30h等)，此环节可以提升键合力大于10MPa。之后对铌酸锂单晶薄膜采用机械研磨的方式减薄至1μm-102μm(例如2μm、12μm、22μm、42μm、52μm、72μm、102μm等)，然后抛光至400nm-100μm(例如500nm、10μm、20μm、40μm、50μm、70μm、100μm等)，得到铌酸锂单晶薄膜。
基于上述公开的复合衬底，本申请实施例还公开了一种电子元器件，所述电子元器件包括如上述任一项所述的复合衬底。
为了使本申请的方案更清楚，本申请实施例进一步公开了以下具体实施例。
实施例1
1)提供单晶硅衬底层。
2)对单晶硅衬底层进行半导体级RCA清洗，以获得洁净表面。
3)将步骤2)中的单晶硅衬底层放置在沉积炉中，通入含SiH4气体，控制生长工艺条件，生长含有随机晶向排列微晶粒的微晶硅层，微晶硅层中的微晶粒与微晶粒之间间距控制在300nm左右。
4)对步骤3)中的微晶硅层进行800℃，5h的退火，形成具有100nm～500nm大小晶粒团簇的多晶硅层。
5)在步骤4)获得的多晶硅层上生成绝缘层。
6)抛光步骤5)中的绝缘层，以获得光滑表面。
7)采用离子注入加键合分离方式在步骤6)中的绝缘层上制备铌酸锂薄膜层，以获得最终的复合衬底。
实施例2
1)提供单晶硅衬底层。
2)对单晶硅衬底层进行半导体级RCA清洗，以获得洁净表面。
3)将步骤2)中的单晶硅衬底层放置在沉积炉中，通入含SiH4气体，控制生长工艺条件，生长含有随机晶向排列微晶粒的微晶硅层，微晶硅层中的微晶粒与微晶粒之间间距控制在1000nm左右。
4)对步骤3)中的微晶硅层进行950℃，10h的退火，形成具有500nm～1000nm大小晶粒团簇的多晶硅层。
5)在步骤4)获得的多晶硅层上生成绝缘层。
6)抛光步骤5)中的绝缘层，以获得光滑表面。
7)采用键合加研磨抛光的方式在步骤6)中的绝缘层上制备铌酸锂薄膜层，以获得最终的复合衬底。
实施例3
1)提供锗衬底层。
2)对锗衬底层进行半导体级RCA清洗，以获得洁净表面。
3)将步骤2)中的锗衬底层放置在沉积炉中，通入含锗气体，控制生长工艺条件，生长含有随机晶向排列微晶粒的微晶锗层，微晶锗层中的微晶粒与微晶粒之间间距控制在500nm左右。
4)对步骤3)中的微晶锗层进行1000℃，5h的退火，形成具有1000nm～1500nm大小晶粒团簇的多晶锗层。
5)在步骤4)获得的多晶锗层上生成绝缘层。
6)抛光步骤5)中的绝缘层，以获得光滑表面。
7)采用离子注入加键合分离方式在步骤6)中的绝缘层上制备铌酸锂薄膜层，以获得最终的复合衬底。
实施例4
1)提供锗衬底层。
2)对锗衬底层进行半导体级RCA清洗，以获得洁净表面。
3)将步骤2)中的锗衬底层放置在沉积炉中，通入含锗气体，控制生长工艺条件，生长含有随机晶向排列微晶粒的微晶锗层，微晶锗层中的微晶粒与微晶粒之间间距控制在1000nm左右。
4)对步骤3)中的微晶锗层进行1500℃，8h的退火，形成具有600nm～1000nm大小晶粒团簇的多晶锗层。
5)在步骤4)获得的多晶锗层上生成绝缘层。
6)抛光步骤5)中的绝缘层，以获得光滑表面。
7)采用键合加研磨抛光的方式在步骤6)中的绝缘层上制备铌酸锂薄膜层，以获得最终的复合衬底。
实施例5
1)提供硅衬底层。
2)对锗衬底层进行半导体级RCA清洗，以获得洁净表面。
3)将步骤2)中的锗衬底层放置在沉积炉中，通入含SiH4气体，在900℃下生长第一多晶硅层；继续通入SiH4气体，控制生长工艺条件，在第一多晶硅层上生长含有随机晶向排列微晶粒的微晶硅层，微晶硅层中的微晶粒与微晶粒之间间距控制在1000nm左右，形成微晶硅层。
4)对步骤3)中的微晶硅层进行1500℃，8h的退火，形成具有600nm～1000nm大小晶粒团簇的第二多晶硅层。其中，多晶硅层由第一多晶硅层与第二多晶硅层组成；晶粒团簇位于多晶硅层中靠近绝缘层的区域。
5)在步骤4)获得的多晶硅层上生成绝缘层。
6)抛光步骤5)中的绝缘层，以获得光滑表面。
7)采用键合加研磨抛光的方式在步骤6)中的绝缘层上制备铌酸锂薄膜层，以获得最终的复合衬底。
以上结合具体实施方式和范例性实例对本申请进行了详细说明，不过这些说明并不能理解为对本申请的限制。本领域技术人员理解，在不偏离本申请精神和范围的情况下，可以对本申请技术方案及其实施方式进行多种等价替换、修饰或改进，这些均落入本申请的范围内。本申请的保护范围以所附权利要求为准。

Claims (12)

1.一种复合衬底，其特征在于，所述复合衬底从下至上依次包括：衬底层，多晶层，绝缘层和薄膜层；其中所述多晶层具有2个及以上晶粒构成的晶粒团簇。
2.根据权利要求1所述的复合衬底，其特征在于，所述晶粒团簇的直径为100nm～2000nm，晶粒团簇中晶粒大小为10nm～100nm。
3.根据权利要求1所述的复合衬底，其特征在于，所述晶粒团簇中晶粒之间具有完全随机的晶向分布。
4.根据权利要求3所述的复合衬底，其特征在于，所述晶粒团簇中晶粒的晶向偏差<45°。
5.根据权利要求1所述的复合衬底，其特征在于，所述晶粒团簇位于靠近绝缘层的区域。
6.根据权利要求1所述的复合衬底，其特征在于，
所述绝缘层的声速小于所述薄膜层和衬底层；所述绝缘层的材料为二氧化硅、五氧化二钽或氮氧化硅。
7.根据权利要求1所述的复合衬底，其特征在于，
所述多晶层为多晶硅层或者多晶锗层；
所述薄膜层为铌酸锂、钽酸锂、硅、石英、砷化镓、四硼酸锂、磷酸钛氧钾或磷酸钛氧铷晶体；
所述衬底层为硅、SOI、氮化镓、氮化硅、碳化硅、蓝宝石、金刚石或砷化镓。
8.根据权利要求7所述的复合衬底，其特征在于，所述衬底层为轻掺单晶硅，电阻率大于1000Ω·m。
9.一种复合衬底的制备方法，其特征在于，所述制备方法用于制备如权利要求1-8任一项所述的复合衬底，所述制备方法包括：
准备衬底层；
在所述衬底层上制备微晶层；
对所述微晶层进行退火处理，制备多晶层；
在所述多晶层上制备绝缘层；
在所述绝缘层上制备薄膜层，获得复合衬底。
10.根据权利要求9所述的制备方法，其特征在于，对所述微晶层进行退火处理，制备多晶层，包括：
在800℃～1200℃下对微晶层进行退火3h～15h，形成具有2个及以上晶粒构成的晶粒团簇结构的多晶层；
其中，所述晶粒团簇的直径为100nm～2000nm，所述晶粒团簇中晶粒大小为10nm～100nm；所述晶粒团簇中晶粒之间具有完全随机的晶向分布，晶粒团簇中晶粒的晶向排布偏差<45°。
11.根据权利要求9所述的制备方法，其特征在于，在所述衬底层上制备微晶层，包括：
在含硅气体或含硅气体与其他气体的混合气下，或者，在含锗气体或含锗气体与其他气体的混合气下，在所述衬底层上生长含有随机晶向排列微晶粒的微晶层；
其中，微晶层中微晶粒与微晶粒之间的间距控制在100nm～2000nm。
12.一种电子元器件，其特征在于，所述电子元器件包括如权利要求1-8任一项所述的复合衬底。
CN202011440172.2A 2020-12-11 2020-12-11 复合衬底及其制备方法、电子元器件 Active CN112564662B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011440172.2A CN112564662B (zh) 2020-12-11 2020-12-11 复合衬底及其制备方法、电子元器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011440172.2A CN112564662B (zh) 2020-12-11 2020-12-11 复合衬底及其制备方法、电子元器件

Publications (2)

Publication Number Publication Date
CN112564662A true CN112564662A (zh) 2021-03-26
CN112564662B CN112564662B (zh) 2023-01-20

Family

ID=75060864

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011440172.2A Active CN112564662B (zh) 2020-12-11 2020-12-11 复合衬底及其制备方法、电子元器件

Country Status (1)

Country Link
CN (1) CN112564662B (zh)

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1317875A (zh) * 1996-01-19 2001-10-17 株式会社村田制作所 薄膜电极及利用其制造的表面声波器件
US20040256948A1 (en) * 2003-06-18 2004-12-23 Palo Alto Research Center Incorporated Electronic device formed from a thin film with vertically oriented columns with an insulating filler material
CN1811008A (zh) * 2005-01-25 2006-08-02 电子科技大学 铁电材料锆钛酸铅纳米薄膜结晶取向生长的晶化方法
CN1995451A (zh) * 2006-09-26 2007-07-11 南开大学 等离子辅助反应热化学气相沉积法制备微晶硅锗薄膜
US20090082211A1 (en) * 2007-09-20 2009-03-26 Kabushiki Kaisha Toshiba Superconducting member
JP2009298604A (ja) * 2008-06-10 2009-12-24 Canon Inc 単結晶ＳｉＣ半導体基板及びその製造方法並びにそれを用いた発光素子及び半導体素子
US20120032168A1 (en) * 2009-04-30 2012-02-09 Cho Hans S Photonic device and method of making the same
US20170031095A1 (en) * 2015-07-30 2017-02-02 Renesas Electronics Corporation Semiconductor device
US20170084478A1 (en) * 2015-09-17 2017-03-23 Soitec Structure for radiofrequency applications and process for manufacturing such a structure
CN107615653A (zh) * 2015-07-17 2018-01-19 株式会社村田制作所 弹性波装置
US20200176667A1 (en) * 2018-11-29 2020-06-04 Tdk Corporation Piezoelectric thin film device
CN111755588A (zh) * 2020-06-17 2020-10-09 济南晶正电子科技有限公司 一种复合单晶压电基板及其制备方法
CN112005493A (zh) * 2018-04-24 2020-11-27 Rf360欧洲有限责任公司 电声谐振器及其形成方法

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1317875A (zh) * 1996-01-19 2001-10-17 株式会社村田制作所 薄膜电极及利用其制造的表面声波器件
US20040256948A1 (en) * 2003-06-18 2004-12-23 Palo Alto Research Center Incorporated Electronic device formed from a thin film with vertically oriented columns with an insulating filler material
CN1811008A (zh) * 2005-01-25 2006-08-02 电子科技大学 铁电材料锆钛酸铅纳米薄膜结晶取向生长的晶化方法
CN1995451A (zh) * 2006-09-26 2007-07-11 南开大学 等离子辅助反应热化学气相沉积法制备微晶硅锗薄膜
US20090082211A1 (en) * 2007-09-20 2009-03-26 Kabushiki Kaisha Toshiba Superconducting member
JP2009298604A (ja) * 2008-06-10 2009-12-24 Canon Inc 単結晶ＳｉＣ半導体基板及びその製造方法並びにそれを用いた発光素子及び半導体素子
US20120032168A1 (en) * 2009-04-30 2012-02-09 Cho Hans S Photonic device and method of making the same
CN107615653A (zh) * 2015-07-17 2018-01-19 株式会社村田制作所 弹性波装置
US20170031095A1 (en) * 2015-07-30 2017-02-02 Renesas Electronics Corporation Semiconductor device
US20170084478A1 (en) * 2015-09-17 2017-03-23 Soitec Structure for radiofrequency applications and process for manufacturing such a structure
CN112005493A (zh) * 2018-04-24 2020-11-27 Rf360欧洲有限责任公司 电声谐振器及其形成方法
US20200176667A1 (en) * 2018-11-29 2020-06-04 Tdk Corporation Piezoelectric thin film device
CN111755588A (zh) * 2020-06-17 2020-10-09 济南晶正电子科技有限公司 一种复合单晶压电基板及其制备方法

Also Published As

Publication number Publication date
CN112564662B (zh) 2023-01-20

Similar Documents

Publication Publication Date Title
TWI747512B (zh) 具有較佳電荷捕獲效率之高電阻率絕緣體上矽基板
CN107533953B (zh) 具有可控膜应力的在硅衬底上沉积电荷捕获多晶硅膜的方法
TWI709197B (zh) 製造具有電荷捕捉層之高電阻率絕緣體上半導體晶圓之方法
US11699615B2 (en) High resistivity semiconductor-on-insulator wafer and a method of manufacture
US20220301847A1 (en) Support for a semiconductor structure
CN112260660B (zh) 一种复合基底、复合薄膜及其制备方法
CN110581212A (zh) 一种单晶单畴压电薄膜及其制备方法
CN112420915B (zh) 复合衬底的制备方法、复合薄膜及电子元器件
CN112564662B (zh) 复合衬底及其制备方法、电子元器件
CN113541626A (zh) 一种复合单晶压电基板及制备方法
KR102612754B1 (ko) 반도체 구조물을 위한 지지체의 제조 방법
CN112671363A (zh) 复合衬底、复合薄膜及其制备方法，及射频声表面波器件
CN115915899A (zh) 一种优化注入颗粒的复合薄膜及其制备方法
CN112951708B (zh) 一种复合衬底及其制备方法、复合薄膜
CN114388688A (zh) 基于等离子体刻蚀的黑化单晶压电复合薄膜及其制备方法
TWI804626B (zh) 貼合式soi晶圓的製造方法及貼合式soi晶圓
CN114122250A (zh) 一种黑化单晶压电复合薄膜及其制备方法
CN112736167B (zh) 一种复合衬底、复合薄膜及其制备方法，及射频滤波器
CN111740003A (zh) 一种压电薄膜体及其制备方法、空腔型器件及其制备方法
CN112951709B (zh) 一种半导体衬底、电子元器件以及半导体衬底的制备方法
CN112904598B (zh) 一种电光晶体薄膜、制备方法及电子元器件
US12009209B2 (en) Process for preparing a support for a semiconductor structure
CN117038572A (zh) 绝缘体上半导体结构的制造方法
CN114284135A (zh) 一种复合衬底的制备方法、复合衬底以及电子元器件
CN116682876A (zh) 复合薄膜及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant