CN112510125A - 氮化镓基发光二极管外延片及其制造方法 - Google Patents

氮化镓基发光二极管外延片及其制造方法 Download PDF

Info

Publication number
CN112510125A
CN112510125A CN202011329187.1A CN202011329187A CN112510125A CN 112510125 A CN112510125 A CN 112510125A CN 202011329187 A CN202011329187 A CN 202011329187A CN 112510125 A CN112510125 A CN 112510125A
Authority
CN
China
Prior art keywords
layer
sublayer
gan
sub
epitaxial wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011329187.1A
Other languages
English (en)
Inventor
曹阳
陆香花
丁涛
吕蒙普
梅劲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HC Semitek Suzhou Co Ltd
Original Assignee
HC Semitek Suzhou Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HC Semitek Suzhou Co Ltd filed Critical HC Semitek Suzhou Co Ltd
Priority to CN202011329187.1A priority Critical patent/CN112510125A/zh
Publication of CN112510125A publication Critical patent/CN112510125A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本公开提供了一种氮化镓基发光二极管外延片及其制造方法,属于半导体技术领域。所述氮化镓基发光二极管外延片包括衬底、以及依次层叠在所述衬底上的缓冲层、N型层、有源层和P型层,所述氮化镓基发光二极管外延片还包括位于所述缓冲层和所述N型层之间的复合层,所述复合层包括依次层叠的第一子层、第二子层、第三子层和第四子层,所述第一子层为U型GaN层,所述第二子层为AlN层,所述第三子层为掺Si的GaN层,所述第四子层为U型GaN层。该氮化镓基发光二极管外延片可以有效堵住底层漏电通道,提升底层长晶质量,减小反向漏电流,提升LED芯片良率。

Description

氮化镓基发光二极管外延片及其制造方法
技术领域
本公开涉及半导体技术领域,特别涉及一种氮化镓基发光二极管外延片及其制造方法。
背景技术
氮化镓(GaN)材料作为第三代半导体材料,较传统砷化镓(GaAs)材料在载流子迁移率,热导率、化学稳定性、抗辐射照能力等方面有较好的表现。且GaN材料在光与电转化方面有突出性能,被广泛应用于强发光、大功率器件中。
现有的GaN基发光二级管外延片包括衬底以及生长在衬底上的GaN外延层。GaN外延层至少包括依次层叠在衬底上的缓冲层、U型GaN层、N型层、有源层和P型层。由于衬底(碳化硅、蓝宝石、硅片等)与氮化镓之间的晶格常数相差较大,在外延过程中会积累应力和缺陷,缺陷会降低外延磊晶的长晶质量,影响载流子输运和量子效率。同时应力的积累会进一步降低载流子在阱区的有效复合,因此,通过设置U型GaN层来阻断底层缺陷,改善外延片底层的晶体质量。
然而U型GaN层的线缺陷密度较高,容易产生漏电通道,影响底层长晶质量,降低底层抗静电能力,影响芯片良率。
发明内容
本公开实施例提供了一种氮化镓基发光二极管外延片及其制造方法,可以有效堵住底层漏电通道,提升底层长晶质量,减小反向漏电流,提升LED芯片良率。所述技术方案如下:
一方面,提供了一种氮化镓基发光二极管外延片,所述氮化镓基发光二极管外延片包括衬底、以及依次层叠在所述衬底上的缓冲层、N型层、有源层和P型层,
所述氮化镓基发光二极管外延片还包括位于所述缓冲层和所述N型层之间的复合层,所述复合层包括依次层叠的第一子层、第二子层、第三子层和第四子层,所述第一子层为U型GaN层,所述第二子层为AlN层,所述第三子层为掺Si的GaN层,所述第四子层为U型GaN层。
可选地,所述第二子层为AlxN层,0<x≤0.1。
可选地,所述第三子层中Si的掺杂浓度为1017cm-3~1018cm-3
可选地,所述第一子层的厚度与所述第四子层的厚度相等,所述第一子层的厚度大于所述第三子层的厚度,所述第三子层的厚度大于所述第二子层的厚度。
可选地,所述复合层的厚度为1~5um。
可选地,所述氮化镓基发光二极管外延片还包括位于在所述N型层和所述有源层之间的N型AlGaN层。
另一方面,提供了一种氮化镓基发光二极管外延片的制造方法,所述制造方法包括:
提供一衬底;
在所述衬底上生长缓冲层;
在所述缓冲层上生长复合层,所述复合层包括依次层叠的第一子层、第二子层、第三子层和第四子层,所述第一子层为U型GaN层,所述第二子层为AlN层,所述第三子层为掺Si的GaN层,所述第四子层为U型GaN层;
在所述复合层上生长依次生长N型层、有源层和P型层。
可选地,所述第一子层、所述第三子层和所述第四子层的生长温度相同,所述第二子层的生长温度大于所述第一子层的生长温度。
可选地,所述第二子层的生长温度比所述第一子层的生长温度高100~200℃。
可选地,所述第二子层的生长压力为0~30torr。
本公开实施例提供的技术方案带来的有益效果是:
通过在缓冲层和N型层之间设置复合层,其中复合层包括依次层叠的第一子层、第二子层、第三子层和第四子层。第一子层为U型GaN层,第二子层为AlN层,第三子层为掺Si的GaN层,第四子层为U型GaN层。相当于在原有的U型GaN层中插入了一层AlN层和一层掺Si的GaN层,其中,第一子层和第二子层可以起到原有U型GaN层的作用,阻挡来自底层的位错产生的缺陷。而AlN层中的Al原子半径较小,Al原子可以更好的与Ga原子结合,从而可以提高生长的U型GaN层的晶体质量,减少U型GaN层的线缺陷密度,从而减少漏电通道的产生,提升LED芯片良率。而U型GaN层的长晶质量提升后,又会产生正向压降vf升高的问题,从而导致LED发热击穿。因此,在生长AlN后,再生长一层掺Si的GaN层,Si掺杂可以降低正向压降vf,从而可以防止LED发热击穿。
附图说明
为了更清楚地说明本公开实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本公开的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本公开实施例提供的一种氮化镓基发光二极管外延片的结构示意图;
图2是本公开实施例提供的一种复合层的结构示意图;
图3是本公开实施例提供的一种氮化镓基发光二极管外延片的制造方法流程图。
具体实施方式
为使本公开的目的、技术方案和优点更加清楚,下面将结合附图对本公开实施方式作进一步地详细描述。
为了更好的理解本公开,以下简单说明下本公开实施例提供的一种现有的氮化镓基发光二极管外延片的结构:
现有的发光二极管外延片包括衬底以及生长在衬底上的GaN外延层。GaN外延层至少包括依次层叠在衬底上的未掺杂的GaN层、N型层、有源层和P型层。其中,N型层为掺Si的GaN层,用于提供电子。P型层为掺Mg的GaN层,用于提供空穴。N型层提供的电子和P型层提供的空穴会在有源层进行辐射复合发光。
受限于GaN衬底的高额成本,GaN外延过程通常会在蓝宝石衬底或Si衬底上进行。然而GaN外延层与蓝宝石衬底或Si衬底之间均存在着非常严重的晶格常数失配和热失配,外延过程中会积累应力和缺陷。常规型U型GaN层的线缺陷密度较高,容易产生漏电通道,影响底层长晶质量,降低底层抗静电能力,影响芯片良率。
图1是本公开实施例提供的一种氮化镓基发光二极管外延片的结构示意图,如图1所示,发光二极管外延片包括衬底1、以及依次层叠在衬底1上的缓冲层2、N型层4、有源层5和P型层6。
氮化镓基发光二极管外延片还包括位于缓冲层2和N型层4之间的复合层3。
图2是本公开实施例提供的一种复合层的结构示意图,如图2所示,复合层3包括依次层叠的第一子层31、第二子层32、第三子层33和第四子层34。第一子层31为U型GaN层,第二子层32为AlN层,第三子层33为掺Si的GaN层,第四子层34为U型GaN层。
本公开实施例通过在缓冲层和N型层之间设置复合层,其中复合层包括依次层叠的第一子层、第二子层、第三子层和第四子层。第一子层为U型GaN层,第二子层为AlN层,第三子层为掺Si的GaN层,第四子层为U型GaN层。相当于在原有的U型GaN层中插入了一层AlN层和一层掺Si的GaN层,其中,第一子层和第二子层可以起到原有U型GaN层的作用,阻挡来自底层的位错产生的缺陷。而AlN层中的Al原子半径较小,Al原子可以更好的与Ga原子结合,从而可以提高生长的U型GaN层的晶体质量,减少U型GaN层的线缺陷密度,从而减少漏电通道的产生,提升LED芯片良率。而U型GaN层的长晶质量提升后,又会产生正向压降vf升高的问题,从而导致LED发热击穿。因此,在生长AlN后,再生长一层掺Si的GaN层,Si掺杂可以降低正向压降vf,从而可以防止LED发热击穿。
可选地,第二子层32为AlxN层,0<x≤0.1。
通过限定第二子层32中的Al组分在0~0.1之间,可以保证第二子层32能够起到提高生长的U型GaN层的晶体质量,减少U型GaN层的线缺陷密度作用。
可选地,第三子层33中Si的掺杂浓度为1017cm-3~1018cm-3
通过限定第三子层33中Si的掺杂浓度,可以保证第三子层中对正向压降vf的降低效果。
示例性地,第三子层33中的N型掺杂剂为Si。
可选地,第一子层31的厚度与第四子层的厚度相等,第一子层31的厚度大于第三子层33的厚度,第三子层33的厚度大于第二子层32的厚度。
由于AlN层的厚度过厚,会导致正向压降vf较高,因此,将第二子层设置的最薄。而第三子层为掺Si的GaN层,Si为杂质,掺杂较多同样会影响U型GaN层的晶体质量,因此将第三子层也设置的较薄。
可选地,复合层的厚度为1~5um。
若复合层的厚度小于1um,则起到的堵住底层漏电通道,提升底层长晶质量,减小反向漏电流,提升LED芯片良率的效果较差。若复合层的厚度大于5um,又会导致Mo源的浪费,同时,还会吸光,降低LED的出光效率。
可选地,第一子层31和第四子层34的厚度为1~2um。第二子层32的厚度为100~300nm,第三子层33的厚度为300~800nm。
示例性地,第一子层31和第四子层34的厚度为2um。第二子层32的厚度为200nm,第三子层33的厚度为500nm。
可选地,衬底1可以采用蓝宝石(主要成分为Al2O3)衬底,优选采用[0001]晶向的蓝宝石。或者,衬底1可以为Si衬底。
可选地,缓冲层2可以为GaN层,厚度为15~35nm。
可选地,N型层4可以为掺Si的GaN层,厚度为1~5um。N型层4中Si的掺杂浓度为1018cm-3~1018cm-3
可选地,氮化镓基发光二极管外延片还包括位于在N型层4和有源层5之间的N型AlGaN层7。
通过设置N型AlGaN层7有利于阻挡底层缺陷,增强长晶质量。
可选地,N型AlGaN层7的厚度为50~180nm。N型AlGaN层7可以为N型AlyGa1-yN层,0<y≤0.3。
可选地,有源层5可以包括多个周期交替生长的InGaN阱层和GaN垒层。其中,有源层5的周期数可以为5~15。InGaN阱层的厚度为2nm~4nm,优选为3nm,GaN垒层的厚度为9nm~20nm,优选为12nm。
可选地,P型层6的厚度可以为GaN层,厚度为5nm~300nm。P型层6中的P型掺杂剂的掺杂浓度可以为1018cm-3~1020cm-3,优选为1019cm-3
P型层6为空穴的主要提供层,用于提供空穴与电子进行辐射复合发光。
可选地,如图1所示,该氮化镓基发光二极管外延片还可以包括电子阻挡层8,电子阻挡层8设置在有源层5和P型层6之间,以避免电子跃迁到P型层中与空穴进行非辐射复合,降低LED的发光效率。
具体地,电子阻挡层8的材料可以采用P型掺杂的AlGaN,如AlzGa1-zN,0.1<z<0.5。
进一步地,电子阻挡层8的厚度可以为100nm~800nm。
可选地,如图1所示,该发光二极管外延片还可以包括P型接触层9,P型接触层9铺设在P型层6上,以与芯片制作工艺中形成的电极或者透明导电薄膜之间形成欧姆接触。
具体地,P型接触层9可以为重掺Mg的GaN层,Mg的掺杂浓度可以为1021cm-3~1022cm-3,优选为6*1021cm-3
进一步地,P型接触层9的厚度可以为5~300nm,优选为100nm。
图1所示的氮化镓基发光二极管外延片的一种具体实现包括:衬底1、以及依次层叠在衬底1上的缓冲层2、复合层3、N型层4、有源层5和P型层6。其中,衬底1的材料采用蓝宝石;缓冲层2为厚度为15~35nm的GaN层,N型层4的厚度为3um。有源层5包括交替层叠的8个InGaN阱层和8个GaN垒层,InGaN阱层的厚度为3.5nm,GaN垒层的厚度为12nm。P型层6为厚度为200nm的P型掺杂的GaN层,P型掺杂剂的掺杂浓度为1019cm-3
其中,复合层3的第一子层31为厚度为2um的U型GaN层,第四子层32为厚度为2um的U型GaN层。第二子层32的厚度为200nmAlN层,第三子层33为厚度为500nm的掺Si的GaN层。
将上述外延片制成芯片,与现有技术中采用单层U型GaN制成的芯片相比,发光效率增加了30%。
图3是本公开实施例提供的一种氮化镓基发光二极管外延片的制造方法流程图,如图3所示,该制造方法包括:
步骤301、提供一衬底。
其中,衬底可采用[0001]晶向的Al2O3蓝宝石衬底,或者可以为Si衬底。
进一步地,步骤301还可以包括:
将衬底在氢气气氛中退火1~10min,以清洁衬底表面,然后对衬底进行氮化处理,将衬底放置到MOCVD(Metal-organic Chemical Vapor Deposition,金属有机化合物化学气相沉淀)设备的反应腔内,然后在氢气气氛中退火处理10分钟,清洁衬底表面,退火温度在1000℃与1200℃之间,压力在200torr~500torr之间。
需要说明的是,外延层中的缓冲层、复合层、N型层、N型AlGaN层、有源层、电子阻挡层、P型层以及P型接触层均可以采用MOCVD法生长。在具体实现时,通常是将衬底放在石墨托盘上送入MOCVD设备的反应腔中进行外延材料的生长,因此上述生长过程中控制的温度和压力实际上是指反应腔内的温度和压力。具体地,采用三甲基镓或三甲基乙作为镓源,三乙基硼作为硼源,高纯氨气作为氮源,三甲基铟作为铟源,三甲基铝作为铝源,N型掺杂剂选用SiH4,P型掺杂剂选用二茂镁。
步骤302、在衬底上生长缓冲层。
其中,缓冲层可以是GaN层,厚度为15~35nm。
示例性地,控制反应腔内温度下降至400~600℃,将反应腔内压力降至400~600torr,在衬底上生长缓冲层。
示例性地,步骤302可以包括:
对缓冲层进行原位退火处理,温度在1000℃~1200℃,时间在5~10分钟,压力为400~600torr。
步骤303、在缓冲层上生长复合层。
在本实施例中,复合层包括依次层叠的第一子层、第二子层、第三子层和第四子层。第一子层为U型GaN层,第二子层为AlN层,第三子层为掺Si的GaN层,第四子层为U型GaN层。
可选地,第二子层为AlxN层,0<x≤0.1。
通过限定第二子层中的Al组分在0~0.1之间,可以保证第二子层能够起到提高生长的U型GaN层的晶体质量,减少U型GaN层的线缺陷密度作用。
可选地,第三子层中Si的掺杂浓度为1017cm-3~1018cm-3
通过限定第三子层中Si的掺杂浓度,可以保证第三子层中对正向压降vf的降低效果。
示例性地,第三子层中的N型掺杂剂为Si。
可选地,第一子层的厚度与第四子层的厚度相等,第一子层的厚度大于第三子层的厚度,第三子层的厚度大于第二子层的厚度。
由于AlN层的厚度过厚,会导致正向压降vf较高,因此,将第二子层设置的最薄。而第三子层为掺Si的GaN层,Si为杂质,掺杂较多同样会影响U型GaN层的晶体质量,因此将第三子层也设置的较薄。
可选地,复合层的厚度为1~5um。
若复合层的厚度小于1um,则起到的堵住底层漏电通道,提升底层长晶质量,减小反向漏电流,提升LED芯片良率的效果较差。若复合层的厚度大于5um,又会导致Mo源的浪费,同时,还会吸光,降低LED的出光效率。
可选地,第一子层和第四子层的厚度为1~2um。第二子层的厚度为100~300nm,第三子层的厚度为300~800nm。
示例性地,第一子层和第四子层的厚度为2um。第二子层的厚度为200nm,第三子层的厚度为500nm。
可选地,第一子层、第三子层和第四子层的生长温度相同,第二子层的生长温度大于第一子层的生长温度。
通过将第二子层的生长温度设置的较高,有利于增加AlN层中的Al原子分布的均匀性,让AlN层对缺陷的阻挡效果更好。通过将第一子层、第三子层和第四子层的生长温度设置的相同,可以便于更好的控制层与层之间的应力。
可选地,第二子层的生长温度比第一子层的生长温度高100~200℃。
若第二子层的生长温度过高,则会导致AlN层中的Al原子分布不均,若第二子层的生长温度过低,又会增加缺陷,降低长晶质量。
可选地,第二子层的生长压力为0~30torr。
由于低压有利于AlN层中Al的并入,因此,将第二子层的生长压力设置的较低。
示例性地,控制反应腔内温度为1000~1100℃,压力为50~200torr,生长厚度为2um的第一子层。控制反应腔内温度升高至1100~1200℃,压力降低为0~30torr,生长厚度为200nm的第二子层。控制反应腔内温度降低至1000~1100℃,压力升高为50~200torr,生长厚度为500nm的第三子层。控制反应腔内温度降低至1000~1100℃,压力升高为50~200torr,生长厚度为2um第四子层。
步骤304、在复合层上生长N型层。
其中,N型层可以为掺Si的GaN层,厚度为1~5um。N型层中Si的掺杂浓度为1018cm-3~1018cm-3
示例性地,控制反应腔内温度上升至1000~1200℃,将反应腔内压力控制在100~500torr,在复合层上生长N型层。
步骤305、在N型层上生长N型AlGaN层。
其中,N型AlGaN层的厚度为50~180nm。
示例性地,将反应腔温度调节至800~1100℃,反应腔压力控制在300~500torr,生长N型AlyGa1-yN层,0<y≤0.3。
步骤306、在N型AlGaN层上生长有源层。
其中,有源层包括多个周期交替生长的InGaN阱层和GaN垒层。其中,有源层的周期数可以为5~11。InGaN阱层的厚度为2nm~4nm,优选为3.5nm,GaN垒层的厚度为9nm~20nm,优选为12nm。
可选地,有源层包括5~10个周期的超晶格结构。
示例性地,将反应腔温度调节至720~829℃,反应腔压力控制在100~500torr,生长厚度为3nm的InGaN阱层。
将反应腔温度调节至850~959℃,反应腔压力控制在100~500torr,生长厚度为12nm的InGaN阱层。
步骤307、在有源层上生长电子阻挡层。
在本实施例中,电子阻挡层可以为P型AlzGa1-zN,0.1<z<0.5。
示例性地,将反应腔温度调节至85℃~1080℃,反应腔压力控制在100~500torr,生长厚度为50nm~150nm的电子阻挡层。
步骤308、在电子阻挡层上生长P型层。
在本实施例中,P型层可以为P型GaN层,P型掺杂剂的掺杂浓度可以为1018cm-3~1020cm-3,优选为1019cm-3
示例性地,将反应腔温度调节至850~1080℃,反应腔压力控制在100~300torr,生长厚度为100nm~800nm的P型层。
步骤309、在P型层上生长P型接触层。
在本实施例中,P型接触层可以为重掺Mg的GaN层,Mg的掺杂浓度可以为1021cm-3~1022cm-3,优选为6*1021cm-3
示例性地,将反应腔温度调节至850~1050℃,反应腔压力控制在100~300torr,生长厚度为5~300nm的P型接触层。
在上述步骤完成之后,可以将反应腔的温度降至650~850℃,在氮气气氛进行退火处理5~15min,而后逐渐降至室温,结束发光二极管的外延生长。
本公开实施例通过在缓冲层和N型层之间设置复合层,其中复合层包括依次层叠的第一子层、第二子层、第三子层和第四子层。第一子层为U型GaN层,第二子层为AlN层,第三子层为掺Si的GaN层,第四子层为U型GaN层。相当于在原有的U型GaN层中插入了一层AlN层和一层掺Si的GaN层,其中,第一子层和第二子层可以起到原有U型GaN层的作用,阻挡来自底层的位错产生的缺陷。而AlN层中的Al原子半径较小,Al原子可以更好的与Ga原子结合,从而可以提高生长的U型GaN层的晶体质量,减少U型GaN层的线缺陷密度,从而减少漏电通道的产生,提升LED芯片良率。而U型GaN层的长晶质量提升后,又会产生正向压降vf升高的问题,从而导致LED发热击穿。因此,在生长AlN后,再生长一层掺Si的GaN层,Si掺杂可以降低正向压降vf,从而可以防止LED发热击穿。
以上所述仅为本公开的可选实施例,并不用以限制本公开,凡在本公开的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本公开的保护范围之内。

Claims (10)

1.一种氮化镓基发光二极管外延片,所述氮化镓基发光二极管外延片包括衬底、以及依次层叠在所述衬底上的缓冲层、N型层、有源层和P型层,其特征在于,
所述氮化镓基发光二极管外延片还包括位于所述缓冲层和所述N型层之间的复合层,所述复合层包括依次层叠的第一子层、第二子层、第三子层和第四子层,所述第一子层为U型GaN层,所述第二子层为AlN层,所述第三子层为掺Si的GaN层,所述第四子层为U型GaN层。
2.根据权利要求1所述的氮化镓基发光二极管外延片,其特征在于,所述第二子层为AlxN层,0<x≤0.1。
3.根据权利要求1所述的氮化镓基发光二极管外延片,其特征在于,所述第三子层中Si的掺杂浓度为1017cm-3~1018cm-3
4.根据权利要求1所述的氮化镓基发光二极管外延片,其特征在于,所述第一子层的厚度与所述第四子层的厚度相等,所述第一子层的厚度大于所述第三子层的厚度,所述第三子层的厚度大于所述第二子层的厚度。
5.根据权利要求1所述的氮化镓基发光二极管外延片,其特征在于,所述复合层的厚度为1~5um。
6.根据权利要求1至5任一项所述的氮化镓基发光二极管外延片,其特征在于,所述氮化镓基发光二极管外延片还包括位于在所述N型层和所述有源层之间的N型AlGaN层。
7.一种氮化镓基发光二极管外延片的制造方法,其特征在于,所述制造方法包括:
提供一衬底;
在所述衬底上生长缓冲层;
在所述缓冲层上生长复合层,所述复合层包括依次层叠的第一子层、第二子层、第三子层和第四子层,所述第一子层为U型GaN层,所述第二子层为AlN层,所述第三子层为掺Si的GaN层,所述第四子层为U型GaN层;
在所述复合层上生长依次生长N型层、有源层和P型层。
8.根据权利要求7所述的制造方法,其特征在于,所述第一子层、所述第三子层和所述第四子层的生长温度相同,所述第二子层的生长温度大于所述第一子层的生长温度。
9.根据权利要求8所述的制造方法,其特征在于,所述第二子层的生长温度比所述第一子层的生长温度大100~200℃。
10.根据权利要求7所述的制造方法,其特征在于,所述第二子层的生长压力为0~30torr。
CN202011329187.1A 2020-11-24 2020-11-24 氮化镓基发光二极管外延片及其制造方法 Pending CN112510125A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011329187.1A CN112510125A (zh) 2020-11-24 2020-11-24 氮化镓基发光二极管外延片及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011329187.1A CN112510125A (zh) 2020-11-24 2020-11-24 氮化镓基发光二极管外延片及其制造方法

Publications (1)

Publication Number Publication Date
CN112510125A true CN112510125A (zh) 2021-03-16

Family

ID=74959696

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011329187.1A Pending CN112510125A (zh) 2020-11-24 2020-11-24 氮化镓基发光二极管外延片及其制造方法

Country Status (1)

Country Link
CN (1) CN112510125A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113540300A (zh) * 2021-05-27 2021-10-22 华灿光电(浙江)有限公司 提高表面平整度的发光二极管外延片制备方法
CN114203871A (zh) * 2021-10-22 2022-03-18 华灿光电(浙江)有限公司 紫外发光二极管外延片及其制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102280542A (zh) * 2011-09-02 2011-12-14 华灿光电股份有限公司 一种氮化镓基发光二极管多量子阱的生长方法
KR20130022719A (ko) * 2011-08-26 2013-03-07 엘지이노텍 주식회사 반도체 소자
CN203367340U (zh) * 2013-06-20 2013-12-25 淮安澳洋顺昌光电技术有限公司 一种设置N-SLS层的GaN基发光二极管外延片
CN106299048A (zh) * 2015-05-20 2017-01-04 南通同方半导体有限公司 一种低位错密度和残余应力的led外延结构
CN107833944A (zh) * 2017-11-13 2018-03-23 湘能华磊光电股份有限公司 一种led外延层结构及其生长方法
CN109326692A (zh) * 2018-09-03 2019-02-12 淮安澳洋顺昌光电技术有限公司 一种氮化镓基发光二极管外延片及其制备方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130022719A (ko) * 2011-08-26 2013-03-07 엘지이노텍 주식회사 반도체 소자
CN102280542A (zh) * 2011-09-02 2011-12-14 华灿光电股份有限公司 一种氮化镓基发光二极管多量子阱的生长方法
CN203367340U (zh) * 2013-06-20 2013-12-25 淮安澳洋顺昌光电技术有限公司 一种设置N-SLS层的GaN基发光二极管外延片
CN106299048A (zh) * 2015-05-20 2017-01-04 南通同方半导体有限公司 一种低位错密度和残余应力的led外延结构
CN107833944A (zh) * 2017-11-13 2018-03-23 湘能华磊光电股份有限公司 一种led外延层结构及其生长方法
CN109326692A (zh) * 2018-09-03 2019-02-12 淮安澳洋顺昌光电技术有限公司 一种氮化镓基发光二极管外延片及其制备方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113540300A (zh) * 2021-05-27 2021-10-22 华灿光电(浙江)有限公司 提高表面平整度的发光二极管外延片制备方法
CN113540300B (zh) * 2021-05-27 2022-08-12 华灿光电(浙江)有限公司 提高表面平整度的发光二极管外延片制备方法
CN114203871A (zh) * 2021-10-22 2022-03-18 华灿光电(浙江)有限公司 紫外发光二极管外延片及其制备方法

Similar Documents

Publication Publication Date Title
JP3866540B2 (ja) 窒化物半導体素子およびその製造方法
CN110718612B (zh) 发光二极管外延片及其制造方法
CN109860359B (zh) 一种氮化镓基发光二极管外延片及其制作方法
CN108847435B (zh) 一种发光二极管外延片及其制备方法
CN117253950B (zh) 发光二极管外延片及其制备方法、发光二极管
CN108447952B (zh) 一种发光二极管外延片及其制备方法
CN111293198B (zh) 氮化铝系发光二极管结构及其制作方法
CN112510125A (zh) 氮化镓基发光二极管外延片及其制造方法
CN115295693A (zh) 一种发光二极管外延片及其制备方法
CN116598396A (zh) 发光二极管外延片及其制备方法、led
CN109309150B (zh) 一种氮化镓基发光二极管外延片及其制作方法
CN113410353B (zh) 发光二极管外延片及其制备方法
CN111403568A (zh) 紫外led外延结构及其制备方法
CN109273571B (zh) 一种氮化镓基发光二极管外延片及其制作方法
CN117174793B (zh) 一种蓝绿光led外延片及其制备方法、led芯片
CN116014041B (zh) 发光二极管外延片及其制备方法、发光二极管
CN109686823B (zh) 一种氮化镓基发光二极管外延片及其制作方法
CN115084329B (zh) 一种应用于Si衬底上的LED外延片及其生长方法
CN108831975B (zh) 一种发光二极管外延片及其制备方法
CN217641376U (zh) 一种led外延片及led芯片
CN112133799B (zh) 氮化镓基发光二极管外延片及其制造方法
CN111883623B (zh) 近紫外发光二极管外延片及其制备方法
CN109461802B (zh) 一种GaN基发光二极管外延片及其制备方法
CN109411575B (zh) 一种发光二极管外延片及其制备方法
CN113161457B (zh) 紫外发光二极管外延片及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20210316