CN112466815A - 一种冗余通孔添加方法 - Google Patents

一种冗余通孔添加方法 Download PDF

Info

Publication number
CN112466815A
CN112466815A CN202011327870.1A CN202011327870A CN112466815A CN 112466815 A CN112466815 A CN 112466815A CN 202011327870 A CN202011327870 A CN 202011327870A CN 112466815 A CN112466815 A CN 112466815A
Authority
CN
China
Prior art keywords
redundant
hole
rectangular
holes
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011327870.1A
Other languages
English (en)
Other versions
CN112466815B (zh
Inventor
李佳佳
曹云
魏芳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Original Assignee
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Integrated Circuit Manufacturing Co Ltd filed Critical Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority to CN202011327870.1A priority Critical patent/CN112466815B/zh
Publication of CN112466815A publication Critical patent/CN112466815A/zh
Application granted granted Critical
Publication of CN112466815B publication Critical patent/CN112466815B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76892—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances modifying the pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Engineering & Computer Science (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种冗余通孔添加方法，选择版图中仅包含单通孔的上下金属层重叠区域添加冗余通孔形成双冗余通孔；进行设计规则检查并删除违反设计规则的冗余通孔；对未添加冗余通孔的上下金属层重叠区域添加冗余通孔形成矩形冗余通孔；设计规则检查并删除违反设计规则的冗余通孔；进行长度可变的矩形冗余通孔添加并进行设计规则检查，删除违反设计规则的长度可变的矩形冗余通孔，将满足设计规则的长度可变的矩形冗余通孔作为候选冗余通孔；若原始单通孔只能在一个方向添加长度可变的矩形冗余通孔，则输出该方向的长度可变的矩形冗余通孔；若横向和纵向两个方向均允许添加长度可变的矩形冗余通孔，则输出长度可变的矩形冗余通孔中长度较长的一个。

Description

一种冗余通孔添加方法
技术领域
本发明涉及半导体技术领域，特别是涉及一种冗余通孔添加方法。
背景技术
随着半导体技术节点的不断发展，为了降低通孔的失效比率，提高产品良率和可靠性，通常需要在设计的版图中进行冗余通孔添加(RV，Redundant Via)。
传统冗余通孔的添加方式有两种，一种是双冗余通孔添加，在单个正方形通孔旁边添加一个同样尺寸的冗余通孔，当其中一个通孔不能正常工作时，另一个通孔便可发挥作用以保证版图金属层之间的连接，从而达到降低通孔失效率的目的。另一种是矩形冗余通孔添加，矩形冗余通孔可以看作间距为0的双冗余通孔，矩形冗余通孔增加通孔与上下金属层的接触面积，同样达到降低通孔失效比率的目的，而且相比双冗余通孔，其需要更少的布线资源。然后对其进行设计规则检查，删除违反设计规则的双冗余通孔或矩形冗余通孔，输出满足设计规则的双冗余通孔或矩形冗余通孔。但是双冗余通孔和矩形冗余通孔的添加需要足够的布线资源，而且受原始单通孔位置的限制，只进行双冗余通孔和矩形冗余通孔添加的添加比率有限。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种冗余通孔添加方法，用于解决现有技术中由于双冗余通孔和矩形冗余通孔的添加比率有限从而导致无法进一步地降低通孔失效比率的问题。
为实现上述目的及其他相关目的，本发明提供一种冗余通孔添加方法，该方法至少包括以下步骤：
步骤一、提供包含上下金属层图形的版图，选择所述版图中仅包含单通孔的上下金属层重叠区域；
步骤二、在所述上下金属层重叠区域添加冗余通孔形成双冗余通孔；
步骤三、对所述版图进行设计规则检查，删除违反所述设计规则的所述冗余通孔；
步骤四、对所述版图中未添加冗余通孔的所述上下金属层重叠区域添加冗余通孔形成矩形冗余通孔；
步骤五、对所述版图进行设计规则检查，删除违反所述设计规则的所述冗余通孔；
步骤六、对所述版图中未添加冗余通孔的所述上下金属层重叠区域进行长度可变的矩形冗余通孔添加；
步骤七、对所述版图进行设计规则检查，删除违反所述设计规则的所述长度可变的矩形冗余通孔，保留满足设计规则的所述长度可变的矩形冗余通孔，将其作为候选冗余通孔；
步骤八、针对所述候选冗余通孔中与其相对应的原始单通孔，若该原始单通孔在横向和纵向两个方向中只能在其中一个方向添加所述长度可变的矩形冗余通孔，则输出该方向的长度可变的矩形冗余通孔；若横向和纵向两个方向均允许添加所述长度可变的矩形冗余通孔，则输出所述长度可变的矩形冗余通孔中长度较长的一个。
优选地，步骤一中所述单通孔与所述冗余通孔之间的间距为SP满足设计规则中对相邻通孔间间距的定义。
优选地，步骤二中所述上下金属层重叠区域的长度方向包括纵向和横向。
优选地，步骤二中所述双冗余通孔形成的方法为：沿所述上下金属层重叠区域的长度方向在所述单通孔一侧添加一个与该单通孔相同尺寸的冗余通孔，所述单通孔与其所述一侧的所述冗余通孔之间的间距值为SP，SP>0；所述单通孔与其所述一侧的该冗余通孔共同构成所述双冗余通孔。
优选地，步骤四中所述上下金属层重叠区域的长度方向包括纵向和横向。
优选地，步骤四中所述矩形冗余通孔的形成方法为：沿所述上下金属层重叠区域的长度方向在所述单通孔一侧添加一个与该单通孔尺寸相同的冗余通孔，所述单通孔与其所述一侧的该冗余通孔之间的间距值为0；所述单通孔与其所述一侧的该冗余通孔共同构成所述矩形冗余通孔。
优选地，步骤六中所述长度可变的矩形冗余通孔的添加包含分别在所述上下金属层重叠区域的横向和纵向两个方向。
优选地，步骤六中所述长度可变的矩形冗余通孔在纵向的添加方法包括以下步骤：
(1.1)、选取所述上下金属层重叠区域与单通孔上下两个方向相对的对边；
(1.2)、基于选取出的所述对边，生成一个包围所述单通孔的矩形区域R1；
(1.3)、将所述矩形区域R1沿上下两个方向各收缩1个ENC，得到宽度等于所述单通孔边长、长度可变的矩形区域R2；
(1.4)针对所述长度可变的矩形区域R2，得到长度在SZ～2*SZ内的所述长度可变的矩形冗余通孔，其中SZ为所述单通孔的边长。
优选地，步骤(1.2)中所述矩形区域R1的宽度为所述单通孔的宽度，所述单通孔的形状为正方形。
优选地，步骤(1.4)中得到长度在SZ～2*SZ内的所述长度可变的矩形冗余通孔的方法包括：
(a)若所述矩形区域R2的长边Len小于或等于SZ，则删除该矩形区域R2；
(b)若所述矩形区域R2的长边Len大于SZ且小于等于2*SZ，则保留该矩形区域R2，作为所述候选冗余通孔；
(c)若所述矩形区域R2的长边Len大于2*SZ，则基于所述矩形区域R2生成一个位于该矩形区域R2中间的长度等于2*SZ的矩形，该矩形作为所述候选冗余通孔。
优选地，步骤六中所述长度可变的矩形冗余通孔在横向的添加方法包括以下步骤：
(2.1)、选取所述上下金属层重叠区域与单通孔左右两个方向相对的对边；
(2.2)、基于选取出的所述对边，生成一个包围所述单通孔的矩形区域R1；
(2.3)、将所述矩形区域R1沿左右两个方向各收缩1个ENC，得到宽度等于所述单通孔边长、长度可变的矩形区域R2；
(2.4)针对所述长度可变的矩形区域R2，得到长度在SZ～2*SZ内的所述长度可变的矩形冗余通孔，其中SZ为所述单通孔的边长。
优选地，步骤(2.2)中所述矩形区域R1的宽度为所述单通孔的宽度，所述单通孔的形状为正方形。
优选地，步骤(2.4)中得到长度在SZ～2*SZ内的所述长度可变的矩形冗余通孔的方法包括：
(d)若所述矩形区域R2的长边Len小于或等于SZ，则删除该矩形区域R2；
(e)若所述矩形区域R2的长边Len大于SZ且小于等于2*SZ，则保留该矩形区域R2，作为所述候选冗余通孔；
(f)若所述矩形区域R2的长边Len大于2*SZ，则基于所述矩形区域R2生成一个位于该矩形区域R2中间的长度等于2*SZ的矩形，该矩形作为所述候选冗余通孔。
优选地，所述长度可变的矩形冗余通孔的宽度与所述单通孔的边长值SZ相同。
如上所述，本发明的冗余通孔添加方法，具有以下有益效果：本发明在传统方法的基础上，再进行长度可变的矩形冗余通孔的添加。该方法可以在不改变原始上下金属层的情况下，根据原始单通孔周围上下金属层的环境，实现长度可变的矩形冗余通孔添加。用长度可变的矩形冗余通孔替换原始的单通孔，增加通孔与上下金属层的接触面积，从而同样达到降低通孔失效比率的目的。该方法与传统方法相比，可以更进一步的提高冗余通孔的添加比率，进而更进一步的降低通孔失效比率，提高产品的良率和可靠性。
附图说明
图1a和图1b分别显示为本发明中上下金属层重叠区域的长度方向为纵向的双冗余通孔版图结构示意图；
图1c和图1d分别显示为本发明中上下金属层重叠区域的长度方向为横向的双冗余通孔版图结构示意图；
图2a和图2b分别显示为本发明中上下金属层重叠区域的长度方向为纵向的矩形冗余通孔版图结构示意图；
图2c和图2d分别显示为本发明中上下金属层重叠区域的长度方向为横向的矩形冗余通孔版图结构示意图；
图3a显示为本发明中上下金属层重叠区域与单通孔纵向相对的对边的版图结构示意图；
图3b显示为本发明中基于上下金属层重叠区域与单通孔纵向相对的对边生成一个包围单通孔的矩形区域的版图结构示意图；
图3c显示为本发明中纵向的矩形区域上下收缩一个ENC后的版图结构示意图；
图4a显示为本发明中上下金属层重叠区域与单通孔横向相对的对边的版图结构示意图；
图4b显示为本发明中基于上下金属层重叠区域与单通孔横向相对的对边生成一个包围单通孔的矩形区域的版图结构示意图；
图4c显示为本发明中横向的矩形区域上下收缩一个ENC后的版图结构示意图；
图5显示为本发明中包含单通孔的上下金属层重叠区域的原始版图结构示意图；
图6显示为本发明中包含有双冗余通孔、矩形冗余通孔的版图结构示意图；
图7显示为本发明中包含有长度可变的矩形冗余通孔的版图结构示意图；
图8显示为本发明的冗余通孔添加方法流程示意图。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1a至图8。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
本发明提供一种冗余通孔添加方法，如图8所示，图8显示为本发明的冗余通孔添加方法流程示意图该方法至少包括以下步骤：
步骤一、提供包含上下金属层图形的版图，选择所述版图中仅包含单通孔的上下金属层重叠区域；如图5所示，图5显示为本发明中包含单通孔的上下金属层重叠区域的原始版图结构示意图。其中所述单通孔02位于所述上下金属层重叠区域01之内。
步骤二、在所述上下金属层重叠区域添加冗余通孔形成双冗余通孔；
本发明再进一步地，本实施例的步骤二中所述双冗余通孔形成的方法为：沿所述上下金属层重叠区域的长度方向在所述单通孔一侧添加一个与该单通孔相同尺寸的冗余通孔，所述单通孔与其所述一侧的所述冗余通孔之间的间距值为SP，SP>0；所述单通孔与其所述一侧的该冗余通孔共同构成所述双冗余通孔。
本发明进一步地，本实施例的步骤二中所述上下金属层重叠区域的长度方向包括纵向和横向。本发明进一步地，本实施例的步骤二中所述单通孔与所述冗余通孔之间的间距为SP满足设计规则中对相邻通孔间间距的定义。当其中一个通孔不能正常工作时，另一个通孔便可发挥作用以保证版图金属层之间的连接。
如图1a和图1b所示，图1a和图1b分别显示为本发明中上下金属层重叠区域的长度方向为纵向的双冗余通孔版图结构示意图，其中图1a的冗余通孔03添加在上下金属层重叠区域01中的所述单通孔02的上方；其中图1b的冗余通孔03添加在上下金属层重叠区域01中的所述单通孔02的下方。
如图1c和图1d所示，图1c和图1d分别显示为本发明中上下金属层重叠区域的长度方向为横向的双冗余通孔版图结构示意图，其中图1c的冗余通孔03添加在上下金属层重叠区域01中的所述单通孔02的左侧；其中图1d的冗余通孔03添加在上下金属层重叠区域01中的所述单通孔02的右侧。
根据所述冗余通孔相对于原始单通孔的位置，双冗余通孔可分为4种类型：上双冗余通孔、下双冗余通孔、左双冗余通孔、右双冗余通孔。在不改变上下金属层的情况下，要想实现双冗余通孔的添加，上下金属层重叠区域的长度需满足一定的限制条件，即上下金属层重叠区域的长度OVER_REG_LEN>＝2*SZ+SP(通孔尺寸为SZ，通孔间距为SP)。此外当单通孔在上下金属层重叠区域的位置不合适时，即使重叠区域的尺寸满足限制条件，也无法形成双冗余通孔。
步骤三、对所述版图进行设计规则检查，删除违反所述设计规则的所述冗余通孔。
步骤四、对所述版图中未添加冗余通孔的所述上下金属层重叠区域添加冗余通孔形成矩形冗余通孔；
本发明进一步地，本实施例的步骤四中所述上下金属层重叠区域的长度方向包括纵向和横向。
本发明进一步地，本实施例的步骤四中所述矩形冗余通孔的形成方法为：沿所述上下金属层重叠区域的长度方向在所述单通孔一侧添加一个与该单通孔尺寸相同的冗余通孔，所述单通孔与其所述一侧的该冗余通孔之间的间距值为0；所述单通孔与其所述一侧的该冗余通孔共同构成所述矩形冗余通孔。
如图2a和图2b所示，图2a和图2b分别显示为本发明中上下金属层重叠区域的长度方向为纵向的矩形冗余通孔版图结构示意图，其中图2a的冗余通孔03添加在上下金属层重叠区域01中的所述单通孔02的上方，二者距离为0；其中图2b的冗余通孔03添加在上下金属层重叠区域01中的所述单通孔02的下方，二者距离为0。
如图2c和图2d所示，图2c和图2d分别显示为本发明中上下金属层重叠区域的长度方向为横向的矩形冗余通孔版图结构示意图，其中图2c的冗余通孔03添加在上下金属层重叠区域01中的所述单通孔02的左侧，二者距离为0；其中图2d的冗余通孔03添加在上下金属层重叠区域01中的所述单通孔02的右侧，二者距离为0。
根据矩形冗余通孔相对于原始单通孔的位置，矩形冗余通孔可分为4种类型：上矩形冗余通孔、下矩形冗余通孔、左矩形冗余通孔、右矩形冗余通孔。在不改变上下金属层的情况下，要想实现矩形冗余通孔的添加，上下金属层重叠区域的长度需满足一定的限制条件，即上下金属层重叠区域的长度OVER_REG_LEN>＝2*SZ(通孔尺寸为SZ)。当单通孔在上下金属层重叠区域的位置不合适时，即使重叠区域的尺寸满足限制条件，也无法形成矩形冗余通孔。
步骤五、对所述版图进行设计规则检查，删除违反所述设计规则的所述冗余通孔；
步骤六、对所述版图中未添加冗余通孔的所述上下金属层重叠区域进行长度可变的矩形冗余通孔添加；在不改变原始上下金属层的情况下，进行长度可变的矩形冗余通孔添加，增加通孔与上下金属层的接触面积，可以达到降低通孔失效比率的目的。
本发明进一步地，本实施例的步骤六中所述长度可变的矩形冗余通孔的添加包含分别在所述上下金属层重叠区域的横向和纵向两个方向。长度可变的矩形冗余通孔的宽度固定，长度RECT_LEN限制在一定的范围内：SZ<RECT_LEN<＝2*SZ(单通孔边长为SZ)，长度可变矩形冗余通孔长度下限为单通孔的尺寸SZ，长度上限为可添加矩形冗余通孔的上下金属层重叠区域的尺寸下限，即2*SZ。所述长度可变的矩形冗余通孔的宽度与所述单通孔的边长值SZ相同。
本发明再进一步地，本实施例的步骤六中所述长度可变的矩形冗余通孔在纵向的添加方法包括以下步骤：
(1.1)、选取所述上下金属层重叠区域与单通孔上下两个方向相对的对边；如图3a所示，图3a显示为本发明中上下金属层重叠区域与单通孔纵向相对的对边的版图结构示意图；即选取所述单通孔02上下两个方向、所述上下金属层重叠区域01相对的对边04。
(1.2)、基于选取出的所述对边，生成一个包围所述单通孔的矩形区域R1；如图3b所示，图3b显示为本发明中基于上下金属层重叠区域与单通孔纵向相对的对边生成一个包围单通孔的矩形区域的版图结构示意图。即基于选取出的所述对边，生成一个包围所述单通孔02的矩形区域R1。
本发明进一步地，本实施例的步骤(1.2)中所述矩形区域R1的宽度为所述单通孔的宽度，所述单通孔的形状为正方形。
(1.3)、将所述矩形区域R1沿上下两个方向各收缩1个ENC，得到宽度等于所述单通孔边长、长度可变的矩形区域R2；如图3c所示，图3c显示为本发明中纵向的矩形区域上下收缩一个ENC后的版图结构示意图。所述ENC的值根据版图设计规则确定，为确保通孔在工艺上的可制造性，在该ENC范围内不允许存在通孔图形。
(1.4)、针对所述长度可变的矩形区域R2，得到长度在SZ～2*SZ内的所述长度可变的矩形冗余通孔，其中SZ为所述单通孔的边长。
本发明进一步地，本实施例的步骤(1.4)中得到长度在SZ～2*SZ内的所述长度可变的矩形冗余通孔的方法包括：
(a)若所述矩形区域R2的长边Len小于或等于SZ，则删除该矩形区域R2；
(b)若所述矩形区域R2的长边Len大于SZ且小于等于2*SZ，则保留该矩形区域R2，作为所述候选冗余通孔；
(c)若所述矩形区域R2的长边Len大于2*SZ，则基于所述矩形区域R2生成一个位于该矩形区域R2中间的长度等于2*SZ的矩形，该矩形作为所述候选冗余通孔。
本发明进一步地，本实施例的步骤六中所述长度可变的矩形冗余通孔在横向的添加方法包括以下步骤：
(2.1)、选取所述上下金属层重叠区域与单通孔左右两个方向相对的对边；如图4a所示，图4a显示为本发明中上下金属层重叠区域与单通孔横向相对的对边的版图结构示意图；即选取所述单通孔02左右两个方向、所述上下金属层重叠区域01相对的对边04。
(2.2)、基于选取出的所述对边，生成一个包围所述单通孔的矩形区域R1；如图4b所示，图4b显示为本发明中基于上下金属层重叠区域与单通孔横向相对的对边生成一个包围单通孔的矩形区域的版图结构示意图。即基于选取出的所述对边，生成一个包围所述单通孔02的矩形区域R1。
本发明进一步地，本实施例的步骤(2.2)中所述矩形区域R1的宽度为所述单通孔的宽度，所述单通孔的形状为正方形。
(2.3)、将所述矩形区域R1沿左右两个方向各收缩1个ENC，得到宽度等于所述单通孔边长、长度可变的矩形区域R2；如图4c所示，图4c显示为本发明中横向的矩形区域上下收缩一个ENC后的版图结构示意图。所述ENC的值根据版图设计规则确定，为确保通孔在工艺上的可制造性，在该ENC范围内不允许存在通孔图形。
(2.4)针对所述长度可变的矩形区域R2，得到长度在SZ～2*SZ内的所述长度可变的矩形冗余通孔，其中SZ为所述单通孔的边长。
本发明进一步地，本实施例的步骤(2.4)中得到长度在SZ～2*SZ内的所述长度可变的矩形冗余通孔的方法包括：
(d)若所述矩形区域R2的长边Len小于或等于SZ，则删除该矩形区域R2；
(e)若所述矩形区域R2的长边Len大于SZ且小于等于2*SZ，则保留该矩形区域R2，作为所述候选冗余通孔；
(f)若所述矩形区域R2的长边Len大于2*SZ，则基于所述矩形区域R2生成一个位于该矩形区域R2中间的长度等于2*SZ的矩形，该矩形作为所述候选冗余通孔。
步骤七、对所述版图进行设计规则检查，删除违反所述设计规则的所述长度可变的矩形冗余通孔，保留满足设计规则的所述长度可变的矩形冗余通孔，将其作为候选冗余通孔；
步骤八、针对所述候选冗余通孔中与其相对应的原始单通孔，若该原始单通孔在横向和纵向两个方向中只能在其中一个方向添加所述长度可变的矩形冗余通孔，则输出该方向的长度可变的矩形冗余通孔；若横向和纵向两个方向均允许添加所述长度可变的矩形冗余通孔，则输出所述长度可变的矩形冗余通孔中长度较长的一个。
如6所示，图6显示为本发明中包含有双冗余通孔、矩形冗余通孔的版图结构示意图。即所述版图中包含有双冗余通孔05、矩形冗余通孔06。图7显示为本发明中包含有长度可变的矩形冗余通孔的版图结构示意图。
综上所述，本发明在传统方法的基础上，再进行长度可变的矩形冗余通孔的添加。该方法可以在不改变原始上下金属层的情况下，根据原始单通孔周围上下金属层的环境，实现长度可变的矩形冗余通孔添加。用长度可变的矩形冗余通孔替换原始的单通孔，增加通孔与上下金属层的接触面积，从而同样达到降低通孔失效比率的目的。该方法与传统方法相比，可以更进一步的提高冗余通孔的添加比率，进而更进一步的降低通孔失效比率，提高产品的良率和可靠性。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (14)

1.一种冗余通孔添加方法，其特征在于，该方法至少包括以下步骤：
步骤一、提供包含上下金属层图形的版图，选择所述版图中仅包含单通孔的上下金属层重叠区域；
步骤二、在所述上下金属层重叠区域添加冗余通孔形成双冗余通孔；
步骤三、对所述版图进行设计规则检查，删除违反所述设计规则的所述冗余通孔；
步骤四、对所述版图中未添加冗余通孔的所述上下金属层重叠区域添加冗余通孔形成矩形冗余通孔；
步骤五、对所述版图进行设计规则检查，删除违反所述设计规则的所述冗余通孔；
步骤六、对所述版图中未添加冗余通孔的所述上下金属层重叠区域进行长度可变的矩形冗余通孔添加；
步骤七、对所述版图进行设计规则检查，删除违反所述设计规则的所述长度可变的矩形冗余通孔，保留满足设计规则的所述长度可变的矩形冗余通孔，将其作为候选冗余通孔；
步骤八、针对所述候选冗余通孔中与其相对应的原始单通孔，若该原始单通孔在横向和纵向两个方向中只能在其中一个方向添加所述长度可变的矩形冗余通孔，则输出该方向的长度可变的矩形冗余通孔；若横向和纵向两个方向均允许添加所述长度可变的矩形冗余通孔，则输出所述长度可变的矩形冗余通孔中长度较长的一个。
2.根据权利要求1所述的冗余通孔添加方法，其特征在于：步骤二中所述上下金属层重叠区域的长度方向包括纵向和横向。
3.根据权利要求1所述的冗余通孔添加方法，其特征在于：步骤二中所述双冗余通孔形成的方法为：沿所述上下金属层重叠区域的长度方向在所述单通孔一侧添加一个与该单通孔相同尺寸的冗余通孔，所述单通孔与其所述一侧的所述冗余通孔之间的间距值为SP，SP>0；所述单通孔与其所述一侧的该冗余通孔共同构成所述双冗余通孔。
4.根据权利要求3所述的冗余通孔添加方法，其特征在于：步骤二中所述单通孔与所述冗余通孔之间的间距为SP满足设计规则中对相邻通孔间间距的定义。
5.根据权利要求1所述的冗余通孔添加方法，其特征在于：步骤四中所述上下金属层重叠区域的长度方向包括纵向和横向。
6.根据权利要求1所述的冗余通孔添加方法，其特征在于：步骤四中所述矩形冗余通孔的形成方法为：沿所述上下金属层重叠区域的长度方向在所述单通孔一侧添加一个与该单通孔尺寸相同的冗余通孔，所述单通孔与其所述一侧的该冗余通孔之间的间距值为0；所述单通孔与其所述一侧的该冗余通孔共同构成所述矩形冗余通孔。
7.根据权利要求1所述的冗余通孔添加方法，其特征在于：步骤六中所述长度可变的矩形冗余通孔的添加包含分别在所述上下金属层重叠区域的横向和纵向两个方向。
8.根据权利要求7所述的冗余通孔添加方法，其特征在于：步骤六中所述长度可变的矩形冗余通孔在纵向的添加方法包括以下步骤：
(1.1)、选取所述上下金属层重叠区域与单通孔上下两个方向相对的对边；
(1.2)、基于选取出的所述对边，生成一个包围所述单通孔的矩形区域R1；
(1.3)、将所述矩形区域R1沿上下两个方向各收缩1个ENC，得到宽度等于所述单通孔边长、长度可变的矩形区域R2；
(1.4)针对所述长度可变的矩形区域R2，得到长度在SZ～2*SZ内的所述长度可变的矩形冗余通孔，其中SZ为所述单通孔的边长。
9.根据权利要求8所述的冗余通孔添加方法，其特征在于：步骤(1.2)中所述该矩形区域R1的宽度为所述单通孔的宽度，所述单通孔的形状为正方形。
10.根据权利要求9所述的冗余通孔添加方法，其特征在于：步骤(1.4)中得到长度在SZ～2*SZ内的所述长度可变的矩形冗余通孔的方法包括：
(a)若所述矩形区域R2的长边Len小于或等于SZ，则删除该矩形区域R2；
(b)若所述矩形区域R2的长边Len大于SZ且小于等于2*SZ，则保留该矩形区域R2，作为所述候选冗余通孔；
(c)若所述矩形区域R2的长边Len大于2*SZ，则基于所述矩形区域R2生成一个位于该矩形区域R2中间的长度等于2*SZ的矩形，该矩形作为所述候选冗余通孔。
11.根据权利要求7所述的冗余通孔添加方法，其特征在于：步骤六中所述长度可变的矩形冗余通孔在横向的添加方法包括以下步骤：
(2.1)、选取所述上下金属层重叠区域与单通孔左右两个方向相对的对边；
(2.2)、基于选取出的所述对边，生成一个包围所述单通孔的矩形区域R1；
(2.3)、将所述矩形区域R1沿左右两个方向各收缩1个ENC，得到宽度等于所述单通孔边长、长度可变的矩形区域R2；
(2.4)针对所述长度可变的矩形区域R2，得到长度在SZ～2*SZ内的所述长度可变的矩形冗余通孔，其中SZ为所述单通孔的边长。
12.根据权利要求11所述的冗余通孔添加方法，其特征在于：步骤(2.2)中所述矩形区域R1的宽度为所述单通孔的宽度，所述单通孔的形状为正方形。
13.根据权利要求12所述的冗余通孔添加方法，其特征在于：步骤(2.4)中得到长度在SZ～2*SZ内的所述长度可变的矩形冗余通孔的方法包括：
(d)若所述矩形区域R2的长边Len小于或等于SZ，则删除该矩形区域R2；
(e)若所述矩形区域R2的长边Len大于SZ且小于等于2*SZ，则保留该矩形区域R2，作为所述候选冗余通孔；
(f)若所述矩形区域R2的长边Len大于2*SZ，则基于所述矩形区域R2生成一个位于该矩形区域R2中间的长度等于2*SZ的矩形，该矩形作为所述候选冗余通孔。
14.根据权利要求10或13所述的冗余通孔添加方法，其特征在于：所述长度可变的矩形冗余通孔的宽度与所述单通孔的边长值SZ相同。
CN202011327870.1A 2020-11-24 2020-11-24 一种冗余通孔添加方法 Active CN112466815B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011327870.1A CN112466815B (zh) 2020-11-24 2020-11-24 一种冗余通孔添加方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011327870.1A CN112466815B (zh) 2020-11-24 2020-11-24 一种冗余通孔添加方法

Publications (2)

Publication Number Publication Date
CN112466815A true CN112466815A (zh) 2021-03-09
CN112466815B CN112466815B (zh) 2023-08-15

Family

ID=74799109

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011327870.1A Active CN112466815B (zh) 2020-11-24 2020-11-24 一种冗余通孔添加方法

Country Status (1)

Country Link
CN (1) CN112466815B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007115959A (ja) * 2005-10-21 2007-05-10 Fujitsu Ltd 冗長ビア構造を有する半導体装置
US20070234258A1 (en) * 2006-03-28 2007-10-04 National Tsing Hua University Method for post-routing redundant via insertion in integrated circuit layout
CN103093060A (zh) * 2013-01-25 2013-05-08 西安电子科技大学 基于短路关键面积约束的版图冗余通孔插入方法
CN103123657A (zh) * 2011-11-21 2013-05-29 上海华虹Nec电子有限公司 对芯片物理版图自动追加冗余孔的方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007115959A (ja) * 2005-10-21 2007-05-10 Fujitsu Ltd 冗長ビア構造を有する半導体装置
US20070234258A1 (en) * 2006-03-28 2007-10-04 National Tsing Hua University Method for post-routing redundant via insertion in integrated circuit layout
CN103123657A (zh) * 2011-11-21 2013-05-29 上海华虹Nec电子有限公司 对芯片物理版图自动追加冗余孔的方法
CN103093060A (zh) * 2013-01-25 2013-05-08 西安电子科技大学 基于短路关键面积约束的版图冗余通孔插入方法

Also Published As

Publication number Publication date
CN112466815B (zh) 2023-08-15

Similar Documents

Publication Publication Date Title
US6915498B2 (en) Semiconductor device provided using wiring data of common design core
US7587696B2 (en) Semiconductor device, layout method and apparatus and program
KR20020001582A (ko) 반도체 집적 회로와 반도체 집적 회로 배선 레이아웃 방법
US7287237B2 (en) Aligned logic cell grid and interconnect routing architecture
US9292647B2 (en) Method and apparatus for modified cell architecture and the resulting device
KR101913457B1 (ko) 선형 ＦｉｎＦＥＴ 구조들을 갖는 회로들
KR20030022006A (ko) 배선 접속부 설계 방법 및 반도체 장치
KR20170115243A (ko) 인접 핀들 사이의 라우팅 간섭을 제거하는 구조를 갖는 표준 셀과 이를 포함하는 장치
CN116029254B (zh) 一种基于路径优化的集成电路版图自动布线方法及系统
US8823173B2 (en) Semiconductor device having plurality of wiring layers and designing method thereof
CN110232213B (zh) 基于FinFET结构的高速标准单元库版图设计方法
KR20010070046A (ko) 반도체 집적 회로 장치
JPH0750817B2 (ja) 配線相互接続構造体
CN104318025A (zh) 八角结构Steiner最小树下的VLSI绕障布线器
JP2001127162A (ja) 半導体集積回路
US11552067B2 (en) Semiconductor cell blocks having non-integer multiple of cell heights
US6430735B2 (en) Semiconductor integrated circuit having thereon on-chip capacitors
CN112466815A (zh) 一种冗余通孔添加方法
JP2001306641A (ja) 半導体集積回路の自動配置配線方法
JP2007115959A (ja) 冗長ビア構造を有する半導体装置
JP3724996B2 (ja) 半導体集積回路装置
US20020141257A1 (en) Layout method for semiconductor integrated circuit
US20040188849A1 (en) Semiconductor device and pattern generating method
KR20200079173A (ko) 반도체 집적 회로 레이아웃 설계 방법
JP2000031288A (ja) Ｌｓｉ回路パタ―ンの設計方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant