CN103093060A - 基于短路关键面积约束的版图冗余通孔插入方法 - Google Patents
基于短路关键面积约束的版图冗余通孔插入方法 Download PDFInfo
- Publication number
- CN103093060A CN103093060A CN2013100472084A CN201310047208A CN103093060A CN 103093060 A CN103093060 A CN 103093060A CN 2013100472084 A CN2013100472084 A CN 2013100472084A CN 201310047208 A CN201310047208 A CN 201310047208A CN 103093060 A CN103093060 A CN 103093060A
- Authority
- CN
- China
- Prior art keywords
- candidate region
- weights
- redundant via
- candidate
- short circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明提出了一种基于短路关键面积约束的版图冗余通孔插入方法，主要解决在短路关键面积约束下对版图插入冗余通孔的问题。其实现步骤是：1、确定版图图像；2、加权处理；3、移动候选区域；4、加权处理；5、更新权值；6、在标示位的值中包含1的候选区域内插入冗余通孔；7、在标示位的值中包含2的候选区域内插入冗余通孔；8、在标示位的值中包含3的候选区域内插入冗余通孔；9、在标示位的值中包含4的候选区域内插入冗余通孔。本发明具有在插入的冗余通孔后对源版图增加的短路关键面积少、插入的冗余通孔数量多的优点，能有效地提高版图的成品率和可靠性，可用于优化集成电路版图的设计。
Description
技术领域
本发明属于计算机技术领域，更进一步涉及图像处理技术和集成电路的技术领域的基于短路关键面积约束的版图冗余通孔插入方法。本发明考虑了短路关键面积约束，在版图中插入冗余通孔，提高集成电路版图的成品率和可靠性，可应用于优化集成电路版图的设计。
背景技术
随着大规模集成电路(VLSI)特征尺寸的不断缩小，随机缺陷在集成电路制造过程中引起的成品率损失越来越严重。这些随机缺陷包括通孔缺陷和其他缺陷，通孔缺陷表现为随机的概率事件，导致电阻异常增加，甚至出现断路缺陷，其他缺陷在版图中出现，可能会导致版图线网之间形成短路缺陷。这些缺陷的出现，将影响芯片的功能，减少芯片的成品率。可以从两个方面降低这些随机缺陷的影响，一方面改进生产工艺，降低工艺缺陷概率密度；另外一个方面，增加冗余版图，降低版图对缺陷的敏感性。
目前，常用的冗余通孔插入技术主要有通过无向图最大独立集冗余通孔插入方法和二值匹配冗余通孔插入方法。无向图最大独立集冗余通孔插入方法从单通孔的角度出发，通过周围的信息来对单通孔加权确定优先顺序，以便插入冗余通孔，这个方法的缺点是没有对死通孔进行插入冗余通孔处理，而且是一个NP完成问题，处理时间长。二值匹配冗余通孔插入方法，通过将插入冗余通孔方法作为一个二值匹配问题来解决，该方法的缺点在于版图设计必须是标准网格格式，也没有对死通孔进行处理。这两种方法能够插入冗余通孔，但是都没有考虑到缺陷对版图线网的影响，即没有考虑短路关键面积的约束。然而由于其他缺陷的存在，插入冗余通孔后有可能会改变原电路设计，一定程度上会引起短路关键面积的增加，可能会导致版图电路的成品率降低，并且这些方法都是贪婪算法，一定程度上具有局限性。这些技术大都是基于标准版图进行冗余通孔插入处理，这样的方法对于非规则版图有一定的局限性。
浙江大学申请的专利“一种增加标准单元通孔提升芯片成品率的方法”(专利申请号201010104758.1，公布号CN101826123A)公开了一种提升芯片成品率的方法。该方法的实现过程为，以芯片设计规则的最大公约数为基本单位，将标准单元版图均匀划分为矩形网格，设置格点属性构造格点属性矩阵，通过对通孔分类，对两类通孔分别在通孔层、多晶硅层、有源区层、金属层做波传播操作，获得可扩展子区域，在可扩展子区域中均匀增加通孔，完成标准单元通孔的增加。该方法存在不足之处是，虽然提出了增加冗余通孔来降低因通孔失效导致标准单元缺陷的概率，但是没有从整张版图的角度思考冗余通孔插入，没有对死通孔进行处理，而且没有考虑缺陷对线网的影响，同时，只对标准版图单元处理，对于非规则版图有一定的局限性。
发明内容
本发明的目的在于克服上述已有技术的不足，提出一种基于短路关键面积约束的版图冗余通孔插入方法，考虑短路关键面积约束，从整张版图单通孔的候选区域出发，通过候选区域的优先顺序插入冗余通孔，充分考虑了候选区域的周围信息，从而很好的保证了能够尽量多地插入冗余通孔，提高集成电路版图的成品率和可靠性。
本发明的具体步骤如下：
(1)确定源图像
输入一幅三层版图图像，将输入的这幅三层版图图像作为源图像；
(2)加权处理
2a)在源图像中按照从上到下，从左到右的顺序，依次搜索所有单通孔，找出每个单通孔的四个候选区域，将这四个候选区域的对应标示位的值设置为1，候选区域的权值和四个标示位的初始值均为0；
2b)判断在源图像中的每个候选区域内是否能够插入冗余通孔，如果在所判断的候选区域内能够插入冗余通孔，则将该候选区域的权值设置为1，当能插入的冗余通孔是线下冗余通孔时，将该候选区域在步骤2a)所设置的对应标示位的值变为2，当能插入的冗余通孔是线上冗余通孔时，该候选区域的四个标示位的值保持不变；如果在该候选区域内不能够插入冗余通孔，则该候选区域的权值和四个标示位的值保持不变；
2c)计算源图像中权值为1的每个候选区域插入冗余通孔后的短路关键面积比率；
2d)判断每个候选区域插入冗余通孔后的短路关键面积比率是否小于短路关键面积约束，如果是，该候选区域的权值保持不变，否则，将该候选区域的权值减1；
(3)移动候选区域
将源图像中权值为0的所有候选区域，向各自候选区域所对应单通孔的方向移动，移动的距离为单通孔的长度；
(4)加权处理
4a)判断在源图像中权值为0的每个候选区域内是否能够插入冗余通孔，如果在所判断的候选区域内能够插入冗余通孔，则将该候选区域的权值设置为)，当能插入的冗余通孔是线下冗余通孔时，将该候选区域在步骤2a)所设置的对应标示位的值加3，当能插入的冗余通孔是线上冗余通孔时，该候选区域在步骤2a)所设置的对应标示位的值加2；如果在该候选区域内不能够插入冗余通孔，则该候选区域的权值和四个标示位的值保持不变；
4b)计算源图像中权值为1并且四个标示位的值中含有3或4的每个候选区域插入冗余通孔后的短路关键面积比率；
4c)判断每个候选区域插入冗余通孔后的短路关键面积比率是否小于短路关键面积约束，如果是，该候选区域的权值保持不变，否则，将该候选区域的权值减1；
(5)更新权值
5a)查找源图像中权值非0的每个候选区域在权值非0的其他候选区域中有重叠的候选区域个数n；
5b)将每个候选区域对应单通孔的另外三个候选区域中权值非0的候选区域作为各自候选区域的周围区；
5c)查找每个候选区域在其周围区中有重叠的候选区域个数m；
5d)源图像中权值非0的每个候选区域的权值加上对应的n，再减去对应的m；
(6)在标示位的值中包含1的候选区域内插入冗余通孔
对在四个标示位的值中含有1的所有候选区域，按照权值优先顺序依次在候选区域内插入冗余通孔；
(7)在标示位的值中包含2的候选区域内插入冗余通孔
在四个标示位的值中含有2的所有候选区域中，按照权值优先顺序依次在候选区域内插入冗余通孔；
(8)在标示位的值中包含3的候选区域内插入冗余通孔
在四个标示位的值中含有3的所有候选区域中，按照权值优先顺序依次在候选区域内插入冗余通孔；
(9)在标示位的值中包含4的候选区域内插入冗余通孔
在四个标示位的值中含有4的所有候选区域中，按照权值优先顺序依次在候选区域内插入冗余通孔。
本发明与现有技术相比具有如下优点：
第一、本发明具体步骤的实现过程中计算了在候选区域内插入冗余通孔后的短路关键面积比率是否小于短路关键面积约束，然后决定是否在该候选区域插入冗余通孔，这样可以有效地控制了因插入冗余通孔而引起的短路关键面积的增加，即考虑了缺陷对线网引起短路关键面积增加的影响，克服了现有技术中没有考虑缺陷对线网的影响，从而提高集成电路版图的成品率和可靠性。
第二、本发明具体步骤的实现过程中充分考虑了版图图像空间上相邻的候选区域之间的信息，根据候选区域的权值和标示位来决定插入冗余通孔的顺序，优先插入线上冗余通孔，并通过移动候选区域，可以在死通孔周围插入冗余通孔形成矩形通孔，从而很好的保证了能够尽量多地插入冗余通孔，对非规则版图也实用，克服了现有技术中没有充分考虑整张版图的信息，易陷入局部最优的问题，从而提高集成电路版图的成品率和可靠性。
附图说明
图1为本发明的流程图；
图2为本发明的仿真示意图。
具体实施方式
下面结合图1对本发明的具体实施步骤做进一步的详细描述。
步骤1.确定源图像
输入一幅三层版图图像，将输入的这幅三层版图图像作为源图像，这三层版图图像包括金属层1、金属层2以及介于金属层1和金属层2之间的通孔层。
步骤2.加权处理
在源图像中按照从上到下，从左到右的顺序，依次搜索所有单通孔，找出每个单通孔的四个候选区域，将这四个候选区域的对应标示位的值设置为1，候选区域的权值和四个标示位的初始值均为0。
每个候选区域包括候选区域的左上角横坐标、左上角纵坐标、右下角横坐标、右下角纵坐标、四个标示位、权值；四个标示位包括，标示位一、标示位二、标示位三和标示位四，当标示位一的值不为0时表示该候选区域与该候选区域的正下方第一个单通孔对应；当标示位二的值不为0时表示该候选区域与该候选区域的正右方第一个单通孔对应；当标示位三的值不为0时表示该候选区域与该候选区域的正上方第一个单通孔对应；当标示位四的值不为0时表示该候选区域与该候选区域的正左方第一个单通孔对应。如果单通孔的左上角坐标是(x，y)，单通孔的长为λ，则该单通孔上方的候选区域的左上角坐标为(x-3.5λ，y-λ)，右下角坐标为(x-λ-1，y+λ)；单通孔左方的候选区域的左上角坐标为(x-λ，y-3.5λ)，右下角坐标为(x+λ，y-λ-1)；单通孔下方的候选区域的左上角坐标为(x-3.5λ，y-λ-1)，右下角坐标为(x+3.5λ，y+λ)；单通孔右方的候选区域的左上角坐标为(x-λ，y-λ-1)，右下角坐标为(x+λ，y+3.5λ)。
判断在源图像中的每个候选区域内是否能够插入冗余通孔，如果在所判断的候选区域内能够插入冗余通孔，则将该候选区域的权值设置为1，当能插入的冗余通孔是线下冗余通孔时，将该候选区域的对应标示位的值变为2，当能插入的冗余通孔是线上冗余通孔时，该候选区域的四个标示位的值保持不变；如果在该候选区域内不能够插入冗余通孔，则该候选区域的权值和四个标示位的值保持不变。再计算源图像中权值为1的每个候选区域插入冗余通孔后的短路关键面积比率。判断每个候选区域插入冗余通孔后的短路关键面积比率是否小于短路关键面积约束，如果是，该候选区域的权值保持不变，否则，将该候选区域的权值减1。短路关键面积约束是指，在一个候选区域内插入冗余通孔后与该候选区域对应单通孔所在线网有关的短路关键面积的上限比率，在本发明实例中，短路关键面积约束取10％。
短路关键面积比率的公式如下：
C＝((B-A)/A)×100％
其中，C表示在候选区域内插入冗余通孔后的短路关键面积比率，B表示在候选区域内插入冗余通孔之后与该候选区域对应的单通孔所在线网有关的短路关键面积，A表示在候选区域内插入冗余通孔之前与该候选区域对应的单通孔所在线网有关的短路关键面积。
步骤3.移动候选区域
将源图像中权值为0的所有候选区域，向各自候选区域所对应单通孔的方向移动，移动的距离为单通孔的长度。
步骤4.加权处理
判断在源图像中权值为0的每个候选区域内是否能够插入冗余通孔，如果在所判断的候选区域内能够插入冗余通孔，则将该候选区域的权值设置为1，当能插入的冗余通孔是线下冗余通孔时，将该候选区域的对应标示位的值加3，当能插入的冗余通孔是线上冗余通孔时，该候选区域的对应标示位的值加2；如果在该候选区域内不能够插入冗余通孔，则该候选区域的权值和四个标示位的值保持不变。再计算源图像中权值为1并且四个标示位的值中含有3或4的每个候选区域插入冗余通孔后的短路关键面积比率。然后，判断每个候选区域插入冗余通孔后的短路关键面积比率是否小于短路关键面积约束，如果是，该候选区域的权值保持不变，否则，将该候选区域的权值减1。短路关键面积约束是指，在一个候选区域内插入冗余通孔后与该候选区域对应单通孔所在线网有关的短路关键面积的上限比率，在本发明实例中，短路关键面积约束取10％。
短路关键面积比率的公式如下：
C＝((B-A)/A)×100％
其中，C表示在候选区域内插入冗余通孔后的短路关键面积比率，B表示在候选区域内插入冗余通孔之后与该候选区域对应的单通孔所在线网有关的短路关键面积，A表示在候选区域内插入冗余通孔之前与该候选区域对应的单通孔所在线网有关的短路关键面积。
步骤5.更新权值
查找源图像中权值非0的每个候选区域在权值非0的其他候选区域中有重叠的候选区域个数n。再将每个候选区域对应单通孔的另外三个候选区域中权值非0的候选区域作为各自候选区域的周围区。然后，查找每个候选区域在其周围区中有重叠的候选区域个数m。最后，将源图像中权值非0的每个候选区域的权值加上对应的n，再减去对应的m。
步骤6.在标示位的值中包含1的候选区域内插入冗余通孔
对在四个标示位的值中含有1的所有候选区域，按照权值优先顺序依次在候选区域内插入冗余通孔。其中的优先顺序是指，在满足四个标示位的值中含有1并且权值非0的候选区域中，权值越小的优先级越高，即先插入权值最小的候选区域，当不同候选区域的权值相同时，它们的优先级相同，在对权值最小的一个候选区域插入冗余通孔过后，查找源图像中的其他候选区域与所插冗余通孔对应单通孔的四个候选区域中的权值非0的候选区域中有重叠的候选区域的个数，则将有重叠的候选区域的权值减去该个数，再将所插入冗余通孔对应单通孔的四个候选区域的权值设置为0，然后再对权值最小的一个候选区域插入冗余通孔。
在候选区域内插入冗余通孔，插入冗余通孔的坐标具体如下，如果该候选区域的左上角坐标为(x1，y1)，右下角坐标为(x2，y2)。当标示位一的值非0时，所插入冗余通孔的左上角坐标(x1+1.5λ，y1+λ)，右下角坐标是(x2，y2-λ-1)；当标示位二的值非0时，所插入冗余通孔的左上角坐标(x1+λ，y1+1.5λ)，右下角坐标是(x2-λ-1，y2)；当标示位三的值非0时，所插入冗余通孔的左上角坐标(x1，y1+λ)，右下角坐标是(x2-1.5λ，y2-λ-1)；当标示位四的值非0时，所插入冗余通孔的左上角坐标(x1+λ+1，y1)，右下角坐标是(x2-1.5λ，y2-λ-1)。
步骤7.在标示位的值中包含2的候选区域内插入冗余通孔
在四个标示位的值中含有2的所有候选区域中，按照权值优先顺序依次在候选区域内插入冗余通孔。其中的优先顺序是指，在满足四个标示位的值中含有2并且权值非0的候选区域中，权值越小的优先级越高，即先插入权值最小的候选区域，当不同候选区域的权值相同时，它们的优先级相同，在对权值最小的一个候选区域插入冗余通孔过后，查找源图像中的其他候选区域与所插冗余通孔对应单通孔的四个候选区域中的权值非0的候选区域中有重叠的候选区域的个数，则将有重叠的候选区域的权值减去该个数，再将所插入冗余通孔对应单通孔的四个候选区域的权值设置为0，然后再对权值最小的一个候选区域插入冗余通孔。
步骤8.在标示位的值中包含3的候选区域内插入冗余通孔
在四个标示位的值中含有3的所有候选区域中，按照权值优先顺序依次在候选区域内插入冗余通孔。其中的优先顺序是指，在满足四个标示位的值中含有3并且权值非0的候选区域中，权值越小的优先级越高，即先插入权值最小的候选区域，当不同候选区域的权值相同时，它们的优先级相同，在对权值最小的一个候选区域插入冗余通孔过后，查找源图像中的其他候选区域与所插冗余通孔对应单通孔的四个候选区域中的权值非0的候选区域中有重叠的候选区域的个数，则将有重叠的候选区域的权值减去该个数，再将所插入冗余通孔对应单通孔的四个候选区域的权值设置为0，然后再对权值最小的一个候选区域插入冗余通孔。
步骤9.在标示位的值中包含4的候选区域内插入冗余通孔
在四个标示位的值中含有4的所有候选区域中，按照权值优先顺序依次在候选区域内插入冗余通孔。其中的优先顺序是指，在满足四个标示位的值中含有4并且权值非0的候选区域中，权值越小的优先级越高，即先插入权值最小的候选区域，当不同候选区域的权值相同时，它们的优先级相同，在对权值最小的一个候选区域插入冗余通孔过后，查找源图像中的其他候选区域与所插冗余通孔对应单通孔的四个候选区域中的权值非0的候选区域中有重叠的候选区域的个数，则将有重叠的候选区域的权值减去该个数，再将所插入冗余通孔对应单通孔的四个候选区域的权值设置为0，然后再对权值最小的一个候选区域插入冗余通孔。
下面结合附图2对本发明的仿真效果做进一步的描述。
1.仿真条件：
本发明是在CPU为core22.4GHZ、内存2G、WINDOWS XP系统上使用VS2008进行仿真的。
2.仿真内容：
用本发明方法和现有的最大独立集插入方法对两幅三层版图图像进行插入冗余通孔进行了仿真，并比较其结果。
3.仿真实验结果分析：
将第一幅三层版图图像的一部分版图图像作为输入图像，如图2(a)所示，图2(a)中所标示的1是金属层1上的一个线网，图2(a)中所标示的2是金属层2上的一个线网，图2(a)中所标示的3是通孔层中的一个单通孔，从图2(a)中可以看出这幅输入图像一共有7个单通孔。图2(b)为按照本发明的方法对图2(a)中的输入图像插入冗余通孔后的版图图像，从图2(b)中可以看出一共插入6个冗余通孔。图2(b)中所标示的4是线上冗余通孔，该冗余通孔与对应单通孔形成冗余双通孔，图2(b)中所标示的5是线下冗余通孔，该冗余通孔与对应单通孔形成冗余矩形通孔，图2(b)中所标示的6是按照本发明方法判断得出在该单通孔周围无法插入冗余通孔。
本发明的效果可以通过使用本发明方法和现有技术中的无向图最大独立集冗余通孔插入方法对两幅三层版图图像进行插入冗余通孔进行比较获得，具体比较数据如下表所示。由下表可以看出，用本发明方法对两幅三层版图图像处理后的插入冗余通孔比率都高于用无向图最大独立集插入方法的比率，并且在插入冗余通孔后，对整张版图增加的短路关键面积比率还低于用无向图最大独立集插入方法的比率，由此可见，采用本发明方法所处理版图的成品率和可靠性较高。
从以上仿真结果可以看出，采用基于短路关键面积约束的版图冗余通孔插入方法，能够很好地插入冗余通孔，而且也能够很好地控制短路关键面积的增加，从而提高集成电路版图的成品率和可靠性。
Claims (6)
1.基于短路关键面积约束的版图冗余通孔插入方法，具体步骤如下：
(1)确定源图像
输入一幅三层版图图像，将输入的这幅三层版图图像作为源图像；
(2)加权处理
2a)在源图像中按照从上到下，从左到右的顺序，依次搜索所有单通孔，找出每个单通孔的四个候选区域，将这四个候选区域的对应标示位的值设置为1，候选区域的权值和四个标示位的初始值均为0；
2b)判断在源图像中的每个候选区域内是否能够插入冗余通孔，如果在所判断的候选区域内能够插入冗余通孔，则将该候选区域的权值设置为1，当能插入的冗余通孔是线下冗余通孔时，将该候选区域在步骤2a)所设置的对应标示位的值变为2，当能插入的冗余通孔是线上冗余通孔时，该候选区域的四个标示位的值保持不变；如果在该候选区域内不能够插入冗余通孔，则该候选区域的权值和四个标示位的值保持不变；
2c)计算源图像中权值为1的每个候选区域插入冗余通孔后的短路关键面积比率；
2d)判断每个候选区域插入冗余通孔后的短路关键面积比率是否小于短路关键面积约束，如果是，该候选区域的权值保持不变，否则，将该候选区域的权值减1；
(3)移动候选区域
将源图像中权值为0的所有候选区域，向各自候选区域所对应单通孔的方向移动，移动的距离为单通孔的长度；
(4)加权处理
4a)判断在源图像中权值为0的每个候选区域内是否能够插入冗余通孔，如果在所判断的候选区域内能够插入冗余通孔，则将该候选区域的权值设置为1，当能插入的冗余通孔是线下冗余通孔时，将该候选区域在步骤2a)所设置的对应标示位的值加3，当能插入的冗余通孔是线上冗余通孔时，该候选区域在步骤2a)所设置的对应标示位的值加2；如果在该候选区域内不能够插入冗余通孔，则该候选区域的权值和四个标示位的值保持不变；
4b)计算源图像中权值为1并且四个标示位的值中含有3或4的每个候选区域插入冗余通孔后的短路关键面积比率；
4c)判断每个候选区域插入冗余通孔后的短路关键面积比率是否小于短路关键面积约束，如果是，该候选区域的权值保持不变，否则，将该候选区域的权值减1；
(5)更新权值
5a)查找源图像中权值非0的每个候选区域在权值非0的其他候选区域中有重叠的候选区域个数n；
5b)将每个候选区域对应单通孔的另外三个候选区域中权值非0的候选区域作为各自候选区域的周围区；
5c)查找每个候选区域在其周围区中有重叠的候选区域个数m；
5d)源图像中权值非0的每个候选区域的权值加上对应的n，再减去对应的m；
(6)在标示位的值中包含1的候选区域内插入冗余通孔
对在四个标示位的值中含有1的所有候选区域，按照权值优先顺序依次在候选区域内插入冗余通孔；
(7)在标示位的值中包含2的候选区域内插入冗余通孔
在四个标示位的值中含有2的所有候选区域中，按照权值优先顺序依次在候选区域内插入冗余通孔；
(8)在标示位的值中包含3的候选区域内插入冗余通孔
在四个标示位的值中含有3的所有候选区域中，按照权值优先顺序依次在候选区域内插入冗余通孔；
(9)在标示位的值中包含4的候选区域内插入冗余通孔
在四个标示位的值中含有4的所有候选区域中，按照权值优先顺序依次在候选区域内插入冗余通孔。
2.根据权利要求1所述的基于短路关键面积约束的版图冗余通孔插入方法，其特征在于，步骤(1)所述的三层版图图像包括金属层1、金属层2以及介于金属层1和金属层2之间的通孔层。
3.根据权利要求1所述的基于短路关键面积约束的版图冗余通孔插入方法，其特征在于，步骤2a)所述的每个候选区域包括，候选区域的左上角横坐标、左上角纵坐标、右下角横坐标、右下角纵坐标、四个标示位、权值；所述的四个标示位包括，标示位一、标示位二、标示位三和标示位四，当标示位一的值不为0时表示该候选区域与该候选区域的正下方第一个单通孔对应；当标示位二的值不为0时表示该候选区域与该候选区域的正右方第一个单通孔对应；当标示位三的值不为0时表示该候选区域与该候选区域的正上方第一个单通孔对应；当标示位四的值不为0时表示该候选区域与该候选区域的正左方第一个单通孔对应。
4.根据权利要求1所述的基于短路关键面积约束的版图冗余通孔插入方法，其特征在于，步骤2c)和4b)所述的短路关键面积比率的公式如下：
C＝((B-A)/A)×100％
其中，C表示在候选区域内插入冗余通孔后的短路关键面积比率，B表示在候选区域内插入冗余通孔之后与该候选区域对应的单通孔所在线网有关的短路关键面积，A表示在候选区域内插入冗余通孔之前与该候选区域对应的单通孔所在线网有关的短路关键面积。
5.根据权利要求1所述的基于短路关键面积约束的版图冗余通孔插入方法，其特征在于，步骤2d)和4c)所述的短路关键面积约束是指，在一个候选区域内插入冗余通孔后与该候选区域对应单通孔所在线网有关的短路关键面积的上限比率。
6.根据权利要求1所述的基于短路关键面积约束的版图冗余通孔插入方法，其特征在于，步骤(6)、步骤(7)、步骤(8)、步骤(9)所述的优先顺序是指，在满足各个步骤标示位条件的权值非0的候选区域中，权值越小的优先级越高，即先插入权值最小的候选区域，不同候选区域的权值相同的优先级相同；在对权值最小的一个候选区域插入冗余通孔过后，查找源图像中的其他候选区域与所插冗余通孔对应单通孔的四个候选区域中的权值非0的候选区域中有重叠的候选区域的个数，将有重叠的候选区域的权值减去该个数，设置插入冗余通孔对应单通孔的四个候选区域的权值为0，对权值最小的一个候选区域插入冗余通孔。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310047208.4A CN103093060B (zh) | 2013-01-25 | 2013-01-25 | 基于短路关键面积约束的版图冗余通孔插入方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310047208.4A CN103093060B (zh) | 2013-01-25 | 2013-01-25 | 基于短路关键面积约束的版图冗余通孔插入方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103093060A true CN103093060A (zh) | 2013-05-08 |
| CN103093060B CN103093060B (zh) | 2015-07-15 |
Family
ID=48205620
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310047208.4A Expired - Fee Related CN103093060B (zh) | 2013-01-25 | 2013-01-25 | 基于短路关键面积约束的版图冗余通孔插入方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103093060B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105069228A (zh) * | 2015-08-10 | 2015-11-18 | 杭州宙其科技有限公司 | 一种在spare cell上加入spare via的方法 |
| CN107067434A (zh) * | 2017-04-25 | 2017-08-18 | 西安电子科技大学 | 基于Hadoop的集成电路短路关键面积提取方法 |
| CN112466815A (zh) * | 2020-11-24 | 2021-03-09 | 上海华力集成电路制造有限公司 | 一种冗余通孔添加方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070234258A1 (en) * | 2006-03-28 | 2007-10-04 | National Tsing Hua University | Method for post-routing redundant via insertion in integrated circuit layout |
| US20080209384A1 (en) * | 2007-02-26 | 2008-08-28 | Fujitsu Limited | Method of searching for wiring route in integrated circuit, automatic wiring device for integrated circuit, and program therefor |
| CN101419643A (zh) * | 2008-10-17 | 2009-04-29 | 西安电子科技大学 | 基于数学形态学的集成电路版图优化方法 |
| CN101826123A (zh) * | 2010-01-29 | 2010-09-08 | 浙江大学 | 一种增加标准单元通孔提升芯片成品率的方法 |
| US20110055785A1 (en) * | 2009-08-31 | 2011-03-03 | Synopsys, Inc. | Method and apparatus for performing redundant via insertion during circuit design |
-
2013
- 2013-01-25 CN CN201310047208.4A patent/CN103093060B/zh not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070234258A1 (en) * | 2006-03-28 | 2007-10-04 | National Tsing Hua University | Method for post-routing redundant via insertion in integrated circuit layout |
| US20080209384A1 (en) * | 2007-02-26 | 2008-08-28 | Fujitsu Limited | Method of searching for wiring route in integrated circuit, automatic wiring device for integrated circuit, and program therefor |
| CN101419643A (zh) * | 2008-10-17 | 2009-04-29 | 西安电子科技大学 | 基于数学形态学的集成电路版图优化方法 |
| US20110055785A1 (en) * | 2009-08-31 | 2011-03-03 | Synopsys, Inc. | Method and apparatus for performing redundant via insertion during circuit design |
| CN101826123A (zh) * | 2010-01-29 | 2010-09-08 | 浙江大学 | 一种增加标准单元通孔提升芯片成品率的方法 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105069228A (zh) * | 2015-08-10 | 2015-11-18 | 杭州宙其科技有限公司 | 一种在spare cell上加入spare via的方法 |
| CN105069228B (zh) * | 2015-08-10 | 2018-02-06 | 杭州宙其科技有限公司 | 一种在spare cell上加入spare via的方法 |
| CN107067434A (zh) * | 2017-04-25 | 2017-08-18 | 西安电子科技大学 | 基于Hadoop的集成电路短路关键面积提取方法 |
| CN107067434B (zh) * | 2017-04-25 | 2019-10-11 | 西安电子科技大学 | 基于Hadoop的集成电路短路关键面积提取方法 |
| CN112466815A (zh) * | 2020-11-24 | 2021-03-09 | 上海华力集成电路制造有限公司 | 一种冗余通孔添加方法 |
| CN112466815B (zh) * | 2020-11-24 | 2023-08-15 | 上海华力集成电路制造有限公司 | 一种冗余通孔添加方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103093060B (zh) | 2015-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8631372B2 (en) | System and method of electromigration mitigation in stacked IC designs | |
| US8239807B2 (en) | Method of making routable layout pattern using congestion table | |
| CN103310031B (zh) | 用于建模硅通孔的系统和方法 | |
| US10418354B2 (en) | Integrated circuit and computer-implemented method of manufacturing the same | |
| US11709987B2 (en) | Method and system for generating layout design of integrated circuit | |
| US10169515B2 (en) | Layout modification method and system | |
| US10713410B2 (en) | Method for legalizing mixed-cell height standard cells of IC | |
| CN108959666B (zh) | 集成电路设计方法及装置、芯片版图分解和着色方法及装置 | |
| US20180032648A1 (en) | Simulation method of cmp process | |
| US7308667B2 (en) | LSI physical designing method, program, and apparatus | |
| CN103093060B (zh) | 基于短路关键面积约束的版图冗余通孔插入方法 | |
| CN103500168A (zh) | 一种基于拓扑势的重叠复杂网络社区发现方法及系统 | |
| CN111597769B (zh) | 用于生成电路版图图案的方法、设备和存储介质 | |
| CN101789048B (zh) | 一种快速提取版图关键面积的方法 | |
| US8863062B2 (en) | Methods and apparatus for floorplanning and routing co-design | |
| US5978572A (en) | LSI wire length estimation and area estimation | |
| US9311440B2 (en) | System and method of electromigration avoidance for automatic place-and-route | |
| Li et al. | An efficient approach for DRC hotspot prediction with convolutional neural network | |
| US20070266360A1 (en) | Metal Thickness Simulation for Improving RC Extraction Accuracy | |
| CN103838897A (zh) | 一种集成电路版图验证的层次化天线检查方法 | |
| CN112861466A (zh) | 一种布线轨道分配方法、电子设备及计算机可读存储介质 | |
| Ghaida et al. | A methodology for the early exploration of design rules for multiple-patterning technologies | |
| US11861286B2 (en) | Segregating defects based on computer-aided design (CAD) identifiers associated with the defects | |
| US7284223B2 (en) | Wiring method, program, and apparatus | |
| US9286431B2 (en) | Oxide definition (OD) gradient reduced semiconductor device and method of making |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20150715 Termination date: 20200125 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |