CN112447770A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN112447770A
CN112447770A CN202010919705.9A CN202010919705A CN112447770A CN 112447770 A CN112447770 A CN 112447770A CN 202010919705 A CN202010919705 A CN 202010919705A CN 112447770 A CN112447770 A CN 112447770A
Authority
CN
China
Prior art keywords
thin film
electrode
film transistor
gate electrode
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010919705.9A
Other languages
English (en)
Inventor
姜章美
金瞳祐
李哲坤
张宰溶
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN112447770A publication Critical patent/CN112447770A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

提供了一种显示装置，包括显示区域和非显示区域。显示区域包括显示元件，并且非显示区域包括焊盘部分。第一薄膜晶体管(TFT)被布置在显示区域中。第一TFT包括硅和第一栅电极。第二TFT被布置在覆盖第一栅电极的第一绝缘层上，并且包括氧化物和第二栅电极。第一电压线在第一方向上延伸。数据线与第一电压线间隔开。连接布线被设置在显示区域中，并且将数据线连接到焊盘部分。连接布线包括在第一方向上延伸的第一部分和在与第一方向交叉的第二方向上延伸的第二部分，并且第一部分与第一电压线重叠。

Description

显示装置
相关申请的交叉引用
本申请要求2019年9月5日提交至韩国知识产权局的第10-2019-0110194号韩国专利申请的权益，该申请的公开通过引用整体合并于此。
技术领域
本发明涉及显示装置，并且更具体地，涉及包括包含硅半导体的薄膜晶体管和包含氧化物半导体的薄膜晶体管的显示装置。
背景技术
显示装置是用于以视觉形式呈现信息的输出设备。一般而言，显示装置包括显示元件和用于控制被施加到显示元件的电信号的驱动电路。驱动电路可以包括薄膜晶体管(TFT)、存储电容器和多条布线。
为了精确地控制源于显示元件的发光及其发光程度，电连接到一个显示元件的TFT的数量已增加。因此，正在积极地实施用于降低高度集成的显示装置的功耗的技术。
另外，显示装置包括用于显示图像的显示区域和在显示区域的外围的非显示区域。近来，非显示区域已减小，使得显示区域的尺寸可以增加。
发明内容
根据本发明的示例性实施例，提供了一种显示装置，包括显示区域和非显示区域。显示区域包括显示元件，并且非显示区域包括焊盘部分。第一薄膜晶体管(TFT)被布置在显示区域中。第一TFT包括：包括硅的第一半导体层以及第一栅电极。第一绝缘层覆盖第一栅电极。第二TFT被布置在第一绝缘层上，并且包括：包括氧化物的第二半导体层以及第二栅电极。第二绝缘层覆盖第二栅电极。第一电压线在第二绝缘层上在第一方向上延伸。数据线与第一电压线间隔开。连接布线被设置在显示区域中，并且将数据线连接到焊盘部分。连接布线包括在第一方向上延伸的第一部分和在与第一方向交叉的第二方向上延伸的第二部分，并且第一部分与第一电压线重叠。
根据本发明的示例性实施例，显示元件包括像素电极和对电极，并且被布置在连接布线上。像素电极与第一部分重叠。
根据本发明的示例性实施例，第二电压线与第二部分重叠，并且在第二方向上延伸。
根据本发明的示例性实施例，第二电压线被布置在第一绝缘层上。
根据本发明的示例性实施例，显示装置进一步包括与第二部分重叠并且在第二方向上延伸的扫描线。
根据本发明的示例性实施例，第一部分包括在第二方向上突出并且与第二电压线重叠的第一突出部。
根据本发明的示例性实施例，显示装置进一步包括被布置在第二绝缘层上并且通过接触孔连接到第一栅电极的节点连接线。第一平坦化层覆盖节点连接线。屏蔽电极与节点连接线重叠并且连接到第二电压线。
根据本发明的示例性实施例，连接布线与屏蔽电极布置在同一层上。
根据本发明的示例性实施例，第二薄膜晶体管进一步包括被布置在第二半导体层下以与第二半导体层重叠的第三栅电极。
根据本发明的示例性实施例，第二电压线与第三栅电极布置在同一层上。
根据本发明的示例性实施例，第二部分包括在第一方向上突出并且与第一电压线重叠的第二突出部。
根据本发明的示例性实施例，显示装置进一步包括在第一电压线与连接布线之间的第一平坦化层。
根据本发明的示例性实施例，显示装置进一步包括在第二栅电极与第一电压线之间的第一平坦化层。第二平坦化层被设置在第一电压线与连接布线之间。
根据本发明的示例性实施例，显示装置进一步包括：包括与第一栅电极布置在同一层上的下电极和与第二半导体层布置在同一层上的上电极的升压电容器。
根据本发明的示例性实施例，连接布线包括在第一方向上延伸并且连接到焊盘部分的第三部分。数据线在非显示区域中连接到第一部分。
根据本发明的示例性实施例，提供了一种包括基板的显示装置。基板包括显示区域和非显示区域。非显示区域包括在显示区域外部的焊盘部分。第一薄膜晶体管被布置在显示区域中，并且包括：包括硅半导体的第一半导体层和与第一半导体层绝缘的第一栅电极。第一绝缘层覆盖第一栅电极。第二薄膜晶体管被布置在第一绝缘层上，并且包括：包括氧化物半导体的第二半导体层和与第二半导体层绝缘的第二栅电极。第二绝缘层覆盖第二栅电极。第一电压线被布置在第二绝缘层上并且在第一方向上延伸。第一布线在第一方向上延伸，与第一电压线邻近。第一信号线在与第一方向交叉的第二方向上延伸，其中第一信号线与第一栅电极布置在同一层上。第二布线与第一信号线重叠并且在第二方向上延伸。第一布线通过显示区域中的接触孔连接到第二布线。
根据本发明的示例性实施例，第二布线被布置在第一绝缘层与第二绝缘层之间。
根据本发明的示例性实施例，显示装置进一步包括被布置在第一绝缘层上的第一连接电极和通过第一接触孔连接到第一连接电极并且被布置在第二绝缘层上的第二连接电极。第一栅电极通过第二接触孔连接到第一连接电极。第二连接电极通过第三接触孔连接到第二半导体层。
根据本发明的示例性实施例，显示装置进一步包括在第一方向上延伸的数据线。数据线通过第一布线和第二布线连接到焊盘部分。
根据本发明的示例性实施例，提供了一种包括基板的显示装置。基板包括：包括显示元件的显示区域和包括在显示区域外部的焊盘部分的非显示区域。第一薄膜晶体管被布置在显示区域中，并且包括：包括硅半导体或氧化物半导体的第一半导体层以及与第一半导体层绝缘的第一栅电极。第一电压线在第一方向上在基板上延伸。第二电压线在第二方向上在基板上延伸。弯曲的连接布线被设置在显示区域中，弯曲的连接布线将数据线连接到焊盘部分。弯曲的连接布线包括在第一方向上延伸的部分。弯曲的连接布线的该部分与第一电压线重叠，并且弯曲的连接布线的该部分包括在第二方向上突出并且与第二电压线重叠的第一突出部。
附图说明
通过参考附图详细描述本发明的示例性实施例，本发明的以上和其它特征将变得更显而易见，在附图中：
图1是根据本发明的示例性实施例的显示装置的示例的示意性平面图；
图2是根据本发明的示例性实施例的图1的区域A的放大的示意性平面图；
图3是根据本发明的示例性实施例的图2的区域A’的部分放大的平面图；
图4是根据本发明的示例性实施例的图3的区域B的部分放大的平面图；
图5是根据本发明的示例性实施例的包括在显示装置中的一个像素的等效电路图；
图6是根据本发明的示例性实施例的被布置在显示装置的一个像素电路中的多个薄膜晶体管和电容器的位置的示意性布局图；
图7是根据本发明的示例性实施例的沿着图6的线I-I’截取的示意性截面图；
图8是根据本发明的示例性实施例的沿着图6的线II-II’截取的示意性截面图；
图9是根据本发明的示例性实施例的沿着图6的线I-I’截取的一个像素电路的示意性截面图；
图10是根据本发明的示例性实施例的沿着图6的线I-I’截取的一个像素电路的示意性截面图；
图11A是根据本发明的示例性实施例的被布置在显示装置的第一像素电路和第二像素电路中的多个薄膜晶体管和电容器的位置的示意性布局图；
图11B是根据本发明的示例性实施例的显示装置的布线中的一些的布局图；
图12是根据本发明的示例性实施例的沿着图11A的线III-III’截取的示意性截面图；并且
图13是根据本发明的示例性实施例的沿着图11A的线IV-IV’截取的示意性截面图。
具体实施方式
本文中所描述的显示装置是用于显示图像的装置，并且可以包括液晶显示器、电泳显示器、有机发光显示器、无机电致发光(EL)显示器、场发射显示器、表面传导电子发射显示器、量子点显示器、等离子体显示器或阴极射线显示器。尽管将有机发光显示装置描述为显示装置的示例，但是在下面的描述中，本发明可以被应用于各种类型的显示装置。
图1是根据本发明的示例性实施例的显示装置1的示例的示意性平面图。图2是图1的区域A的放大的示意性平面图，并且图3是图2的区域A’的部分放大的平面图。
参考图1，显示装置1的基板110可以包括：包括显示元件的像素PX被布置在其中的显示区域DA，和包括设置在显示区域DA外部的焊盘部分PADA的非显示区域NDA。例如，在第二方向(例如，DR2方向)上延伸的显示装置1的第一侧可以包括在第一方向(例如，DR1方向)上延伸的非显示区域NDA的突出部分，该突出部分包括被布置在其中的焊盘部分PADA。
显示区域DA的边缘可以具有类似于矩形或正方形的形状。然而，本发明不限于此。在显示区域DA中，显示区域DA的边缘处的第一拐角CN1可以具有圆角形状。例如，显示区域DA可以包括彼此面对(例如，被设置成在第一方向(例如，DR1方向)上平行地延伸)的第一边缘E1和第二边缘E2，以及位于第一边缘E1与第二边缘E2之间并且彼此面对(例如，被设置成在第二方向(例如，DR2方向)上平行地延伸)的第三边缘E3和第四边缘E4。焊盘部分PADA与第一边缘E1至第四边缘E4中的第四边缘E4邻近。具有圆角形状的第一拐角CN1连接第一边缘E1和第四边缘E4。在显示区域DA中，除了第一拐角CN1以外，显示区域DA的边缘处的第二拐角CN2可以也具有圆角形状。第二拐角CN2连接第二边缘E2和第四边缘E4。另外，在显示区域DA中，边缘的其他部分也可以具有圆角形状。
每个像素PX发射例如红色、绿色、蓝色或白色的光，并且可以包括例如有机发光二极管(OLED)。另外，每个像素PX可以进一步包括诸如薄膜晶体管(TFT)和存储电容器的器件。
根据本发明的示例性实施例，像素PX可以指发射红色、绿色、蓝色或白色的光的子像素。
可将电信号施加到多个像素PX的信号线可以包括多条扫描线SL或多条数据线DL等。多条数据线DL中的每一条可以在第一方向(例如，DR1方向)上延伸，并且多条扫描线SL中的每一条可以在第二方向(例如，DR2方向)上延伸。多条扫描线SL可以被布置成例如多个行以将扫描信号传输到像素PX，并且多条数据线DL可以被布置成例如多个列以将数据信号传输到像素PX。多个像素PX中的每一个可以连接到多条扫描线SL中的至少一条对应的扫描线SL和多条数据线DL中的对应的数据线DL。
连接布线FL可以将显示区域DA中的信号线连接到非显示区域NDA的焊盘部分PADA。连接布线FL可以连接到非显示区域NDA的扇出布线FOL，并且扇出布线FOL可以连接到焊盘部分PADA。例如，扇出布线FOL的第一端可以连接到焊盘部分PADA，并且扇出布线FOL的第二端可以连接到连接布线FL。
连接布线FL可以被布置在显示区域DA中。
在本发明的示例性实施例中，虚拟中心线CL可以将显示装置1二等分。例如，虚拟中心线CL可以在第一方向(例如，DR1方向)上延伸。被布置在显示区域DA的虚拟中心线CL的左侧的连接布线FL和被布置在显示区域DA的虚拟中心线CL的右侧的连接布线FL可以相对于虚拟中心线CL大致对称。
连接布线FL中的每一条可以包括在第一方向(例如，DR1方向)上延伸的第一部分FL1和第三部分FL3，以及在第二方向(例如，DR2方向)上延伸的第二部分FL2。第二部分FL2可以连接第一部分FL1和第三部分FL3。第一部分FL1、第二部分FL2和第三部分FL3可以被整体地形成。第三部分FL3可以被布置在虚拟中心线CL处或与虚拟中心线CL邻近，并且第一部分FL1可以被布置在拐角CN1和CN2处。第一部分FL1可以在第一方向(例如，DR1方向)上远离第四边缘E4延伸。第二部分FL2可以从第一部分FL1弯曲，并且在第二方向(例如，DR2方向)上从第一边缘E1或第二边缘E2朝向虚拟中心线CL延伸。第三部分FL3可以在第一方向(例如，DR1方向)上从第二部分FL2延伸到面向焊盘部分PADA的第四边缘E4。虚拟中心线CL的每一侧周围的连接布线FL的总体形状可以是上下颠倒的直线U形。每个上下颠倒的直线U形的向下翻转的侧可以接触第四边缘E4的边界。例如，包括总体结构的连接布线FL可以具有嵌套的U形，每个U形具有与邻近的连接布线FL平行的边并且具有不同的高度和宽度特征。
取决于连接布线FL被布置在何处，显示区域DA可以被划分为多个区域。例如，显示区域DA可以包括连接布线FL被布置在其中的第一区域SR1和是除第一区域SR1之外的其余区域的第二区域SR2。第二区域SR2可以是未布置连接布线FL的区域。
根据连接布线FL的延伸方向，第一区域SR1可以被划分为多个子区域。例如，第一区域SR1可以包括连接布线FL的第一部分FL1被布置在其中的第一子区域SS1、第二部分FL2被布置在其中的第二子区域SS2和第三部分FL3被布置在其中的第三子区域SS3。位于虚拟中心线CL右侧的第一子区域SS1、第二子区域SS2和第三子区域SS3可以分别与位于虚拟中心线CL左侧的第一子区域SS1、第二子区域SS2和第三子区域SS3基本对称。
非显示区域NDA可以至少部分地围绕显示区域DA。非显示区域NDA是未布置像素PX的区域，且可以包括是在其中电附接各种电子器件或印刷电路板等的区域的焊盘部分PADA，并且用于供给驱动显示元件的电力的电压线可以位于非显示区域NDA中。焊盘部分PADA可以包括多个焊盘，并且多个焊盘可以电连接到数据驱动器。在本发明的示例性实施例中，用于供给数据信号的数据驱动器可以通过使用膜上芯片(COF)方法被布置在电连接到焊盘部分PADA的焊盘的膜上。根据本发明的示例性实施例，数据驱动器可以通过使用玻璃上芯片(COG)方法或塑料上芯片(COP)方法被直接布置在基板110上。
扇出布线FOL可以被布置在非显示区域NDA中。扇出布线FOL可以连接到显示区域DA的信号线以传输来自焊盘部分PADA的信号。在本发明的示例性实施例中，扇出布线FOL中的至少一些可以连接到连接布线FL。
图1是未被弯曲的基板110的平面图。在诸如最终显示装置或包括显示装置的智能电话的电子设备中，基板110的一部分可以被弯曲以便最小化由用户识别的非显示区域NDA的面积。
参考图2，非显示区域NDA可以包括弯曲区域BA，并且弯曲区域BA可以位于焊盘部分PADA与显示区域DA之间。在这种情况下，基板110可以在弯曲区域BA中弯曲，使得焊盘部分PADA的至少一部分可以被定位成与显示区域DA重叠。焊盘部分PADA不覆盖显示区域DA，并且弯曲方向被设置为使得焊盘部分PADA位于显示区域DA后面。相应地，用户可认为显示区域DA占据了显示装置的观看表面的大部分。
图3图示了第一拐角CN1的一部分。根据本发明的本示例性实施例，当用户在正常使用环境中观察时，显示装置1或者包括显示装置1的电子设备被识别为具有圆角形状，即具有曲线形状。换句话说，从用户的角度来看，第一拐角CN1的总体形状可以表现为圆角形状。然而，在通过放大第一拐角CN1而可观察到具有几微米或几十微米宽度的布线的环境中，如图3中所图示的，第一拐角CN1可以表现为具有在第一方向(例如，DR1方向)和第二方向(例如，DR2方向)上多次弯曲的直线形状。例如，第一拐角CN1可以具有阶梯形状，该阶梯形状具有在第一方向(例如，DR1方向)上间隔开的连续台阶和在第二方向(例如，DR2方向)上延伸的延伸长度。与焊盘部分PADA邻近的最下面的台阶可以具有阶梯形状的台阶中的最长的宽度(例如，在第二方向(例如，DR2方向)上延伸的最大延伸长度)。尽管如图3中所图示的，第一拐角CN1通过放大第一拐角CN1而表现为具有多次弯曲的直线形状，但是第一拐角CN1可以在正常使用环境下被识别为具有圆角形状，即曲线形状。因此，在第一拐角CN1和第二拐角CN2具有圆角形状时，这可以包括形状基本上是圆角的情况和形状是多次弯曲的直线的情况。
参考图3，数据线DL可以包括第一数据线DL1和第二数据线DL2。第一数据线DL1可以是通过由圆圈指示的节点而连接到连接布线FL的数据线。第二数据线DL2可以是除了第一数据线DL1以外的数据线。
此外，扇出布线FOL可以包括第一扇出布线203和第二扇出布线205。第一扇出布线203可以是连接到连接布线FL的扇出布线。第二扇出布线205可以是除了第一扇出布线203以外的扇出布线。例如，扇出布线FOL中的第二扇出布线205可以连接到第二数据线DL2。
在显示区域DA中，连接布线FL可以被布置成将从焊盘部分PADA供给的电信号传输至连接到像素PX的信号线。例如，连接布线FL可以连接到第一数据线DL1，并且被配置为将从焊盘部分PADA的焊盘供给的数据信号传输到第一数据线DL1。连接布线FL中的每一条可以位于与像素PX的扫描线SL和数据线DL被布置在其上的层不同的层上。然而，本发明不限于此。
连接布线FL中的每一条的第一部分FL1可以平行于第一数据线DL1，并且可以被布置为与第一数据线DL1部分重叠或邻近。连接布线FL中的每一条的第一部分FL1可以与被布置在多个列中的一列中的第一数据线DL1平行地延伸。连接布线FL中的每一条的第二部分FL2可以平行于扫描线SL，并且可以被布置为与扫描线SL部分重叠或邻近。连接布线FL中的每一条的第二部分FL2可以与被布置在多个行中的一行中的扫描线SL平行地延伸。连接布线FL中的每一条的第三部分FL3可以平行于第一数据线DL1和/或第二数据线DL2，并且可以被布置为与第二数据线DL2部分重叠或邻近。连接布线FL中的每一条的第三部分FL3可以与被布置在多个列中的一列中的第二数据线DL2平行地延伸。
连接布线FL中的每一条的第一部分FL1被布置在其中的列和第三部分FL3被布置在其中的列可以间隔开至少一列。一对邻近的连接布线FL的第一部分FL1可以间隔开至少一列。一对邻近的连接布线FL的第三部分FL3可以间隔开至少一列。一对邻近的连接布线FL的第二部分FL2可以间隔开至少一行。
连接布线FL中的每一条的一端可以(例如，在向下翻转的第一侧处)连接到第一数据线DL1，并且连接布线FL中的每一条的另一端(例如，向下翻转的第二侧)可以连接到第一扇出布线203。第一扇出布线203的一端(例如，第一端)可以连接到连接布线FL的另一端(例如，向下翻转的第二侧)，并且第一扇出布线203的另一端(例如，第二端)可以连接到焊盘部分PADA的焊盘。另外，连接布线FL的第一部分FL1可以在非显示区域NDA的接触部分CNT处电连接到第一数据线DL1。在本发明的示例性实施例中，第一扇出布线203可以是第三部分FL3延伸到非显示区域NDA的部分。在本发明的示例性实施例中，第一扇出布线203是被布置在与连接布线FL(例如，第一部分FL1)被布置在其上的层不同的层上的分离的布线，并且可以在非显示区域NDA中电连接到连接布线FL的第三部分FL3。
第二扇出布线205的一端(例如，第一端)可以连接到第二数据线DL2，并且第二扇出布线205的另一端(例如，第二端)可以连接到焊盘部分PADA的焊盘。在本发明的示例性实施例中，第二扇出布线205可以是第二数据线DL2延伸到非显示区域NDA的部分。在本发明的示例性实施例中，第二扇出布线205是被布置在与第二数据线DL2被布置在其上的层不同的层上的分离的布线，并且可以在非显示区域NDA中电连接到第二数据线DL2。
如以上所描述的那样将连接布线FL布置在显示区域DA中可以减小非显示区域NDA的围绕第一拐角CN1或第二拐角CN2的面积。在连接布线FL未如以上所描述的那样布置在显示区域DA中时，显示区域DA的信号线可以在显示区域DA中在第一拐角CN1或第二拐角CN2的方向上延伸以连接到扇出布线FOL。在这种情况下，由扇出布线FOL占据的面积可以增加，并且非显示区域NDA的面积可以增加。在本发明的本示例性实施例中，由于连接到信号线的连接布线FL穿过显示区域DA，因此扇出布线FOL的面积可以被最小化。因此，非显示区域NDA的面积可以减小。
图4是通过部分放大的图3的区域B的平面图。在图4中，与图3中的附图标记相同的附图标记表示相同的构件，并且将省略其冗余描述。
图4示例性地图示了被布置在虚拟中心线CL左侧的连接布线FL，图4可以等同地应用于被布置在虚拟中心线CL右侧的连接布线FL。在图4中，像素PX被布置在其中的像素区域CA由虚线划分。图4图示了被布置在邻近的第一行PXRi和第二行PXRi+1以及邻近的第一至第四列PXCj、PXCj+1、PXCj+2和PXCj+3的像素区域CA中的连接布线FL。
图4图示了连接布线FL的被分别布置在第一子区域SS1和第二子区域SS2中的第一部分FL1和第二部分FL2，这也可以被对称地应用到连接布线FL的被布置在第二子区域SS2和第三子区域SS3中的第二部分FL2和第三部分FL3。
参考图4，在第一子区域SS1中，连接布线FL的第一部分FL1可以在第一方向(例如，DR1方向)上延伸。
在本发明的示例性实施例中，如图4中所示，第一部分FL1可以与驱动电压线PL重叠。然而，本发明不限于此。例如，在本发明的示例性实施例中，第一部分FL1可以与驱动电压线PL间隔开。每条驱动电压线PL可以在第一方向(例如，DR1方向)上延伸并且可以间隔开至少一列。在本发明的示例性实施例中，驱动电压线PL的宽度可以大于第一部分FL1的宽度，并且驱动电压线PL可以具有完全覆盖第一部分FL1的宽度的宽度。
第一部分FL1可以包括在与第一方向(例如，DR1方向)基本上正交的第二方向(例如，DR2方向)上突出的第一突出部FLB1。例如，每个第一部分FL1可以具有从相应的第一部分FL1的平行线(例如，相对侧)在由DR2方向表示的轴的相反方向上延伸的第一突出部FLB1。两个突出部FLB1可以在第二方向(例如，DR2方向)上对准。
第一突出部FLB1可以相对于连接布线FL的第一部分FL1从第一部分FL1突出。换句话说，第一突出部FLB1可以从连接布线FL的在第一方向(例如，DR1方向)上延伸的第一部分FL1沿着第二方向(例如，DR2方向)朝向两侧中的至少一个突出。此外，从并排布置在第一子区域SS1中的第一部分FL1中的两个邻近的第一部分FL1朝向彼此突出的一对第一突出部FLB1可以被布置在同一条线上。例如，从不同的第一部分FL1的邻近侧朝向彼此延伸的第一突出部FLB1可以在由第二方向(例如，DR2方向)表示的轴上彼此对准。为了防止连接布线FL之间的短路，从两个邻近的第一部分FL1朝向彼此延伸的第一突出部FLB1的末端彼此间隔开，从而可以在它们之间形成间隙。在第一子区域SS1中，第一部分FL1和第一突出部FLB1可以以特定的图案布置在像素区域CA中。
第一突出部FLB1可以在第二方向(例如，DR2方向)上延伸。第一突出部FLB1可以与初始化电压线VIL重叠。初始化电压线VIL的宽度可以大于第一突出部FLB1的宽度，并且可以具有完全覆盖第一突出部FLB1的宽度的宽度。
在第二子区域SS2中，连接布线FL的第二部分FL2可以在第二方向(例如，DR2方向)上延伸。在本发明的示例性实施例中，第二部分FL2可以在第二方向(例如，DR2方向)上与初始化电压线VIL重叠地延伸。在本发明的示例性实施例中，初始化电压线VIL的宽度大于第二部分FL2的宽度，并且可以具有完全覆盖第二部分FL2的宽度的宽度。
第二部分FL2可以包括在第一方向(例如，DR1方向)上突出的第二突出部FLB2。
第二突出部FLB2可以相对于第二部分FL2从第二部分FL2突出。第二突出部FLB2可以在由DR1方向表示的轴的相反方向上从相应的第二部分FL2的平行侧突出。换句话说，第二突出部FLB2可以从连接布线FL的在第二方向(例如，DR2方向)上延伸的第二部分FL2沿着第一方向(例如，DR1方向)朝向两侧中的至少一个突出。此外，从第二子区域SS2中的两个邻近的第二部分FL2朝向彼此突出的一对第二突出部FLB2可以被布置在同一条线上。为了防止连接布线FL之间的短路，从两个邻近的第二部分FL2朝向彼此延伸的第二突出部FLB2的末端彼此间隔开，从而可以在它们之间形成间隙。在第二子区域SS2中，第二部分FL2和第二突出部FLB2可以以特定的图案布置在像素区域CA中。
在本发明的示例性实施例中，第二突出部FLB2可以在第一方向(例如，DR1方向)上延伸，并且与驱动电压线PL重叠。在本发明的示例性实施例中，驱动电压线PL的宽度可以大于第二突出部FLB2的宽度，并且可以具有完全覆盖第二突出部FLB2的宽度的宽度。
在本发明的示例性实施例中，屏蔽电极173和上连接电极177可以被进一步布置在像素区域CA中。屏蔽电极173和上连接电极177可以与连接布线FL布置在同一层上。尽管图4图示了屏蔽电极173和上连接电极177，但是本发明不限于此。例如，根据本发明的示例性实施例，可以在像素区域CA中布置各种数量和形状的电极。屏蔽电极173和上连接电极177可以防止电路部分与连接布线FL之间的信号干扰，并且可以通过确保图案密度而在制造过程中提供提高的效率。
由第一子区域SS1、第二子区域SS2和第三子区域SS3(见图1)组成的、已经在图4中描述的第一区域SR1也可以被应用于第二区域SR2(见图1)。因此，由于连接布线FL也被布置在第二区域SR2中，所以光反射(或散射)特性是相似的，并且因此第一区域SR1和第二区域SR2可不通过彼此区分而被识别出。
图5是根据本发明的示例性实施例的包括在显示装置1中的一个像素PX的等效电路图。
参考图5，像素PX包括存储电容器Cst、升压电容器Cbt、初始化电压线VIL、驱动电压线PL、作为显示元件的有机发光二极管OLED、信号线SL1、SL2、SLp、SLn、EM和DL以及连接到信号线SL1、SL2、SLp、SLn、EM和DL的多个薄膜晶体管T1、T2、T3、T4、T5、T6、T7。在本发明的示例性实施例中，信号线SL1、SL2、SLp、SLn、EM和DL中的至少一条，例如初始化电压线VIL和/或驱动电压线PL，可以由邻近的像素PX共享。
薄膜晶体管T1、T2、T3、T4、T5、T6和T7可以包括驱动薄膜晶体管T1、开关薄膜晶体管T2、补偿薄膜晶体管T3、第一初始化薄膜晶体管T4、操作控制薄膜晶体管T5、发光控制薄膜晶体管T6和第二初始化薄膜晶体管T7。
多个薄膜晶体管T1、T2、T3、T4、T5、T6和T7中的一些薄膜晶体管可以被提供为n沟道MOSFET(NMOS)，而其它的薄膜晶体管可以被提供为p沟道MOSFET(PMOS)。
在本发明的示例性实施例中，多个薄膜晶体管T1、T2、T3、T4、T5、T6和T7中的补偿薄膜晶体管T3和第一初始化薄膜晶体管T4可以被提供为NMOS，而其它的薄膜晶体管可以被提供为PMOS。
在本发明的示例性实施例中，多个薄膜晶体管T1、T2、T3、T4、T5、T6和T7中的补偿薄膜晶体管T3、第一初始化薄膜晶体管T4和第二初始化薄膜晶体管T7可以被提供为NMOS，而其它的薄膜晶体管可以被提供为PMOS。替代地，多个薄膜晶体管T1、T2、T3、T4、T5、T6和T7中的仅一个可以被提供为NMOS，而其它的薄膜晶体管可以被提供为PMOS。替代地，多个薄膜晶体管T1、T2、T3、T4、T5、T6和T7中的全部可以被提供为NMOS。
信号线可以包括用于传输第一扫描信号Sn的第一扫描线SL1、用于传输第二扫描信号Sn’的第二扫描线SL2、用于将前一扫描信号Sn-1传输到第一初始化薄膜晶体管T4的前一扫描线SLp、用于将发光控制信号En传输到操作控制薄膜晶体管T5和发光控制薄膜晶体管T6的发光控制线EM、用于将下一扫描信号Sn+1传输到第二初始化薄膜晶体管T7的下一扫描线SLn以及与第一扫描线SL1交叉并且被配置为传输数据信号Dm的数据线DL。
驱动电压线PL被配置为将驱动电压ELVDD传输到驱动薄膜晶体管T1，并且初始化电压线VIL被配置为传输用于初始化驱动薄膜晶体管T1和像素电极的初始化电压Vint。
驱动薄膜晶体管T1的驱动栅电极连接到存储电容器Cst，驱动薄膜晶体管T1的驱动源电极经由操作控制薄膜晶体管T5连接到驱动电压线PL，并且驱动薄膜晶体管T1的驱动漏电极经由发光控制薄膜晶体管T6电连接到有机发光二极管OLED的像素电极。驱动薄膜晶体管T1根据开关薄膜晶体管T2的开关操作接收数据信号Dm，并且将驱动电流IOLED供给到有机发光二极管OLED。
开关薄膜晶体管T2的开关栅电极连接到第一扫描线SL1，开关薄膜晶体管T2的开关源电极连接到数据线DL，并且开关薄膜晶体管T2的开关漏电极连接到驱动薄膜晶体管T1的驱动源电极，并且经由操作控制薄膜晶体管T5连接到驱动电压线PL。开关薄膜晶体管T2根据通过第一扫描线SL1接收的第一扫描信号Sn而导通，并且执行将传输到数据线DL的数据信号Dm传输到驱动薄膜晶体管T1的驱动源电极的开关操作。
补偿薄膜晶体管T3的补偿栅电极连接到第二扫描线SL2。补偿薄膜晶体管T3的补偿漏电极连接到驱动薄膜晶体管T1的驱动漏电极，并且经由发光控制薄膜晶体管T6连接到有机发光二极管OLED的像素电极。补偿薄膜晶体管T3的补偿源电极经由节点连接线166连接到存储电容器Cst的第一电极CE1和驱动薄膜晶体管T1的驱动栅电极。此外，补偿薄膜晶体管T3的补偿源电极连接到第一初始化薄膜晶体管T4的第一初始化漏电极。
补偿薄膜晶体管T3根据通过第二扫描线SL2接收的第二扫描信号Sn’而导通，并且将驱动薄膜晶体管T1的驱动栅电极和驱动漏电极电连接，以二极管连接驱动薄膜晶体管T1。
第一初始化薄膜晶体管T4的第一初始化栅电极连接到前一扫描线SLp。第一初始化薄膜晶体管T4的第一初始化源电极连接到第二初始化薄膜晶体管T7的第二初始化源电极和初始化电压线VIL。第一初始化薄膜晶体管T4的第一初始化漏电极连接到存储电容器Cst的第一电极CE1、补偿薄膜晶体管T3的补偿源电极和驱动薄膜晶体管T1的驱动栅电极。第一初始化薄膜晶体管T4根据通过前一扫描线SLp接收的前一扫描信号Sn-1而导通，并且将初始化电压Vint传输到驱动薄膜晶体管T1的驱动栅电极，以执行用于初始化驱动薄膜晶体管T1的驱动栅电极的电压的初始化操作。
操作控制薄膜晶体管T5的操作控制栅电极连接到发光控制线EM，操作控制薄膜晶体管T5的操作控制源电极连接到驱动电压线PL，并且操作控制薄膜晶体管T5的操作控制漏电极连接到驱动薄膜晶体管T1的驱动源电极和开关薄膜晶体管T2的开关漏电极。
发光控制薄膜晶体管T6的发光控制栅电极连接到发光控制线EM，发光控制薄膜晶体管T6的发光控制源电极连接到驱动薄膜晶体管T1的驱动漏电极和补偿薄膜晶体管T3的补偿漏电极，并且发光控制薄膜晶体管T6的发光控制漏电极电连接到第二初始化薄膜晶体管T7的第二初始化漏电极和有机发光二极管OLED的像素电极。
操作控制薄膜晶体管T5和发光控制薄膜晶体管T6根据通过发光控制线EM接收的发光控制信号En而同时导通，并且驱动电压ELVDD被传输到OLED，使得驱动电流IOLED流过有机发光二极管OLED。
第二初始化薄膜晶体管T7的第二初始化栅电极G7连接到下一扫描线SLn，第二初始化薄膜晶体管T7的第二初始化漏电极连接到发光控制薄膜晶体管T6的发光控制漏电极和有机发光二极管OLED的像素电极，并且第二初始化薄膜晶体管T7的第二初始化源电极连接到第一初始化薄膜晶体管T4的第一初始化源电极和初始化电压线VIL。第二初始化薄膜晶体管T7根据通过下一扫描线SLn接收的下一扫描信号Sn+1而导通，以初始化有机发光二极管OLED的像素电极。
如图5中所图示的，第二初始化薄膜晶体管T7可以连接到下一扫描线SLn。在另一实施例中，第二初始化薄膜晶体管T7可以连接到发光控制线EM，并且根据发光控制信号En而被驱动。图5中的源电极和漏电极的位置可以根据晶体管的类型(p型或n型)而改变。
存储电容器Cst包括第一电极CE1和第二电极CE2。存储电容器Cst的第一电极CE1连接到驱动薄膜晶体管T1的驱动栅电极，并且存储电容器Cst的第二电极CE2连接到驱动电压线PL。存储电容器Cst可以存储与驱动薄膜晶体管T1的驱动栅电极的电压和驱动电压ELVDD之间的差相对应的电荷。
升压电容器Cbt包括第三电极CE3和第四电极CE4。第三电极CE3可以连接到开关薄膜晶体管T2的开关栅电极和第一扫描线SL1，并且第四电极CE4可以连接到补偿薄膜晶体管T3的补偿源电极和节点连接线166。在被供给到第一扫描线SL1的第一扫描信号Sn被关断时，升压电容器Cbt可以升高第一节点N1的电压。如以上所描述的，在第一节点N1的电压升高时，可以清楚地表达黑色灰度。
第一节点N1可以是驱动薄膜晶体管T1的驱动栅电极、补偿薄膜晶体管T3的补偿源电极、第一初始化薄膜晶体管T4的第一初始化漏电极和升压电容器Cbt的第四电极CE4被连接的区域。
根据本发明的示例性实施例的每个像素PX的详细操作如下。
在初始化时段期间，当前一扫描信号Sn-1通过前一扫描线SLp被供给时，第一初始化薄膜晶体管T4响应于前一扫描信号Sn-1而导通，并且驱动薄膜晶体管T1由从初始化电压线VIL供给的初始化电压Vint初始化。
在数据编程时段期间，当第一扫描信号Sn和第二扫描信号Sn’分别通过第一扫描线SL1和第二扫描线SL2被供给时，开关薄膜晶体管T2和补偿薄膜晶体管T3分别响应于第一扫描信号Sn和第二扫描信号Sn’而导通。在本文中，驱动薄膜晶体管T1通过导通的补偿薄膜晶体管T3被二极管连接，并且被正向偏置。
然后，通过从自数据线DL供给的数据信号Dm中减去驱动薄膜晶体管T1的阈值电压Vth而获得的补偿电压Dm+Vth(Vth为负值)被施加到驱动薄膜晶体管T1的驱动栅电极G1(参见例如图6)。
驱动电压ELVDD和补偿电压Dm+Vth被施加到存储电容器Cst的相应端，并且与两端之间的电压差相对应的电荷被存储在存储电容器Cst中。
在发光时段期间，操作控制薄膜晶体管T5和发光控制薄膜晶体管T6由从发光控制线EM供给的发光控制信号En导通。根据驱动薄膜晶体管T1的驱动栅电极G1的电压与驱动电压ELVDD之间的电压差的驱动电流IOLED被生成，并且驱动电流IOLED通过发光控制薄膜晶体管T6被供给到有机发光二极管OLED。
在本发明的示例性实施例中，多个薄膜晶体管T1、T2、T3、T4、T5、T6和T7中的至少一个薄膜晶体管包括包含氧化物的半导体层，并且其它的薄膜晶体管包括包含硅的半导体层。
例如，直接影响显示装置1的亮度的驱动薄膜晶体管T1被配置为包括由具有高可靠性的多晶硅形成的半导体层，并且因此可以实现高分辨率显示装置。
因为氧化物半导体具有高载流子迁移率和低泄漏电流，所以即使在驱动时间长时，电压降也不大。换句话说，即使在低频驱动期间由于电压降引起的图像的颜色改变也不大，并且因此可以实现低频驱动。
如以上所描述的，因为氧化物半导体具有低泄漏电流，所以连接到驱动薄膜晶体管T1的驱动栅电极G1的补偿薄膜晶体管T3、第一初始化薄膜晶体管T4和第二初始化薄膜晶体管T7中的至少一个被配置为包括氧化物半导体，并且因此可以防止可能流到驱动栅电极G1的泄漏电流并且可以降低功耗。
图6是根据本发明的示例性实施例的被布置在显示装置1的一个像素电路中的多个薄膜晶体管和电容器的位置的示意性布局图。具体地，图6是图4的区域C的放大图。图7是沿着图6的线I-I’截取的示意性截面图，并且图8是沿着图6的线II-II’截取的示意性截面图。
参考图6，根据本发明的示例性实施例的显示装置1的像素电路包括沿着第一方向(例如，DR1方向)延伸的数据线DL和驱动电压线PL，并且包括沿着与第一方向(例如，DR1方向)交叉的第二方向(例如，DR2方向)延伸的第一扫描线SL1、第二扫描线SL2、前一扫描线SLp、下一扫描线SLn、发光控制线EM和初始化电压线VIL。此外，用于将数据线DL连接到焊盘部分PADA的连接布线FL可以被提供在显示区域DA中。
像素电路可以包括驱动薄膜晶体管T1、开关薄膜晶体管T2、补偿薄膜晶体管T3、第一初始化薄膜晶体管T4、操作控制薄膜晶体管T5、发光控制薄膜晶体管T6、第二初始化薄膜晶体管T7、存储电容器Cst和升压电容器Cbt。
在本发明的示例性实施例中，驱动薄膜晶体管T1、开关薄膜晶体管T2、操作控制薄膜晶体管T5、发光控制薄膜晶体管T6和第二初始化薄膜晶体管T7可以被提供为包括硅半导体的薄膜晶体管。
此外，补偿薄膜晶体管T3和第一初始化薄膜晶体管T4可以被提供为包括氧化物半导体的薄膜晶体管。
驱动薄膜晶体管T1、开关薄膜晶体管T2、操作控制薄膜晶体管T5、发光控制薄膜晶体管T6和第二初始化薄膜晶体管T7的半导体层被布置在同一层上并且包括相同的材料。例如，半导体层可以由多晶硅形成。
驱动薄膜晶体管T1、开关薄膜晶体管T2、操作控制薄膜晶体管T5、发光控制薄膜晶体管T6和第二初始化薄膜晶体管T7的半导体层可以被布置在布置在基板110上的缓冲层111(参见图7)上。
驱动薄膜晶体管T1、开关薄膜晶体管T2、操作控制薄膜晶体管T5、发光控制薄膜晶体管T6和第二初始化薄膜晶体管T7的半导体层可以彼此连接并且可以被弯曲成各种形状。
驱动薄膜晶体管T1、开关薄膜晶体管T2、操作控制薄膜晶体管T5、发光控制薄膜晶体管T6和第二初始化薄膜晶体管T7的半导体层可以分别包括沟道区以及在沟道区的相对侧处的源区和漏区。例如，源区和漏区可以掺杂有杂质，并且杂质可以包括N型杂质或P型杂质。源区和漏区分别对应于源电极和漏电极。在下文中，使用术语源区和漏区代替术语源电极和漏电极。
驱动薄膜晶体管T1包括驱动半导体层和驱动栅电极G1。驱动半导体层包括驱动沟道区A1以及在驱动沟道区A1的相对侧(例如，在第一方向(例如，DR1方向)上间隔开的平行侧)处的驱动源区S1和驱动漏区D1。驱动半导体层具有弯曲的形状，并且因此驱动沟道区A1可以比其它的沟道区A2至A7长。例如，驱动半导体层具有诸如奥米伽或字母“S”的多次弯曲的形状，并且因此可以在窄空间中形成长沟道。因为驱动沟道区A1形成得长，所以施加到驱动栅电极G1的栅电压的驱动范围被扩大，使得可以更精确地控制从有机发光二极管OLED发射的光的灰度，并且可以提高显示质量。驱动栅电极G1是岛型并且与驱动沟道区A1重叠，在驱动栅电极G1与驱动沟道区A1之间具有第一栅绝缘层112(参见图7)。
存储电容器Cst可以被布置为与驱动薄膜晶体管T1重叠存储电容器Cst包括第一电极CE1和第二电极CE2。驱动栅电极G1可以用作驱动薄膜晶体管T1的栅电极以及存储电容器Cst的第一电极CE1。换句话说，可以理解，驱动栅电极G1和第一电极CE1被整体形成。存储电容器Cst的第二电极CE2至少部分地与第一电极CE1重叠，在第二电极CE2与第一电极CE1之间具有第二栅绝缘层113(参见图7)。在本文中，第二栅绝缘层113可以用作存储电容器Cst的介电层。
第二电极CE2可以包括存储开口SOP。存储开口SOP可以通过去除第二电极CE2的一部分来形成，并且可以具有闭合的形状。节点连接线166可以通过被布置在存储开口SOP中的第一接触孔CNT1而连接到第一电极CE1。第二电极CE2可以通过第七接触孔CNT7连接到驱动电压线PL。第二电极CE2可以在第二方向(例如，DR2方向)上延伸以在第二方向(例如，DR2方向)上传输驱动电压ELVDD。因此，多条驱动电压线PL和多个第二电极CE2可以在显示区域DA中形成网格结构。
开关薄膜晶体管T2包括开关半导体层和开关栅电极G2。开关半导体层包括开关沟道区A2以及在开关沟道区A2的相对侧(例如，在第一方向(例如，DR1方向)上间隔开的平行侧)处的开关源区S2和开关漏区D2。开关源区S2通过接触孔和连接电极连接到数据线DL，并且开关漏区D2连接到驱动源区S1。在本发明的示例性实施例中，开关栅电极G2可以通过在第二方向(例如，DR2方向)上突出而被提供为第一扫描线SL1的一部分。
操作控制薄膜晶体管T5包括操作控制半导体层和操作控制栅电极G5。操作控制半导体层包括操作控制沟道区A5以及在操作控制沟道区A5的相对侧(例如，在第一方向(例如，DR1方向)上间隔开的平行侧)处的操作控制源区S5和操作控制漏区D5。操作控制源区S5可以通过第八接触孔CNT8连接到驱动电压线PL，并且操作控制漏区D5可以连接到驱动源区S1。操作控制栅电极G5被提供为发光控制线EM的一部分。
发光控制薄膜晶体管T6包括发光控制半导体层和发光控制栅电极G6。发光控制半导体层包括发光控制沟道区A6以及在发光控制沟道区A6的相对侧(例如，在第一方向(例如，DR1方向)上间隔开的平行侧)处的发光控制源区S6和发光控制漏区D6。发光控制源区S6可以连接到驱动漏区D1，并且发光控制漏区D6可以通过第六接触孔CNT6连接到第一连接电极167。第一连接电极167可以通过被布置在另一层上的上连接电极177而连接到有机发光二极管OLED的像素电极310(参见图8)。发光控制栅电极G6被提供为发光控制线EM的一部分。
第二初始化薄膜晶体管T7包括第二初始化半导体层和第二初始化栅电极G7。第二初始化半导体层包括第二初始化沟道区A7以及在第二初始化沟道区A7的相对侧处的第二初始化源区S7和第二初始化漏区D7。第二初始化源区S7可以经由第三连接电极169连接到初始化电压线VIL，并且第二初始化漏区D7可以连接到发光控制漏区D6。第二初始化栅电极G7被提供为下一扫描线SLn的一部分。
第一层间绝缘层114(参见图7)可以被布置在包括硅半导体的薄膜晶体管T1、T2、T5、T6和T7上，并且包括氧化物半导体的薄膜晶体管T3和T4可以被布置在第一层间绝缘层114上。
补偿薄膜晶体管T3和第一初始化薄膜晶体管T4的半导体层被布置在同一层上并且包括相同的材料。例如，半导体层可以由氧化物半导体形成。
半导体层中的每一个可以包括沟道区以及在沟道区的相对侧(例如，在第一方向(例如，DR1方向)上间隔开的平行侧)处的源区和漏区。例如，源区和漏区可以是通过等离子体处理而具有增加的载流子浓度的区域。源区和漏区分别对应于源电极和漏电极。在下文中，术语“源区”和“漏区”也可以代替源电极和漏电极使用。
补偿薄膜晶体管T3包括包含氧化物半导体的补偿半导体层和补偿栅电极G3。补偿半导体层包括补偿沟道区A3以及在补偿沟道区A3的相对侧(例如，在第一方向(例如，DR1方向)上间隔开的平行侧)处的补偿源区S3和补偿漏区D3。补偿源区S3可以通过节点连接线166被桥接到驱动栅电极G1。节点连接线166的一端(例如，第一端)可以通过第二接触孔CNT2连接到补偿源区S3，并且节点连接线166的另一端(例如，第二端)可以通过第一接触孔CNT1连接到驱动栅电极G1。此外，补偿源区S3可以连接到被布置在同一层上的第一初始化漏区D4。补偿漏区D3可以经由第二连接电极168连接到驱动薄膜晶体管T1的驱动半导体层和发光控制薄膜晶体管T6的发光控制半导体层。补偿栅电极G3被提供为第二扫描线SL2的一部分。
第一初始化薄膜晶体管T4包括包含氧化物半导体的第一初始化半导体层和第一初始化栅电极G4。第一初始化半导体层包括第一初始化沟道区A4以及在第一初始化沟道区A4的相对侧(例如，在第一方向(例如，DR1方向)上间隔开的平行侧)处的第一初始化源区S4和第一初始化漏区D4。第一初始化源区S4可以通过第九接触孔CNT9连接到第三连接电极169，并且第三连接电极169可以通过接触孔连接到初始化电压线VIL。第一初始化漏区D4可以通过节点连接线166被桥接到驱动栅电极G1。第一初始化栅电极G4被提供为前一扫描线SLp的一部分。
第三栅绝缘层115(参见图7)被布置在补偿半导体层与补偿栅电极G3之间以及第一初始化半导体层与第一初始化栅电极G4之间以与相应的沟道区相对应。
是升压电容器Cbt的一个电极的第三电极CE3被提供为第一扫描线SL1的一部分，并且连接到开关栅电极G2。升压电容器Cbt的第四电极CE4可以被布置为与第三电极CE3重叠，并且可以被提供为氧化物半导体。第四电极CE4可以与补偿薄膜晶体管T3的补偿半导体层和第一初始化薄膜晶体管T4的半导体层布置在同一层上，并且可以提供在补偿半导体层与第一初始化半导体层之间的区域中。替代地，第四电极CE4可以从第一初始化半导体层延伸。替代地，第四电极CE4可以从补偿半导体层延伸。
第二层间绝缘层116(参见图7)可以被布置在包括氧化物半导体的薄膜晶体管T3和T4上，并且驱动电压线PL、节点连接线166和连接电极167、168和169可以被布置在第二层间绝缘层116上。
在本发明的示例性实施例中，第一平坦化层118(参见图7)可以被布置为覆盖驱动电压线PL和数据线DL，并且屏蔽电极173可以被布置在第一平坦层118上。
屏蔽电极173可以被布置在节点连接线166上跨越连接到驱动栅电极G1的部分和连接到第四电极CE4的部分两者。在屏蔽电极173不这样布置时，节点连接线166可以与被布置在其上的显示元件的像素电极310(参见图7)形成耦合电容。相应地，连接到节点连接线166的薄膜晶体管可能被影响。
在本发明的本示例性实施例中，屏蔽电极173被布置在节点连接线166上，并且恒定电压被施加到屏蔽电极173，从而最小化耦合电容的影响。在实施例中，屏蔽电极173可以通过第三接触孔CNT3连接到第三连接电极169。第三连接电极169可以经由接触孔连接到初始化电压线VIL。相应地，初始化电压Vint可以被施加到屏蔽电极173。在本发明构思的一些示例性实施例中，屏蔽电极173可以通过接触孔连接到驱动电压线PL。相应地，驱动电压ELVDD可以被施加到屏蔽电极173。
在本发明的一些示例性实施例中，屏蔽电极173可以被形成为覆盖整个节点连接线166。在本发明的一些示例性实施例中，屏蔽电极173可以被布置为与驱动薄膜晶体管T1、补偿薄膜晶体管T3和/或第一初始化薄膜晶体管T4的至少一部分重叠。
在本发明的示例性实施例中，第一扫描线SL1、下一扫描线SLn和发光控制线EM可以由与驱动栅电极G1相同的材料形成并且与驱动栅电极G1形成在同一层上。
在本发明的示例性实施例中，尽管图6图示了第一扫描线SL1在第一方向(例如，DR1方向)上延伸以包括升压电容器Cbt的第三电极CE3，但是升压电容器Cbt的第三电极CE3可以被包括为第一扫描线SL1的一部分。在这种情况下，第一扫描线SL1可以相对于升压电容器Cbt的第三电极CE3在第二方向(例如，DR2方向)上延伸。
在本发明的示例性实施例中，布线中的一些可以被提供为布置在不同层上的两个导电层。例如，第二扫描线SL2可以包括被布置在不同层上的下扫描线143和上扫描线153。下扫描线143可以由与存储电容器Cst的第二电极CE2相同的材料形成，且与存储电容器Cst的第二电极CE2形成在同一层上，并且上扫描线153可以被布置在第三栅绝缘层115(参见图7)上。下扫描线143可以被布置为与上扫描线153至少部分地重叠。下扫描线143和上扫描线153对应于补偿薄膜晶体管T3的补偿栅电极G3的一部分，并且因此补偿薄膜晶体管T3可以具有其中栅电极被分别布置在半导体层上和下的双栅结构。
此外，在本发明的示例性实施例中，前一扫描线SLp可以包括被布置在不同层上的下前一扫描线141和上前一扫描线151。下前一扫描线141可以由与存储电容器Cst的第二电极CE2相同的材料形成，且与存储电容器Cst的第二电极CE2形成在同一层上，并且上前一扫描线151可以被布置在第三栅绝缘层115(参见图7)上。下前一扫描线141可以被布置为与上前一扫描线151至少部分地重叠。下前一扫描线141和上前一扫描线151对应于第一初始化薄膜晶体管T4的第一初始化栅电极G4的一部分，并且因此第一初始化薄膜晶体管T4可以具有其中栅电极被分别布置在半导体层上和下的双栅结构。在本发明的另一示例性实施例中，第一初始化薄膜晶体管T4可以包括一个栅电极，并且可以与半导体层至少部分地重叠。在这种情况下，第一初始化薄膜晶体管T4可以具有单栅结构。
在本发明的示例性实施例中，初始化电压线VIL可以被布置在覆盖下扫描线143的第一层间绝缘层114(参见图7)上方。例如，初始化电压线VIL可以与前一扫描线SLp布置在同一层上。在这种情况下，初始化电压线VIL可以被布置为与第一扫描线SL1重叠。相应地，升压电容器Cbt的第三电极CE3和第四电极CE4的面积增加，并且因此升压电容器Cbt的电容可以增加。在本发明的另一示例性实施例中，初始化电压线VIL可以与下扫描线143布置在同一层上。在这种情况下，初始化电压线VIL可以与第一扫描线SL1间隔开，并且可以不与第一扫描线SL1重叠。
连接布线FL可以包括在第一方向(例如，DR1方向)上延伸的第一部分FL1和第三部分以及在第二方向(例如，DR2方向)上延伸的第二部分FL2，并且连接布线FL的第一部分FL1、第二部分FL2和第三部分可以包括突出部。
在本发明的示例性实施例中，第一部分FL1可以与驱动电压线PL重叠。例如，第一部分FL1可以在第一方向(例如，DR1方向)上延伸以与驱动电压线PL连续地重叠。在本发明的另一示例性实施例中，第一部分FL1可以与驱动电压线PL间隔开。
第二部分FL2可以与初始化电压线VIL重叠。例如，第二部分FL2可以在第二方向(例如，DR2方向)上延伸以与初始化电压线VIL连续地重叠。在这种情况下，初始化电压线VIL可以被布置在第一扫描线SL1与第二部分FL2之间。相应地，可以防止传输到第二部分FL2的数据信号由于传输到第一扫描线SL1的扫描信号而失真。
在本发明的示例性实施例中，连接布线FL可以与屏蔽电极173布置在同一层上。在本发明的另一示例性实施例中，连接布线FL可以被布置在屏蔽电极173上。
在本发明的示例性实施例中，像素电极310可以与连接布线FL的第一部分FL1或第二部分FL2重叠。例如，像素电极310可以与在第一方向(例如，DR1方向)上延伸的第一部分FL1和/或第二部分FL2的第二突出部重叠。
连接布线FL的第二部分FL2与扫描线平行，并且因此，可能由于传输到扫描线的扫描信号而发生传输到连接布线FL的数据信号的失真，并且可能发生斜线花纹。根据本发明的示例性实施例，连接布线FL可以与初始化电压线VIL或驱动电压线PL重叠。相应地，驱动电压线PL或初始化电压线VIL用作阻挡连接布线FL与扫描线之间的信号干扰的屏蔽线，从而最小化或防止寄生电容。因此，可以最小化或防止连接布线FL的数据信号的失真。
在下文中，将参考图7和图8详细描述根据本发明的示例性实施例的显示装置1的结构。图7和图8图示了驱动薄膜晶体管T1、补偿薄膜晶体管T3、第一初始化薄膜晶体管T4、发光控制薄膜晶体管T6、存储电容器Cst和升压电容器Cbt的结构。
参考图7和图8，根据本发明的示例性实施例的显示装置1包括基板110、包括硅半导体的第一薄膜晶体管、包括氧化物半导体的第二薄膜晶体管、在显示区域DA中在第一方向(例如，DR1方向)上延伸的驱动电压线PL、与驱动电压线PL间隔开的数据线DL以及将数据线DL连接到焊盘部分PADA的连接布线FL。连接布线FL可以包括在第一方向(例如，DR1方向)上延伸的第一部分FL1和在第二方向(例如，DR2方向)上延伸的第二部分FL2，并且第一部分FL1可以与驱动电压线PL重叠。
此外，显示装置1可以进一步包括诸如缓冲层111、第一栅绝缘层112、第二栅绝缘层113、第三栅绝缘层115、第一层间绝缘层114、第二层间绝缘层116、第一平坦化层118和第二平坦化层119的各种绝缘层。
基板110可以包括玻璃材料、陶瓷材料、金属材料和/或柔性或可弯曲的材料。在基板110具有柔性或可弯曲特性时，基板110可以包括诸如聚醚砜、聚丙烯酸酯、聚醚酰亚胺、聚萘二甲酸乙二醇酯、聚对苯二甲酸乙二醇酯、聚苯硫醚、聚芳酯、聚酰亚胺、聚碳酸酯和/或乙酸丙酸纤维素的聚合物树脂。基板110可以具有以上材料的单层结构或多层结构，并且在多层结构的情况下可以进一步包括无机层。在本发明的一些示例性实施例中，基板110可以具有有机/无机/有机堆叠结构。
缓冲层111可以增加基板110的上表面的平坦度，并且缓冲层111可以由诸如氧化硅(SiOx)的氧化物层和/或诸如氮化硅(SiNx)的氮化物层和/或氮氧化硅(SiON)形成。
阻挡层可以进一步包括在基板110与缓冲层111之间。阻挡层可以防止或最小化杂质从基板110等渗入硅半导体层。阻挡层可以包括诸如氧化物或氮化物的无机材料和/或有机材料，并且可以具有无机材料和有机材料的单层结构或多层结构。
是包括硅半导体的半导体层的驱动薄膜晶体管T1的驱动半导体层AS1和发光控制薄膜晶体管T6的发光控制半导体层AS6可以被布置在缓冲层111上。
驱动半导体层AS1可以包括掺杂有杂质的、导电的并且彼此间隔开的驱动源区S1和驱动漏区D1以及被布置在驱动源区S1与驱动漏区D1之间的驱动沟道区A1。驱动源区S1和驱动漏区D1可以分别对应于驱动薄膜晶体管T1的源电极和漏电极，并且驱动源区S1和驱动漏区D1可以在位置上交换。
发光控制半导体层AS6可以包括掺杂有杂质的、导电的并且彼此间隔开的发光控制源区S6和发光控制漏区D6以及被布置在发光控制源区S6与发光控制漏区D6之间的发光控制沟道区A6。发光控制源区S6和发光控制漏区D6可以分别对应于发光控制薄膜晶体管T6的源电极和漏电极，并且发光控制源区S6和发光控制漏区D6可以在位置上交换。
驱动栅电极G1被布置在驱动半导体层AS1上，并且发光控制栅电极G6被布置在发光控制半导体层AS6上。第一栅绝缘层112可以被布置在驱动半导体层AS1与驱动栅电极G1之间以及发光控制半导体层AS6与发光控制栅电极G6之间。此外，第一扫描线SL1和/或发光控制线EM可以与驱动栅电极G1和/或发光控制栅电极G6布置在同一层上。例如，第一扫描线SL1和/或发光控制线EM以及驱动栅电极G1可以被布置在被第二栅绝缘层113覆盖的第一栅绝缘层112上。
第一栅绝缘层112可以包括包含氧化物或氮化物的无机材料。例如，第一栅绝缘层112可以包括氧化硅(SiO2)、氮化硅(SiNx)、氮氧化硅(SiON)、氧化铝(Al2O3)、氧化钛(TiO2)、氧化钽(Ta2O5)、氧化铪(HfO2)和/或氧化锌(ZnO2)。驱动栅电极G1可以被布置为与驱动沟道区A1重叠，并且可以由包括Mo、Cu或Ti等的单层或多层形成。
存储电容器Cst可以形成在驱动栅电极G1上以与驱动栅电极G1重叠。存储电容器Cst包括第一电极CE1和第二电极CE2。第二栅绝缘层113可以被布置在第一电极CE1与第二电极CE2之间。在本文中，驱动栅电极G1可以用作驱动薄膜晶体管T1的栅电极以及存储电容器Cst的第一电极CE1。换句话说，可以理解，驱动栅电极G1和第一电极CE1被整体地形成。
第二栅绝缘层113可以包括包含氧化物或氮化物的无机材料。例如，第二栅绝缘层113可以包括氧化硅(SiO2)、氮化硅(SiNx)、氮氧化硅(SiON)、氧化铝(Al2O3)、氧化钛(TiO2)、氧化钽(Ta2O5)、氧化铪(HfO2)和/或氧化锌(ZnO2)。
第二电极CE2可以被布置在第二栅绝缘层113上以与第一电极CE1重叠。第二电极CE2可以包括存储开口SOP。存储开口SOP通过去除第二电极CE2的一部分来形成，并且可以具有闭合线形状。在第二栅绝缘层113中限定的第一接触孔CNT1可以被布置在存储开口SOP中。驱动栅电极G1和节点连接线166可以通过第一接触孔CNT1连接。第二电极CE2可以包括钼(Mo)、铜(Cu)或钛(Ti)等，并且可以由单层或多层形成。下电压线UPL(在图6或图8中示出)可以与第二电极CE2布置在同一层上。例如，下电压线UPL和第二电极CE2可以被布置在第二栅绝缘层113上并且被第一层间绝缘层114覆盖。
第一层间绝缘层114可以被布置在第二电极CE2上。第一层间绝缘层114可以包括包含氧化物和/或氮化物的无机材料。例如，第一层间绝缘层114可以包括氧化硅(SiO2)、氮化硅(SiNx)、氮氧化硅(SiON)、氧化铝(Al2O3)、氧化钛(TiO2)、氧化钽(Ta2O5)、氧化铪(HfO2)和/或氧化锌(ZnO2)。
均包括氧化物半导体的包括在补偿薄膜晶体管T3中的补偿半导体层AO3和包括在第一初始化薄膜晶体管T4中的第一初始化半导体层AO4可以被布置在第一层间绝缘层114上。补偿半导体层AO3可以包括具有导电性并且彼此间隔开的补偿源区S3和补偿漏区D3以及被布置在补偿源区S3与补偿漏区D3之间的补偿沟道区A3。
第一初始化半导体层AO4可以包括具有导电性并且彼此间隔开的第一初始化源区S4和第一初始化漏区D4以及被布置在第一初始化源区S4与第一初始化漏区D4之间的第一初始化沟道区A4。
补偿半导体层AO3和第一初始化半导体层AO4可以由诸如Zn氧化物、In-Zn氧化物和/或Ga-In-Zn氧化物的基于Zn氧化物的材料形成。在本发明的一些示例性实施例中，补偿半导体层AO3和第一初始化半导体层AO4可以包括包含具有诸如铟(In)、镓(Ga)和/或锡(Sn)的金属的ZnO的IGZO(In-Ga-Zn-O)半导体、ITZO(In-Sn-Zn-O)半导体和/或IGTZO(In-Ga-Sn-Zn-O)半导体。
补偿源区S3、补偿漏区D3、第一初始化源区S4和第一初始化漏区D4可以通过调节氧化物半导体的载流子浓度并且使氧化物半导体导电来形成。例如，补偿源区S3和补偿漏区D3、第一初始化源区S4和第一初始化漏区D4可以通过经由使用氢(H)基气体、氟(F)基气体或它们的组合的等离子体处理来增加氧化物半导体的载流子浓度而形成。
第一下栅电极G3a可以被布置在补偿半导体层AO3下，并且第一上栅电极G3b可以被布置在补偿半导体层AO3上方。换句话说，补偿薄膜晶体管T3可以包括双栅电极结构。
第二下栅电极G4a可以被布置在第一初始化半导体层AO4下方，并且第二上栅电极G4b可以被布置在第一初始化半导体层AO4上方。换句话说，第一初始化薄膜晶体管T4可以包括双栅电极结构。
第一层间绝缘层114可以被布置在第一下栅电极G3a与补偿半导体层AO3之间以及第二下栅电极G4a与第一初始化半导体层AO4之间。第一下栅电极G3a和第二下栅电极G4a可以由与存储电容器Cst的第二电极CE2相同的材料形成，并且与存储电容器Cst的第二电极CE2形成在同一层上。例如，第一下栅电极G3a、第二下栅电极G4a和第二电极CE2可以被设置在第二栅绝缘层113上。
第三栅绝缘层115可以被布置在补偿半导体层AO3与第一上栅电极G3b之间以及第一初始化半导体层AO4与第二上栅电极G4b之间，其总体形状在厚度方向上逐渐变细。第一上栅电极G3b被布置为与补偿沟道区A3重叠，并且通过第三栅绝缘层115与补偿半导体层AO3绝缘。第二上栅电极G4b被布置为与第一初始化沟道区A4重叠，并且通过第三栅绝缘层115与第一初始化半导体层AO4绝缘。
第三栅绝缘层115可以与第一上栅电极G3b和第二上栅电极G4b通过同一掩模工艺形成，并且在这种情况下，第三栅绝缘层115可以被形成为具有与第一上栅电极G3b和第二上栅电极G4b相同的形状。
第三栅绝缘层115可以包括包含氧化物和/或氮化物的无机材料。例如，第三栅绝缘层115可以包括氧化硅(SiO2)、氮化硅(SiNx)、氮氧化硅(SiON)、氧化铝(Al2O3)、氧化钛(TiO2)、氧化钽(Ta2O5)、氧化铪(HfO2)和/或氧化锌(ZnO2)。第一上栅电极G3b和第二上栅电极G4b可以被布置在第三栅绝缘层115上，并且可以包括钼(Mo)、铜(Cu)或钛(Ti)等，并且可以由单层或多层形成。
升压电容器Cbt包括第三电极CE3和第四电极CE4。第三电极CE3可以被布置在第一栅绝缘层112上，即与驱动栅电极G1布置在同一层上。第四电极CE4可以从第一初始化半导体层AO4或补偿半导体层AO3延伸。换句话说，第四电极CE4可以被提供为氧化物半导体，并且可以被布置在第一层间绝缘层114上。第二栅绝缘层113和第一层间绝缘层114可以被布置在第三电极CE3与第四电极CE4之间，并且第二栅绝缘层113和第一层间绝缘层114可以用作升压电容器Cbt的介电层。
升压电容器Cbt的第四电极CE4可以通过第二接触孔CNT2连接到节点连接线166，以通过第一接触孔CNT1电连接到驱动栅电极G1。相应地，在被供给到第一扫描线SL1的第一扫描信号Sn被关断时，升压电容器Cbt可以升高第一节点N1(参见图5)的电压，使得可以清楚地表达黑色灰度。
第二层间绝缘层116可以被布置为覆盖诸如补偿薄膜晶体管T3和第一初始化薄膜晶体管T4的由氧化物半导体形成的薄膜晶体管。第二层间绝缘层116可以被布置在第一上栅电极G3b和第二上栅电极G4b上，并且数据线DL、驱动电压线PL、节点连接线166以及连接电极167、168和169可以被布置在第二层间绝缘层116上。
第二层间绝缘层116可以包括包含氧化物和/或氮化物的无机材料。例如，第二层间绝缘层116可以包括氧化硅(SiO2)、氮化硅(SiNx)、氮氧化硅(SiON)、氧化铝(Al2O3)、氧化钛(TiO2)、氧化钽(Ta2O5)、氧化铪(HfO2)和/或氧化锌(ZnO2)。
数据线DL、驱动电压线PL、节点连接线166以及连接电极167、168和169可以由诸如金属和/或导电氧化物的具有高导电性的材料形成。例如，数据线DL、驱动电压线PL、节点连接线166以及连接电极167、168和169可以由包括铝(Al)、铜(Cu)或钛(Ti)等的单层或多层形成。在本发明的一些示例性实施例中，数据线DL、驱动电压线PL、节点连接线166以及连接电极167、168和169可以由钛、铝和钛(Ti/Al/Ti)被依次布置的三层结构形成。
节点连接线166的一端可以通过第一接触孔CNT1连接到驱动栅电极G1。第一接触孔CNT1可以穿过第二层间绝缘层116、第一层间绝缘层114和第二栅绝缘层113，并且可以暴露驱动栅电极G1。节点连接线166的一部分可以被插入到第一接触孔CNT1中以电连接到驱动栅电极G1。
第一接触孔CNT1可以在第二电极CE2的存储开口SOP中与存储开口SOP的边缘间隔开，并且因此被插入到第一接触孔CNT1中的节点连接线166可以与第二电极CE2的限定开口SOP的闭合线形状绝缘。
节点连接线166的另一端可以通过第二接触孔CNT2连接到例如升压电容器Cbt的第四电极CE4或第一初始化半导体层AO4的氧化物半导体层。第二接触孔CNT2可以通过第二层间绝缘层116连接到氧化物半导体层。
在本发明的示例性实施例中，第三连接电极169可以经由穿过第二层间绝缘层116的接触孔连接到初始化电压线VIL。第三连接电极169还通过第三接触孔CNT3连接到屏蔽电极173，并且因此初始化电压Vint可以被提供给屏蔽电极173。
参考图8，第一连接电极167可以通过第六接触孔CNT6连接到发光控制半导体层AS6。第六接触孔CNT6可以穿过第二层间绝缘层116、第一层间绝缘层114、第二栅绝缘层113和第一栅绝缘层112，并且可以暴露发光控制半导体层AS6的一部分。第一连接电极167的一部分可以被插入到第六接触孔CNT6中以电连接到发光控制半导体层AS6。第一连接电极167可以连接到像素电极310，以将通过发光控制薄膜晶体管T6施加的信号传输到像素电极310。
第二连接电极168的一端(例如，第一端)可以通过第四接触孔CNT4连接到发光控制半导体层AS6。第二连接电极168的另一端(例如，第二端)可以通过第五接触孔CNT5连接到补偿半导体层AO3。
第一平坦化层118被布置在数据线DL、节点连接线166、驱动电压线PL以及连接电极167、168和169上。第一平坦化层118可以包括诸如亚克力、苯并环丁烯(BCB)、聚酰亚胺和/或六甲基二硅氧烷(HMDSO)的有机材料。替代地，第一平坦化层118可以包括无机材料。第一平坦化层118用作覆盖薄膜晶体管T1至T7的保护层，并且第一平坦化层118的上部分被平坦化。第一平坦化层118可以由单层或多层形成。
连接布线FL的第一部分FL1和第二部分FL2、屏蔽电极173以及上连接电极177可以被布置在第一平坦化层118上。第一部分FL1可以被布置为在厚度方向上与驱动电压线PL重叠。第二部分FL2可以被布置为在厚度方向上与初始化电压线VIL重叠。
屏蔽电极173被布置在节点连接线166上以与节点连接线166重叠。在本发明的示例性实施例中，屏蔽电极173可以通过第三接触孔CNT3连接到第三连接电极169。第三连接电极169可以通过设置在第二层间绝缘层116中的接触孔连接到初始化电压线VIL。相应地，初始化电压Vint可以被施加到屏蔽电极173。
上连接电极177可以通过在第一平坦化层118中限定的接触孔连接到第一连接电极167。
连接布线FL的第一部分FL1和第二部分FL2、屏蔽电极173和上连接电极177可以由诸如金属的导电材料形成。例如，连接布线FL的第一部分FL1和第二部分FL2、屏蔽电极173以及上连接电极177可以包括铝(Al)、铜(Cu)和/或钛(Ti)，并且可以由单层或多层形成。
第二平坦化层119可以被布置为覆盖第一部分FL1、第二部分FL2、屏蔽电极173和上连接电极177。第二平坦化层119可以包括诸如亚克力、苯并环丁烯(BCB)、聚酰亚胺和/或六甲基二硅氧烷(HMDSO)的有机材料。替代地，第二平坦化层119可以包括无机材料。第二平坦化层119的上部分可以被平坦化，并且第二平坦化层119可以由单层或多层形成。
包括像素电极310、对电极330以及介于像素电极310与对电极330之间并且包括发光层的中间层320的有机发光二极管OLED可以位于第二平坦化层119上。
像素电极310可以通过在第二平坦化层119中限定的接触孔连接到上连接电极177，并且可以通过上连接电极177和第一连接电极167连接到发光控制薄膜晶体管T6的发光控制漏区D6。
在本发明的示例性实施例中，像素电极310可以与连接布线FL的第一部分FL1或第二部分FL2重叠。
像素限定层120可以被布置在第二平坦化层119上。像素限定层120通过具有与每个子像素相对应的开口(例如，至少暴露像素电极310的中心部分的开口)来限定像素PX。另外，像素限定层120可以增大像素电极310的边缘与像素电极310上方的对电极330之间的距离，并且因此防止在像素电极310的边缘处发生电弧。像素限定层120可以由诸如聚酰亚胺和/或六甲基二硅氧烷(HMDSO)的有机材料形成。
有机发光二极管OLED的中间层320可以包括低分子量材料或高分子量材料。在包括低分子量材料时，中间层320可以具有其中空穴注入层(HIL)、空穴传输层(HTL)、发射层(EML)、电子传输层(ETL)、电子注入层(EIL)等以单个结构或复合结构被堆叠的结构，并且可以包括诸如铜酞菁(CuPc)、N,N-二(萘-1-基)-N,N’-二苯基-联苯胺(NPB)和/或三-8-羟基喹啉铝(Alq3)的各种有机材料。这些层可以借助于真空沉积来形成。
在中间层320包括高分子量材料时，中间层320通常可以具有包括HTL和EML的结构。在这种情况下，HTL可以包括聚(3,4-乙撑二氧噻吩)(PEDOT)，并且EML可以包括诸如基于聚苯乙决(PPV)的材料和/或基于聚芴的材料的高分子量材料。中间层320可以借助于丝网印刷、喷墨印刷、激光诱导热成像(LITI)等来形成。
然而，中间层320不必限于此，并且也可以具有各种结构。此外，中间层320可以包括在多个像素电极310之上整体形成的层，或者可以包括被图案化为与多个像素电极310中的每一个相对应的层。
对电极330可以关于多个有机发光二极管OLED整体地形成以与多个像素电极310相对应。
因为有机发光二极管OLED可能容易受从外部引入的湿气或氧气的损坏，所以可以在有机发光二极管OLED上布置薄膜封装层或密封基板以覆盖和保护有机发光二极管OLED。薄膜封装层可以覆盖显示区域DA并且延伸到显示区域DA的外部。薄膜封装层可以包括包含至少一种无机材料的无机封装层和包含至少一种有机材料的有机封装层。在本发明的一些示例性实施例中，薄膜封装层可以具有其中第一无机封装层、有机封装层和第二无机封装层被堆叠的结构。密封基板可以被布置为面对基板110，并且可以通过使用诸如密封剂和/或玻璃料的密封构件在非显示区域NDA(参见图1)中结合到基板110。
此外，用于防止掩模被压印的间隔物可以被进一步布置在像素限定层120上。诸如用于减少外部光反射的偏振层、黑矩阵、滤色器和/或具有触摸电极的触摸屏层的各种功能层可以提供在薄膜封装层上。
在根据本发明的示例性实施例的显示装置1中，具有与参考图6描述的形状相同的形状的多个像素电路可以沿着第一方向(例如，DR1方向)和第二方向(例如，DR2方向)被布置。在本发明的另一示例性实施例中，包括在显示装置中的像素电路可以与与之邻近的像素电路以对称形状布置。在包括在显示装置中的像素电路具有彼此对称的形状时，可以防止第一像素电路的数据线和与第一像素电路邻近的第二像素电路的扫描线之间的垂直串扰。
图9是根据本发明的示例性实施例的显示装置的一个像素电路的截面图。在图9中，与图7中的附图标记相同的附图标记可以指相同的构件，并且因此，将省略其冗余描述。
参考图9，根据本发明的示例性实施例的显示装置包括基板110、包括硅半导体(例如，驱动半导体层AS1)的第一薄膜晶体管(例如，驱动薄膜晶体管T1)、包括氧化物半导体(例如，第一初始化半导体层AO4)的第二薄膜晶体管(例如，第一初始化薄膜晶体管T4)、在显示区域DA中在第一方向(例如，DR1方向)上延伸的驱动电压线PL、与驱动电压线PL间隔开的数据线DL以及将数据线DL连接到焊盘部分PADA的连接布线FL。在本文中，连接布线FL可以包括在第一方向(例如，DR1方向)上延伸的第一部分FL1和在第二方向(例如，DR2方向)上延伸的第二部分FL2，并且第一部分FL1可以与驱动电压线PL重叠。
根据本发明的本示例性实施例，初始化电压线VIL可以被布置在第二栅绝缘层113上。例如，初始化电压线VIL可以被布置在第二栅绝缘层113与第一层间绝缘层114之间。例如，第二下栅电极G4a和存储电容器Cst的第二电极CE2可以被布置在同一层上。另外，将初始化电压线VIL与第三连接电极169连接的接触孔可以穿透第一层间绝缘层114和第二层间绝缘层116。
在本发明的示例性实施例中，升压电容器Cbt的第三电极CE3可以被提供为第一扫描线SL1的一部分，并且可以连接到开关栅电极G2。相应地，升压电容器Cbt的第三电极CE3可以与第一扫描线SL1整体形成。在这种情况下，第一扫描线SL1可以在厚度方向上不与初始化电压线VIL重叠。
图10是根据本发明的示例性实施例的显示装置的一个像素电路的截面图。在图10中，与参考图9所描述的附图标记相同的附图标记可以指相同的构件，并且因此，将省略其冗余描述。
参考图10，根据本发明的示例性实施例的显示装置包括基板110、包括硅半导体的第一薄膜晶体管、包括氧化物半导体的第二薄膜晶体管、在显示区域DA中在第一方向(例如，DR1方向)上延伸的驱动电压线PL、与驱动电压线PL间隔开的数据线DL以及将数据线DL连接到焊盘部分PADA的连接布线FL。在本文中，连接布线FL可以包括在第一方向(例如，DR1方向)上延伸的第一部分FL1和在第二方向(例如，DR2方向)上延伸的第二部分FL2，并且第一部分FL1可以与驱动电压线PL重叠。
在本发明的示例性实施例中，数据线DL和驱动电压线PL可以被布置在第一平坦化层118上。相应地，数据线DL和驱动电压线PL可以与屏蔽电极173布置在同一层上。第二平坦化层119可以被布置为覆盖数据线DL、驱动电压线PL和屏蔽电极173。
在本发明的示例性实施例中，连接布线FL的第一部分FL1和/或第二部分FL2可以被布置在第二平坦化层119上。
在本发明的示例性实施例中，第三平坦化层119-1可以被布置为覆盖连接布线FL的第一部分FL1和/或第二部分FL2。第三平坦化层119-1可以包括诸如亚克力、苯并环丁烯(BCB)、聚酰亚胺和/或六甲基二硅氧烷(HMDSO)的有机材料。替代地，第三平坦化层119-1可以包括无机材料。第三平坦化层119-1的上部分被平坦化。第三平坦化层119-1可以由单层或多层形成。
包括像素电极310的显示元件可以被布置在第三平坦化层119-1上。
图11A是根据本发明的示例性实施例的被布置在显示装置的第一像素电路和第二像素电路中的多个薄膜晶体管和电容器的位置的示意性布局图。图11B是根据本发明的示例性实施例的显示装置的布线的一部分的布局图。图12是沿着图11A的线III-III’截取的示意性截面图，并且图13是沿着图11A的线IV-IV’截取的示意性截面图。
在图11A、图11B、图12和图13中，与参考图6、图7和图8所描述的附图标记相同的附图标记可以指相同的构件，并且因此，将省略其冗余描述。
参考图11A，根据本发明的示例性实施例的显示装置可以包括第一像素电路PC1和第二像素电路PC2。在这种情况下，第一像素电路PC1和第二像素电路PC2可以关于第一方向(例如，DR1方向)的轴对称地布置。相应地，可以防止第一像素电路PC1的数据线DL和与第一像素电路PC1邻近的第二像素电路PC2的扫描线之间的垂直串扰。第一像素电路PC1和第二像素电路PC2被对称地布置，并且因此，将主要描述第一像素电路PC1，并且将省略第二像素电路PC2的描述。
根据本发明的示例性实施例的显示装置的第一像素电路PC1包括沿着第一方向(例如，DR1方向)延伸的数据线DL和驱动电压线PL，并且包括沿着与第一方向(例如，DR1方向)交叉的第二方向(例如，DR2方向)延伸的第一扫描线SL1、第二扫描线SL2、前一扫描线SLp、下一扫描线、发光控制线EM和初始化电压线VIL。此外，用于将数据线DL连接到焊盘部分PADA的连接布线FL可以提供在显示区域DA中。
第一像素电路PC1可以包括驱动薄膜晶体管T1、开关薄膜晶体管T2、补偿薄膜晶体管T3、第一初始化薄膜晶体管T4、操作控制薄膜晶体管T5、发光控制薄膜晶体管T6、第二初始化薄膜晶体管T7、存储电容器Cst和升压电容器Cbt。
在本发明的示例性实施例中，驱动薄膜晶体管T1、开关薄膜晶体管T2、操作控制薄膜晶体管T5、发光控制薄膜晶体管T6和第二初始化薄膜晶体管T7可以被提供为包括硅半导体的薄膜晶体管。
此外，补偿薄膜晶体管T3和第一初始化薄膜晶体管T4可以被提供为包括氧化物半导体的薄膜晶体管。
驱动薄膜晶体管T1、开关薄膜晶体管T2、操作控制薄膜晶体管T5、发光控制薄膜晶体管T6和第二初始化薄膜晶体管T7的半导体层被布置在同一层上并且包括相同的材料。例如，半导体层可以由多晶硅形成。
参考图11A和图12，存储电容器Cst的第一电极CE1可以在第一方向(例如，DR1方向)上延伸。在这种情况下，第二电极CE2可以不包括存储开口。第一电极CE1可以通过第一连接接触孔CNT1-1连接到第一中间连接电极155。
第一中间连接电极155可以通过第一连接接触孔CNT1-1连接到第一电极CE1，并且可以通过第二连接接触孔CNT1-2连接到节点连接线166。补偿源区S3可以通过第一中间连接电极155和节点连接线166连接到驱动栅电极G1。此外，节点连接线166可以通过第二接触孔CNT2连接到第一初始化漏区D4。
在本发明的示例性实施例中，初始化电压线VIL和前一扫描线SLp可以彼此重叠。在这种情况下，初始化电压线VIL可以与第二扫描线SL2的下扫描线143布置在同一层上。初始化电压线VIL可以与第一扫描线SL1间隔开。
参考图11A和图11B，连接布线FL可包括在第一方向(例如，DR1方向)上延伸的第一布线FL1’和在第二方向(例如，DR2方向)上延伸的第二布线FL2’。第一布线FL1’和第二布线FL2’可以包括突出部。
在本发明的示例性实施例中，第一布线FL1’可以与第三连接电极169重叠。在这种情况下，第一布线FL1’可以在第三连接电极169的延伸方向上持续地布置。在本发明的示例性实施例中，第一布线FL1’可以与驱动电压线PL重叠。此外，第一布线FL1’可以与像素电极310重叠。
第二布线FL2’可以在第二方向(例如，DR2方向)上延伸。例如，第二布线FL2’可以被布置为与发光控制线EM持续地重叠。
在本发明的本示例性实施例中，第一布线FL1’和第二布线FL2’可以被布置在不同的层上。例如，第一布线FL1’可以与屏蔽电极173布置在同一层上，而第二布线FL2’可以与第二扫描线SL2的上扫描线153布置在同一层上。例如，第二布线FL2’可以被布置在第一层间绝缘层114与第二层间绝缘层116之间。
参考图11A、图11B和图13，第一布线FL1’和第二布线FL2’可以通过显示区域DA中的接触孔连接。例如，第一布线FL1’可以通过第二中间接触孔CNTb连接到第二中间连接电极164。第二中间连接电极164可以通过第一中间接触孔CNTa连接到第二布线FL2’。相应地，数据信号可以从第二布线FL2’传输到第一布线FL1’。在本发明的本示例性实施例中，连接布线FL的第二布线FL2’可以与上扫描线153布置在同一层上以与发光控制线EM重叠，使得空间可以被利用。此外，可以防止与扫描线的串扰。
根据如上所描述的本发明的示例性实施例，提供了其中用于驱动显示元件的驱动电路包括由硅半导体形成的第一薄膜晶体管和由氧化物半导体形成的第二薄膜晶体管的显示装置，从而降低了功耗，并且使布置在非显示区域中的布线绕到显示区域中，从而减小了非显示区域的面积。
尽管以上已经示出并描述了本发明的示例性实施例，但是本领域普通技术人员将理解，可以在不脱离如所附权利要求所限定的本发明的精神和范围的情况下在形式上和细节上进行各种改变。

Claims (10)

1.一种显示装置，包括：
基板，包括：包括显示元件的显示区域和包括在所述显示区域外部的焊盘部分的非显示区域；
第一薄膜晶体管，被布置在所述显示区域中，并且包括：包括硅半导体的第一半导体层和与所述第一半导体层绝缘的第一栅电极；
第一绝缘层，覆盖所述第一栅电极；
第二薄膜晶体管，被布置在所述第一绝缘层上，并且包括：包括氧化物半导体的第二半导体层和与所述第二半导体层绝缘的第二栅电极；
第二绝缘层，覆盖所述第二栅电极；
第一电压线，在所述第二绝缘层上在第一方向上延伸；
数据线，与所述第一电压线间隔开；以及
在所述显示区域中的连接布线，所述连接布线将所述数据线连接到所述焊盘部分，
其中，所述连接布线包括在所述第一方向上延伸的第一部分和在与所述第一方向交叉的第二方向上延伸的第二部分，并且
其中，所述第一部分与所述第一电压线重叠。
2.根据权利要求1所述的显示装置，进一步包括第二电压线，所述第二电压线与所述第二部分重叠并且在所述第二方向上延伸。
3.根据权利要求2所述的显示装置，
其中，所述第二电压线被布置在所述第一绝缘层上。
4.根据权利要求2所述的显示装置，其中，所述第一部分包括第一突出部，所述第一突出部在所述第二方向上突出并且与所述第二电压线重叠。
5.根据权利要求2所述的显示装置，其中，所述第二薄膜晶体管进一步包括第三栅电极，所述第三栅电极被布置在所述第二半导体层下以与所述第二半导体层重叠。
6.根据权利要求5所述的显示装置，其中，所述第二电压线与所述第三栅电极布置在同一层上。
7.根据权利要求1所述的显示装置，其中，所述第二部分包括第二突出部，所述第二突出部在所述第一方向上突出并且与所述第一电压线重叠。
8.根据权利要求1所述的显示装置，进一步包括在所述第一电压线与所述连接布线之间的第一平坦化层。
9.一种显示装置，包括：
基板，包括显示区域和非显示区域，其中，所述非显示区域包括在所述显示区域外部的焊盘部分；
第一薄膜晶体管，被布置在所述显示区域中，并且包括：包括硅半导体的第一半导体层和与所述第一半导体层绝缘的第一栅电极；
第一绝缘层，覆盖所述第一栅电极；
第二薄膜晶体管，被布置在所述第一绝缘层上，并且包括：包括氧化物半导体的第二半导体层和与所述第二半导体层绝缘的第二栅电极；
第二绝缘层，覆盖所述第二栅电极；
第一电压线，在第一方向上延伸并且被布置在所述第二绝缘层上；
第一布线，在所述第一方向上延伸，与所述第一电压线邻近；
第一信号线，在与所述第一方向交叉的第二方向上延伸，其中，所述第一信号线与所述第一栅电极布置在同一层上；以及
第二布线，与所述第一信号线重叠并且在所述第二方向上延伸，
其中，所述第一布线通过所述显示区域中的接触孔连接到所述第二布线。
10.根据权利要求9所述的显示装置，进一步包括：
第一连接电极，被布置在所述第一绝缘层上；和
第二连接电极，通过第一接触孔连接到所述第一连接电极，并且被布置在所述第二绝缘层上，
其中，所述第一栅电极通过第二接触孔连接到所述第一连接电极，并且
所述第二连接电极通过第三接触孔连接到所述第二半导体层。
CN202010919705.9A 2019-09-05 2020-09-04 显示装置 Pending CN112447770A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2019-0110194 2019-09-05
KR1020190110194A KR20210029339A (ko) 2019-09-05 2019-09-05 표시 장치

Publications (1)

Publication Number Publication Date
CN112447770A true CN112447770A (zh) 2021-03-05

Family

ID=74736337

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010919705.9A Pending CN112447770A (zh) 2019-09-05 2020-09-04 显示装置

Country Status (3)

Country Link
US (2) US11574972B2 (zh)
KR (1) KR20210029339A (zh)
CN (1) CN112447770A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113870713A (zh) * 2021-09-29 2021-12-31 成都京东方光电科技有限公司 显示面板及显示装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210029339A (ko) 2019-09-05 2021-03-16 삼성디스플레이 주식회사 표시 장치
CN114190108A (zh) * 2020-07-15 2022-03-15 京东方科技集团股份有限公司 显示基板、显示面板和显示装置
KR20230117018A (ko) * 2022-01-28 2023-08-07 삼성디스플레이 주식회사 표시 장치

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101117725B1 (ko) 2009-11-11 2012-03-07 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 이의 제조 방법
KR101827340B1 (ko) * 2010-07-14 2018-02-09 삼성디스플레이 주식회사 액정 표시 장치
KR101980757B1 (ko) 2012-12-13 2019-05-21 엘지디스플레이 주식회사 유기발광 표시장치
KR102453950B1 (ko) * 2015-09-30 2022-10-17 엘지디스플레이 주식회사 표시장치와 그 구동 방법
TWI740908B (zh) 2016-03-11 2021-10-01 南韓商三星顯示器有限公司 顯示設備
KR102639568B1 (ko) 2016-03-11 2024-02-26 삼성디스플레이 주식회사 디스플레이 장치 및 그 제조 방법
KR20180030325A (ko) 2016-09-13 2018-03-22 삼성디스플레이 주식회사 표시장치
KR102352312B1 (ko) 2017-09-29 2022-01-19 삼성디스플레이 주식회사 표시 장치
CN108649035B (zh) * 2018-04-26 2019-08-16 武汉华星光电半导体显示技术有限公司 显示面板及其制作方法
KR102528500B1 (ko) 2018-07-19 2023-05-04 삼성디스플레이 주식회사 표시 장치
KR20210029339A (ko) 2019-09-05 2021-03-16 삼성디스플레이 주식회사 표시 장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113870713A (zh) * 2021-09-29 2021-12-31 成都京东方光电科技有限公司 显示面板及显示装置
CN113870713B (zh) * 2021-09-29 2023-11-07 成都京东方光电科技有限公司 显示面板及显示装置

Also Published As

Publication number Publication date
US11574972B2 (en) 2023-02-07
KR20210029339A (ko) 2021-03-16
US20230146196A1 (en) 2023-05-11
US20210074783A1 (en) 2021-03-11
US11903266B2 (en) 2024-02-13

Similar Documents

Publication Publication Date Title
EP3770966B1 (en) Display apparatus
CN111326527B (zh) 包括屏蔽导电层的显示设备
EP3863052B1 (en) Display device
US11903266B2 (en) Display apparatus including a thin-film transistor including a silicon semiconductor and a thin-film transistor including an oxide semiconductor
KR20170127602A (ko) 디스플레이 장치
KR102671038B1 (ko) 디스플레이 장치
KR102692578B1 (ko) 박막트랜지스터 기판 및 이를 구비한 표시 장치
KR20210099706A (ko) 화소 및 표시장치
KR20210142055A (ko) 표시 장치
EP3832722A1 (en) Display device
KR20220097678A (ko) 디스플레이 장치
CN115132791A (zh) 显示装置
CN113823660A (zh) 显示设备
CN114628455A (zh) 显示面板
KR20210155444A (ko) 디스플레이 장치
CN221150018U (zh) 显示装置
US20230232683A1 (en) Display apparatus
KR20240098284A (ko) 디스플레이 장치
KR20230055471A (ko) 디스플레이 장치
KR20220088596A (ko) 표시 장치
KR20240144743A (ko) 표시 장치
KR20240144643A (ko) 디스플레이 장치
CN112490267A (zh) 显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination