CN112447701A - 封装结构及其制作方法 - Google Patents

封装结构及其制作方法 Download PDF

Info

Publication number
CN112447701A
CN112447701A CN202010891731.5A CN202010891731A CN112447701A CN 112447701 A CN112447701 A CN 112447701A CN 202010891731 A CN202010891731 A CN 202010891731A CN 112447701 A CN112447701 A CN 112447701A
Authority
CN
China
Prior art keywords
dam portion
adhesive material
passive device
wiring substrate
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010891731.5A
Other languages
English (en)
Inventor
胡宪斌
高金福
郑礼辉
卢思维
魏文信
潘志坚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN112447701A publication Critical patent/CN112447701A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16251—Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/163—Connection portion, e.g. seal
    • H01L2924/1631—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/163—Connection portion, e.g. seal
    • H01L2924/1632—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)

Abstract

一种封装结构包括线路衬底、半导体封装、盖结构、无源器件及障壁结构。半导体封装设置在线路衬底上且电连接到线路衬底。盖结构设置在线路衬底上且覆盖半导体封装。盖结构通过粘合材料贴合到线路衬底。无源器件在半导体封装与盖结构之间设置在线路衬底上。障壁结构将无源器件与盖结构及粘合材料隔开且障壁结构接触粘合材料。

Description

封装结构及其制作方法
技术领域
本公开实施例是有关一种封装结构，且具体来说涉及包括有障壁结构的一种封装结构及其制作方法。
背景技术
各种电子应用(例如，手机及其他移动电子装备)中所使用的半导体器件及集成电路通常是在单个半导体晶片上制造。晶片的管芯可以在晶片级(wafer level)下来与其他半导体器件或管芯一起进行处理及封装，且已针对晶片级封装开发了各种技术。
发明内容
本公开实施例提供一种封装结构，包括线路衬底、半导体封装、盖结构、无源器件以及障壁结构。半导体封装设置在所述线路衬底上且电连接到所述线路衬底。盖结构设置在所述线路衬底上且覆盖所述半导体封装，其中所述盖结构通过粘合材料贴合到所述线路衬底。无源器件设置在所述线路衬底上且在所述半导体封装与所述盖结构之间。障壁结构将所述无源器件与所述盖结构及所述粘合材料隔开，其中所述障壁结构接触所述粘合材料。
本公开实施例提供一种封装结构，包括线路衬底、中介层结构、多个半导体管芯、盖结构、多个无源器件以及多个障壁结构。中介层结构设置在所述线路衬底上且电连接到所述线路衬底。多个半导体管芯设置在所述中介层结构上且电连接到所述中介层结构。盖结构设置在所述线路衬底上且环绕所述中介层结构及所述多个半导体管芯，其中所述盖结构通过粘合材料贴合到所述线路衬底。多个无源器件设置在所述线路衬底上且在所述中介层结构与所述盖结构之间，其中所述多个无源器件具有面对所述盖结构的第一表面及与所述第一表面相对且面对所述中介层结构的第二表面。多个障壁结构设置在所述线路衬底上且在所述中介层结构与所述盖结构之间，其中所述多个障壁结构将所述多个无源器件的所述第一表面与所述盖结构及所述粘合材料隔开。
本公开实施例提供一种制作封装结构的方法，包括以下步驟：将半导体封装设置到线路衬底上；在所述线路衬底上邻近所述半导体封装设置无源器件；通过在所述线路衬底上施配聚合物墨水材料且将所述聚合物墨水材料固化以形成障壁结构而在所述线路衬底上邻近所述无源器件形成所述障壁结构；以及通过粘合材料将盖结构贴合在所述线路衬底上，其中所述障壁结构将所述无源器件与所述盖结构及所述粘合材料隔开，且所述粘合材料接触所述障壁结构。
附图说明
结合附图阅读以下详细说明，能最好地理解本公开的各个方面。注意，根据行业中的标准惯例，各种特征并非按比例绘制。事实上，为使论述清晰起见，可任意增大或减小各种特征的关键尺寸。
图1A到图1G是根据本公开一些示例性实施例的制作半导体封装的方法中的各个阶段的示意性剖视图。
图2A到图2C是根据本公开一些示例性实施例的制作封装结构的方法中的各个阶段的示意性剖视图。
图3是根据本公开一些示例性实施例的封装结构的放大剖视图。
图4是根据本公开一些其他示例性实施例的封装结构的放大剖视图。
图5是根据本公开一些其他示例性实施例的封装结构的放大剖视图。
图6是根据本公开一些其他示例性实施例的封装结构的放大剖视图。
图7是根据本公开一些其他示例性实施例的封装结构的放大剖视图。
图8是根据本公开一些示例性实施例的封装结构的俯视图。
图9是根据本公开一些其他示例性实施例的封装结构的俯视图。
图10是根据本公开一些其他示例性实施例的封装结构的俯视图。
图11是根据本公开一些其他示例性实施例的封装结构的俯视图。
图12是根据本公开一些其他示例性实施例的封装结构的俯视图。
图13是根据本公开一些其他示例性实施例的封装结构的示意性剖视图。
[符号的说明]
21、602：半导体管芯
21S、22S、114b：背侧表面
22：半导体管芯/管芯
100、100’：中介层结构
102：芯体部分
102a、SD1：第一表面
102b、SD2：第二表面
104：穿孔
106、602B、610：导电焊盘
110：电连接件
112、350：底部填充结构
114、606：绝缘密封体
114a、116s：顶表面
116：重布线结构
116a、604、608B：介电层
116b：金属化图案
118：导电端子
210、220：本体
211、221：有效面
212、222：连接焊盘
300：线路衬底/衬底
310、320：接触焊盘
330、608A：金属化层
340、612：导电球
410：热界面金属
510：盖结构
520：粘合材料
602A：半导体衬底
602C：钝化层
602D：后钝化层
602E：导通孔/导电杆
602F：保护层
608：重布线层
BS：障壁结构
CP1：覆盖部分
Cx：载体
DL：切割道
DP1：第一挡坝部分/挡坝部分
DP2：第二挡坝部分/挡坝部分
DP-Bs：底部区段
DP-Ms：中间区段
DP-Ts：顶部区段
H1、H2、H3：高度
LX1、LX2：长度
IM：聚合物墨水材料
PDx：无源器件
PDx1：第一无源器件/无源器件
PDx2：第二无源器件/无源器件
PDx3：第三无源器件/无源器件
PDx4：第四无源器件/无源器件
PD-Ts：顶表面
PKR：封装区
PS、PS1、PS2、PS3、PS4、PS5、PS6：封装结构
S1：第一侧壁
S2：第二侧壁
SD3：第三表面
SD4：第四表面
SM、SM2：半导体封装
Tx、Ty：厚度
W1、W1A、W1B、WX1、WX2：宽度
W1C：最大宽度
具体实施方式
以下公开内容提供诸多不同的实施例或实例以实施所提供主题的不同特征。下文阐述组件及排列的具体实例以简化本公开。当然，这些仅是实例且并不旨在进行限制。举例来说，在以下说明中，第二特征形成在第一特征之上或形成在第一特征上可包括其中第二特征与第一特征形成为直接接触的实施例，且还可包括其中在第二特征与第一特征之间可形成额外特征以使得所述第二特征与所述第一特征可能不直接接触的实施例。另外，本公开可在各种实例中重复使用参考编号和/或字母。此种重复是出于简化及清晰目的，而并非自身指示所论述的各种实施例和/或配置之间的关系。
此外，为易于说明起见，本文中可使用例如“在…下面(beneath)”、“在…下方(below)”、“下部的(lower)”、“在…上(on)”、“在…之上(over)”、“上覆在…上(overlying)”、“在…上方(above)”、“上部的(upper)”等空间相对性用语来阐述图中所说明的一个元件或特征与另一(其他)元件或特征之间的关系。除图中所绘示的取向之外，所述空间相对性用语还旨在囊括器件在使用或操作中的不同取向。装置可具有其他取向(旋转90度或处于其他取向)，且本文中所使用的空间相对性描述语可同样相应地进行解释。
还可包括其他特征及工艺。举例来说，可包括测试结构来辅助对三维(threedimensional，3D)封装或三维集成电路(3D integrated circuit，3DIC)器件进行验证测试。测试结构可包括例如形成在重布线层中或形成衬底上的测试焊盘，所述测试焊盘允许测试3D封装或3DIC、允许使用探针和/或探针卡等。可对中间结构以及最终结构执行验证测试。另外，本文中所公开的结构及方法可与包括在中间验证出已知良好管芯的测试方法结合使用以提高良率且降低成本。
随着线路衬底上的半导体封装(例如，晶片上芯片(chip-on-wafer，CoW)结构)的大小逐渐增大，无源器件与盖结构的粘合材料之间的封围宽度受到限制。换句话说，无源器件与粘合材料之间的空间减小，且存在粘合材料接触无源器件的风险。因此，可导致无源器件出现功能故障。另外，无源器件上的锡(Sn)晶须(tin whisker)也可能接触盖结构，从而导致电故障。在根据本公开的示例性实施例的封装结构中，所述封装结构包括将无源器件与盖结构及粘合材料隔开的至少一个障壁结构。如此，可避免粘合材料朝向无源器件渗出或漫延，因此可防止无源器件出现电故障和/或功能故障。
图1A到图1G是根据本公开一些示例性实施例的制作半导体封装的方法中的各个阶段的示意性剖视图。参照图1A，提供中介层结构100。在一些实施例中，中介层结构100包括芯体部分102及形成在芯体部分102中的多个穿孔104及导电焊盘106。在一些实施例中，芯体部分102是衬底，例如块状半导体衬底、绝缘体上硅(silicon on insulator，SOI)衬底或多层半导体材料衬底。衬底(芯体部分102)的半导体材料可以是硅、锗、硅锗、碳化硅、镓砷、磷化镓、磷化铟、砷化铟、锑化铟、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP、GaInAsP或其组合。在一些实施例中，芯体部分102经过掺杂或未经掺杂。
在一些实施例中，导电焊盘106形成在芯体部分102的第一表面102a上。在一些实施例中，穿孔104形成在芯体部分102中且与导电焊盘106连接。在一些实施例中，穿孔104以特定的深度延伸到芯体部分102中。在一些实施例中，穿孔104是衬底穿孔。在一些实施例中，当芯体部分102是硅衬底时，穿孔104是硅穿孔。在一些实施例中，可通过在芯体部分102中形成孔或凹槽且然后使用导电材料填充所述凹槽来形成穿孔104。在一些实施例中，可通过例如刻蚀、铣削、激光钻孔等形成凹槽。在一些实施例中，可通过电化学镀覆工艺、化学气相沉积(chemical vapor deposition，CVD)、原子层沉积(atomic layer deposition，ALD)或物理气相沉积(physical vapor deposition，PVD)形成导电材料，且所述导电材料可包括铜、钨、铝、银、金或其组合。在一些实施例中，与穿孔104连接的导电焊盘106可被形成为形成在中介层结构100上的重布线层的导电部分。在一些实施例中，导电焊盘106包括凸块下金属(under bump metallurgies，UBM)。在某些实施例中，中介层结构100可还包括形成在芯体部分102中的有源器件或无源器件，例如晶体管、电容器、电阻器或二极管无源器件。
如图1A中所示，芯体部分102具有多个封装区PKR及将所述多个封装区PKR中的每一者隔开的切割道DL。穿孔104及导电焊盘106在封装区PKR内形成在芯体部分102中。在一些实施例中，半导体管芯21及半导体管芯22在封装区PKR内设置在中介层结构100上或设置在芯体部分102上。半导体管芯21及半导体管芯22是从晶片单体化出的各别管芯。在一些实施例中，半导体管芯21包含相同的电路系统，例如器件及金属化图案，或者半导体管芯21是相同类型的管芯。在一些实施例中，半导体管芯22包含相同的电路系统，或者半导体管芯22是相同类型的管芯。在某些实施例中，半导体管芯21与半导体管芯22具有不同的电路系统或者是不同类型的管芯。在替代实施例中，半导体管芯21与半导体管芯22可具有相同的电路系统。
在一些实施例中，半导体管芯21可以是主管芯，而半导体管芯22是附属管芯。在一些实施例中，主管芯在每一封装区PKR的中心位置中排列在芯体部分102上，而附属管芯并排排列且与主管芯间隔开。在一些实施例中，附属管芯排列在主管芯旁边且围绕或环绕主管芯。在一个实施例中，在每一个封装区PKR中，四个或六个附属管芯围绕一个主管芯排列。
在某些实施例中，半导体管芯21的表面积大于半导体管芯22的表面积。另外，在一些实施例中，半导体管芯21与半导体管芯22可具有不同的大小，包括不同的表面积和/或不同的厚度。在一些实施例中，半导体管芯21可以是逻辑管芯，包括中央处理单元(centralprocessing unit，CPU)管芯、图形处理单元(graphics processing unit，GPU)管芯、系统芯片(system-on-a-chip，SoC)管芯、微控制器等。在一些实施例中，半导体管芯21是功率管理管芯，例如功率管理集成电路(power management integrated circuit，PMIC)管芯。在一些实施例中，半导体管芯22可以是存储器管芯，包括动态随机存取存储器(dynamicrandom access memory，DRAM)管芯、静态随机存取存储器(static random accessmemory，SRAM)管芯或高带宽存储器(high bandwidth memory，HBM)管芯。本公开并不仅限于此，且设置在芯体部分102上的半导体管芯的数目、大小及类型可基于产品要求来进行适当调整。
如图1A中所说明，半导体管芯21包括本体210及形成在本体210的有效面211上的连接焊盘212。在某些实施例中，连接焊盘212可还包括用于将半导体管芯21结合到其他结构的柱结构。在一些实施例中，半导体管芯22包括本体220及形成在本体220的有效面221上的连接焊盘222。在其他实施例中，连接焊盘222可还包括用于将管芯22结合到其他结构的柱结构。
在一些实施例中，例如通过电连接件110通过倒装芯片结合将半导体管芯21及半导体管芯22贴合到芯体部分102的第一表面102a。通过回焊工艺在连接焊盘212、222与导电焊盘106之间形成电连接件110，从而将半导体管芯21、22电连接及实体连接到中介层结构100的芯体部分102。在一些实施例中，电连接件110位于半导体管芯21、22与中介层结构100之间。在某些实施例中，半导体管芯21、22通过电连接件110电连接到穿孔104及导电焊盘106。在一个实施例中，电连接件110是微凸块，例如具有铜金属柱的微凸块。在另一实施例中，电连接件110是焊料凸块、无铅焊料凸块或微凸块，例如受控塌陷芯片连接(controlledcollapse chip connection，C4)凸块或包含铜柱的微凸块。在一些实施例中，半导体管芯21、22与芯体部分102之间的结合可以是焊料结合。在一些实施例中，半导体管芯21、22与芯体部分102之间的结合可以是直接的金属对金属结合，例如铜对铜结合。
参照图1B，在下一步骤中，可形成底部填充结构112以覆盖所述多个电连接件110且填充起半导体管芯21、22与中介层结构100之间的空间。在一些实施例中，底部填充结构112进一步覆盖半导体管芯21、22的侧壁且位于封装区PKR内。此后，可在中介层结构100之上(或在芯体部分102之上)形成绝缘密封体114以覆盖底部填充结构112且环绕半导体管芯21及22。
在一些实施例中，绝缘密封体114形成在封装区PKR中的芯体部分102的第一表面102a上且形成在切割道DL之上。在一些实施例中，绝缘密封体114是通过例如压缩模塑工艺或转移模塑形成。在一个实施例中，执行固化工艺来将绝缘密封体114固化。在一些实施例中，半导体管芯21、22及电连接件110被绝缘密封体114包封。在一些实施例中，可执行平坦化工艺(包括研磨或抛光)以局部地移除绝缘密封体114，从而暴露出半导体管芯21、22的背侧表面21S、22S。因此，半导体管芯21、22的背侧表面21S、22S与绝缘密封体114的顶表面114a齐平。顶表面114a与绝缘密封体114的背侧表面114b相对，其中背侧表面114b接触芯体部分102。
在一些实施例中，绝缘密封体114的材料包括聚合物(例如，环氧树脂、酚醛树脂、含硅树脂或其他适合的树脂)、具有低电容率(Dk)及低损耗角正切(Df)性质的介电材料、或其他适合的材料。在替代实施例中，绝缘密封体114可包含可接受的绝缘包封材料。在一些实施例中，绝缘密封体114可还包含可被添加到绝缘密封体114中以优化绝缘密封体114的热膨胀系数(coefficient of thermal expansion，CTE)的无机填料或无机化合物(例如二氧化硅、粘土等)。本公开并不仅限于此。
参照图1C，将图1B的结构颠倒或倒装并放置在载体Cx上，以使载体Cx直接接触半导体管芯21、22的背侧表面21S、22S及绝缘密封体114的顶表面114a。如图1C中所示，在此处理阶段处，中介层结构100尚未被薄化且具有厚度Tx。换句话说，穿孔104未显露出来且嵌置在中介层结构100的芯体部分102中。
参照图1D，对中介层100执行薄化工艺以局部地移除或薄化中介层结构100的芯体部分102，直到暴露出穿孔104且形成芯体部分102的第二表面102b为止。在一些实施例中，薄化工艺可包括背面研磨工艺、抛光工艺或刻蚀工艺。在一些实施例中，在薄化工艺之后，中介层结构100被薄化到厚度Ty。在一些实施例中，厚度Ty对厚度Tx的比率处于从约0.1到约0.5的范围。
参照图1E，在封装区PKR中的芯体部分102的第二表面102b上且在切割道DL之上形成重布线结构116。芯体部分102的第二表面102b与芯体部分102的第一表面102a相对。在一些实施例中，重布线结构116、芯体部分102、穿孔104及导电焊盘106构成中介层结构100’。在一些实施例中，重布线结构116将穿孔104电连接和/或将穿孔104与外部器件电连接。在某些实施例中，重布线结构116包括至少一个介电层116a及位于介电层116a中的金属化图案116b。在一些实施例中，金属化图案116b可包括焊盘、通孔和/或迹线，以对穿孔104进行内连且进一步将穿孔104连接到一个或多个外部器件。尽管图1E中示出一层介电层116a及一层金属化图案116b，但应注意，介电层116a及金属化图案116b的层数并不仅限于此，且可基于需要进行调整。
在一些实施例中，介电层116a的材料包括氧化硅、氮化硅、碳化硅、氮氧化硅或低介电常数介电材料(例如，磷硅酸盐玻璃材料、氟硅酸盐玻璃材料、硼磷硅酸盐玻璃材料、SiOC、旋涂玻璃材料、旋涂聚合物或硅碳材料)。在一些实施例中，可通过旋转涂布或沉积(包括化学气相沉积(CVD)、等离子体增强型化学气相沉积(plasma enhanced CVD，PECVD)、高密度等离子体-化学气相沉积(high density plasma-CVD，HDP-CVD)等)形成介电层116a。在一些实施例中，金属化图案116b包括凸块下金属(UBM)。在一些实施例中，金属化图案116b的形成可包括使用光刻技术及一种或多种刻蚀工艺来将介电层图案化，并将金属材料填充到图案化的介电层的开口中。可例如通过使用化学机械抛光工艺来移除介电层上的任何多余导电材料。在一些实施例中，金属化图案116b的材料包括铜、铝、钨、银及其组合。
如图1E中所说明，在金属化图案116b上设置多个导电端子118且将所述多个导电端子118电耦合到穿孔104。在一些实施例中，导电端子118放置在重布线结构116的顶表面116s上，并通过封装区PKR内的金属化图案116b电连接到穿孔104。在某些实施例中，导电端子118位于金属化图案116b上且实体贴合到金属化图案116b。在一些实施例中，导电端子118包括无铅焊料球、焊料球、球栅阵列(ball grid array，BGA)球、凸块、C4凸块或微凸块。在一些实施例中，导电端子118可包含导电材料，例如焊料、铜、铝、金、镍、银、钯、锡或其组合。在一些实施例中，通过以下方式形成导电端子118：通过例如蒸镀、电镀、印刷或焊料转移在重布线结构116上形成焊膏且然后回焊成所期望的凸块形状。在一些实施例中，通过植球等将导电端子118放置在重布线结构116上。在其他实施例中，通过以下方式形成导电端子118：通过溅镀、印刷、无电镀覆或电镀或CVD形成无焊料金属柱(例如铜柱)，且然后通过在金属柱上进行镀覆来形成无铅顶盖层。导电端子118可用于结合到外部器件或额外电气组件。在一些实施例中，导电端子118用于结合到线路衬底、半导体衬底或封装衬底。
参照图1F，在下一步骤中，沿着切割道DL将图1E中所示的结构切割或单体化以形成多个半导体封装SM。举例来说，执行切割工艺以沿着切割道DL切穿重布线结构116、芯体部分102及绝缘密封体114，以移除重布线结构116的部分、芯体部分102的部分及绝缘密封体114的部分。在一些实施例中，切割工艺或单体化工艺通常涉及使用旋转刀片或激光束进行切割。换句话说，切割工艺或单体化工艺是例如激光切分工艺、机械锯切工艺或其他适合的工艺。在一些实施例中，可对由框架(未示出)支撑的带(例如，切割带)执行切割工艺或单体化工艺。换句话说，可剥离载体Cx，并将结构转移到切割带上以执行切割工艺。在剥离载体Cx并执行切割工艺之后，可获得图1G中所说明的单体化的半导体封装SM。
图2A到图2C是根据本公开一些示例性实施例的制作封装结构的方法中的各个阶段的示意性剖视图。参照图2A，在示例性实施例中，通过导电端子118将图1G中获得的半导体封装SM安装或贴合到线路衬底300上。在一些实施例中，线路衬底300包括接触焊盘310、接触焊盘320、金属化层330及通孔(未示出)。在一些实施例中，接触焊盘310及接触焊盘320分别分布在线路衬底300的两个相对侧上且被暴露出来以用于与稍后形成的元件/特征电连接。在一些实施例中，金属化层330及通孔嵌置在线路衬底300中，并一起为线路衬底300提供布线功能，其中金属化层330及通孔电连接到接触焊盘310及接触焊盘320。换句话说，接触焊盘310中的至少一些接触焊盘310通过金属化层330及通孔电连接到接触焊盘320中的一些接触焊盘320。在一些实施例中，接触焊盘310及接触焊盘320可包括金属焊盘或金属合金焊盘。在一些实施例中，金属化层330的材料及通孔的材料可与接触焊盘310及接触焊盘320的材料实质上相同或类似。
此外，在一些实施例中，通过将导电端子118与接触焊盘310实体连接来将半导体封装SM结合到线路衬底300以形成堆叠结构。在某些实施例中，半导体封装SM电连接到线路衬底300。在一些实施例中，线路衬底300例如是有机柔性衬底或印刷电路板。在这些实施例中，导电端子118例如是芯片连接件。在一些实施例中，多个导电球340分别形成在衬底300上。如图2A中所说明，举例来说，导电球340连接到线路衬底300的接触焊盘320。换句话说，导电球340通过接触焊盘320电连接到线路衬底300。通过接触焊盘310及接触焊盘320，导电球340中的一些导电球340电连接到半导体封装SM(例如，半导体封装SM中包括的半导体管芯21及22)。在一些实施例中，导电球340例如是焊料球或BGA球。在一些实施例中，通过衬底上晶片上芯片(chip on wafer on substrate，CoWoS)封装工艺实体连接导电端子118与线路衬底300的接触焊盘310来将半导体封装SM结合到线路衬底300。另外，如图2A中所说明，无源器件PDx(集成无源器件或表面安装器件)可安装在线路衬底300上。举例来说，可通过焊接工艺将无源器件PDx安装在线路衬底300的接触焊盘310上。本公开并不仅限于此。在某些实施例中，无源器件PDx可安装在线路衬底上从而环绕半导体封装SM。
如图2A中进一步说明，在一些实施例中，形成底部填充结构350以填充起线路衬底300与半导体封装SM之间的空间。在某些实施例中，底部填充结构350填充起邻近的导电端子118之间的空间且覆盖导电端子118。举例来说，底部填充结构350环绕所述多个导电端子118。在一些实施例中，无源器件PDx被底部填充结构350暴露出来且与底部填充结构350保持一定距离。换句话说，底部填充结构350不覆盖无源器件PDx。
一般来说，半导体封装SM将进一步受到盖结构保护，所述盖结构通过粘合剂贴合到线路衬底300。期望避免粘合剂与无源器件PDx之间的接触。图2B到图13中说明用于阻挡粘合剂朝向无源器件PDx侵入的挡坝或障壁结构。额外益处是，障壁结构中的某些障壁结构还用于减轻锡晶须从无源器件PDx的生长，所述锡晶须可能接触盖结构且由于短路而导致器件故障。例如在图7、图10及图12中示出这种结构。
参照图2B，在下一步骤中，通过喷墨印刷或其他适合的沉积工艺在线路衬底300上形成障壁结构BS(或第一挡坝部分DP1)。举例来说，在一些实施例中，在线路衬底300上施配聚合物墨水材料IM，且然后将聚合物墨水材料IM固化以形成障壁结构BS(第一挡坝部分DP1)。在某些实施例中，在施配聚合物墨水材料IM之后，通过紫外线光的辐射将聚合物墨水材料固化。在一些实施例中，聚合物墨水材料IM被施配在线路衬底300上的位于无源器件PDx与盖结构510(在后续步骤中提供)之间的区域中，且与无源器件PDx及盖结构510间隔开。在一些实施例中，聚合物墨水材料IM是聚酰亚胺系聚合物材料、环氧树脂系聚合物材料或任何其他的聚合物系材料。然而，本公开并不仅限于此，且可使用任何其他适合的材料来形成障壁结构BS，只要其提供足够的障壁功能而不影响无源器件PDx的性能即可。
参照图2C，在一些实施例中，通过粘合材料520将盖结构510贴合到线路衬底300上。举例来说，盖结构510设置在线路衬底300上且环绕半导体封装SM及无源器件PDx。在一些实施例中，粘合材料520是导电粘合剂，但本公开并不仅限于此。在替代实施例中，粘合材料520可以是任何其他适合的粘合材料，只要可实现将盖结构510贴合到线路衬底300上即可。
在一些实施例中，盖结构510可以是用于热耗散的散热器。在一些实施例中，热界面金属410贴合在半导体封装SM的背侧上且夹置在盖结构510与半导体封装SM之间。在某些实施例中，热界面金属410填充起半导体封装SM与盖结构510之间的空间以进一步增强热耗散。
在示例性实施例中，当通过粘合材料520将盖结构510贴合到线路衬底300时，可能发生粘合材料520的渗出。粘合材料520可朝向无源器件PDx及半导体封装SM所位于的方向漫延。在一些实施例中，由于在无源器件PDx与盖结构510之间设置有障壁结构BS(第一挡坝部分DP1)，因此粘合材料520的漫延或渗出被障壁结构BS(第一挡坝部分DP1)阻挡。即，障壁结构BS(第一挡坝部分DP1)将无源器件PDx与盖结构510及粘合材料520隔开，同时与粘合材料520接触。在某些实施例中，障壁结构BS(第一挡坝部分DP1)与无源器件PDx及盖结构510间隔开特定距离，以防止粘合材料520过度漫延。通过使用障壁结构BS来防止粘合材料520朝向无源器件PDx漫延，可防止无源器件PDx出现电故障和/或功能故障。根据本公开的一些实施例，图2C中所示的结构可被视为封装结构PS。
在上述实施例中，将障壁结构BS说明为挡坝状部分(第一挡坝部分DP1)。以下章节中阐述障壁结构BS的各种其他设计。
图3是根据本公开一些示例性实施例的封装结构的放大剖视图。举例来说，图3是图2C中所示的封装结构PS的放大视图，因此使用相同的参考编号指代相同或相似的部件，且本文中将不再对其加以赘述。参照图3，障壁结构BS包括位于无源器件PDx与盖结构510之间的第一挡坝部分DP1。在一些实施例中，第一挡坝部分DP1具有面对盖结构510的第一侧壁S1及与第一侧壁S1相对且面对无源器件PDx的第二侧壁S2。举例来说，第一挡坝部分的第一侧壁S1接触粘合材料520以阻挡粘合材料520。此外，在一些实施例中，无源器件PDx具有面对盖结构510的第一表面SD1及与第一表面SD1相对且面对中介层结构100’的第二表面SD2(如图2C中所说明)。
在示例性实施例中，第一挡坝部分DP1的宽度W1从第一挡坝部分DP1的底部到顶部保持实质上恒定。在某些实施例中，宽度W1处于5μm到3000μm范围内，所述宽度可基于设计要求来进行调整。在一些实施例中，当宽度W1小于5μm时，其会给线路衬底300引入不期望的工艺不均匀性或不足的粘合强度，而导致第一挡坝部分DP1在来自粘合材料520的应力下断裂。在一些实施例中，第一挡坝部分DP1的高度H1大于无源器件PDx的高度H2。类似于上述实施例，由于第一挡坝部分DP1防止粘合材料520朝向无源器件PDx漫延，因此可防止无源器件PDx出现电故障和/或功能故障。
图4是根据本公开一些其他示例性实施例的封装结构的放大剖视图。图4中所示的实施例类似于图3中所示的实施例，因此使用相同的参考编号指代相同或相似的部件，且本文中将不再对其加以赘述。在图3中所示的配置中，将第一挡坝部分DP1的高度H1示出为大于无源器件PDx的高度H2。然而，本公开并不仅限于此。如图4中所说明，第一挡坝部分DP1的高度H1小于无源器件PDx的高度H2。在一些实施例中，当第一挡坝部分DP1与盖结构510之间的距离增大时，第一挡坝部分DP1的高度可减小。当第一挡坝部分DP1被排列成更远离盖结构510时，粘合材料520朝向第一挡坝部分DP1的漫延可变得不明显。换句话说，由于第一挡坝部分DP1与盖结构510的间距变大，因此粘合材料520进一步漫延，这导致漫延的粘合材料520的高度变低。如此，由于粘合材料520的有限漫延，第一挡坝部分DP1的高度可减小。在一些替代实施例中，第一挡坝部分DP1的高度可实质上等于无源器件PDx的高度。在某些实施例中，障壁结构BS(或第一挡坝部分DP1)的高度可处于10μm到2000μm范围内，所述高度可基于设计要求来进行调整。类似于上述实施例，由于第一挡坝部分DP1防止粘合材料520朝向无源器件PDx漫延，因此可防止无源器件PDx出现电故障和/或功能故障。
图5是根据本公开一些其他示例性实施例的封装结构的放大剖视图。图5中所示的实施例类似于图3中所示的实施例，因此使用相同的参考编号指代相同或相似的部件，且本文中将不再对其加以赘述。如图5中所说明，第一挡坝部分DP1可包括底部区段DP-Bs及与底部区段DP-Bs接合的顶部区段DP-Ts。在所说明的实施例中，第一挡坝部分DP1的宽度从底部区段DP-Bs到顶部区段DP-Ts减小。举例来说，在一些实施例中，底部区段DP-Bs的底部可具有宽度W1A，而顶部区段DP-Ts的顶部可具有宽度W1B，且第一挡坝部分DP1的宽度从W1A减小到W1B。在一些实施例中，可通过控制聚合物墨水材料的量以及施配并固化聚合物墨水材料的时间周期来调整第一挡坝部分DP1的形状或尺寸。类似于上述实施例，由于第一挡坝部分DP1防止粘合材料520朝向无源器件PDx漫延，因此可防止无源器件PDx出现电故障和/或功能故障。
图6是根据本公开一些其他示例性实施例的封装结构的放大剖视图。图6中所示的实施例类似于图3中所示的实施例，因此使用相同的参考编号指代相同或相似的部件，且本文中将不再对其加以赘述。如图6中所说明，第一挡坝部分DP1可包括依序接合的底部区段DP-Bs、中间区段DP-Ms及顶部区段DP-Ts，且其中底部区段DP-Bs、中间区段DP-Ms及顶部区段DP-Ts是在单个工艺中一起制造而成。在所说明的实施例中，第一挡坝部分DP1的宽度从底部区段DP-Bs到中间区段DP-Ms增大，且所述宽度从中间区段DP-Ms到顶部区段DP-Ts减小。举例来说，在一些实施例中，底部区段DP-Bs的底部可具有宽度W1A，中间区段DP-Ms可具有最大宽度W1C，而顶部区段DP-Ts的顶部可具有宽度W1B。在某些实施例中，第一挡坝部分DP1的宽度从W1A增大到W1C，且从W1C减小到W1B。类似于上述实施例，由于第一挡坝部分DP1防止粘合材料520朝向无源器件PDx漫延，因此可防止无源器件PDx出现电故障和/或功能故障。
图7是根据本公开一些其他示例性实施例的封装结构的放大剖视图。图7中所示的实施例类似于图3中所示的实施例，因此使用相同的参考编号指代相同或相似的部件，且本文中将不再对其加以赘述。如图7中所说明，障壁结构BS可包括覆盖部分CP1，覆盖部分CP1覆盖无源器件PDx的侧表面(第一表面SD1、第二表面SD2)及顶表面PD-Ts。在一些实施例中，无源器件PDx被覆盖部分CP1覆盖及封围，同时与覆盖部分CP1接触。在一些实施例中，可按照与形成挡坝部分DP1类似的方式形成覆盖部分CP1。举例来说，可将聚合物墨水材料IM(如图2B中所示)施配在线路衬底300上以环绕无源器件PDx，且将聚合物墨水材料IM固化以形成覆盖部分CP1。在一些实施例中，覆盖部分CP1的高度H3可大于无源器件PDx的高度H2。在替代实施例中，覆盖部分CP1的高度H3可实质上等于无源器件PDx的高度H2。此外，在一些实施例中，覆盖部分CP1的宽度可大于或实质上等于无源器件PDx的宽度以封围无源器件PDx。类似于上述实施例，由于覆盖部分CP1也防止粘合材料520朝向无源器件PDx漫延，因此可防止无源器件PDx出现电故障和/或功能故障。此外，通过使用覆盖部分CP1来保护无源器件PDx的顶表面PD-Ts，这可用于减轻锡晶须从无源器件PDx的生长，因此防止由于短路导致的器件故障。
图8是根据本公开一些示例性实施例的封装结构的俯视图。图8中所说明的封装结构PS1类似于图2C中所说明的封装结构PS，因此使用相同的参考编号指代相同或相似的部件，且本文中将不再对其加以赘述。如图8中所说明，封装结构PS1包括位于半导体封装SM旁边的第一无源器件PDx1及第二无源器件PDx2，其中在第一无源器件PDx1与盖结构510之间以及在第二无源器件PDx2与盖结构510之间设置障壁结构BS(第一挡坝部分DP1)。在一些实施例中，位于第一无源器件PDx1旁边的第一挡坝部分DP1具有宽度WX2及长度LX2，而位于第二无源器件PDx2旁边的第一挡坝部分DP1具有宽度WX1及长度LX1。在示例性实施例中，宽度WX1大于宽度WX2，且长度LX2大于长度LX1。从本公开实施例可知，可基于设计要求适当地调整第一挡坝部分DP1的长度及宽度。在一些实施例中，可适当地调整第一挡坝部分DP1的设计，只要第一挡坝部分DP1成功地将无源器件(PDx1、PDx2)与粘合材料520隔开即可。在示例性实施例中，第一挡坝部分DP1位于无源器件(PDx1、PDx2)的一个侧表面(第一表面SD1)处以防止粘合材料520朝向无源器件(PDx1、PDx2)漫延。在某些实施例中，第一挡坝部分DP1位于无源器件(PDx1、PDx2)的最靠近盖结构510的表面处。
图9是根据本公开一些其他示例性实施例的封装结构的俯视图。图9中所说明的封装结构PS2类似于图8中所说明的封装结构PS1，因此使用相同的参考编号指代相同或相似的部件，且本文中将不再对其加以赘述。在图8中所示的配置中，第一挡坝部分DP1位于无源器件(PDx1、PDx2)的一个侧表面(第一表面SD1)处以保护无源器件(PDx1、PDx2)。然而，本公开并不仅限于此。举例来说，如图9中所说明，在一些实施例中，位于第一无源器件PDx1旁边的第一挡坝部分DP1被形成为环绕第一无源器件PDx1的所有侧表面。在某些实施例中，第一无源器件PDx1被局限为位于由第一挡坝部分DP1环绕的区域中。此外，在某些实施例中，位于第二无源器件PDx2旁边的第一挡坝部分DP1被形成为环绕第二无源器件PDx2的第一表面SD1、第三表面SD3及第四表面SD4，同时使第二表面SD2暴露出来。另外，在上述实施例中，粘合材料520被示出为接触第一挡坝部分DP1的侧壁(例如，第一侧壁S1)。然而，本公开并不仅限于此。举例来说，在一些实施例中，当第一挡坝部分DP1与盖结构510保持特定距离时，则在一些情形中，粘合材料520可不会漫延成接触第一挡坝部分DP1。如图9中所说明，位于第一无源器件PDx1旁边的第一挡坝部分DP1的第一侧壁S1不接触粘合材料520。
图10是根据本公开一些其他示例性实施例的封装结构的俯视图。图10中所说明的封装结构PS3类似于图9中所说明的封装结构PS2，因此使用相同的参考编号指代相同或相似的部件，且本文中将不再对其加以赘述。在上述实施例中，障壁结构BS包括第一挡坝部分DP1或覆盖部分CP1。然而，本公开并不仅限于此，且在单个封装中障壁结构BS可包括第一挡坝部分DP1及覆盖部分CP1两者。
举例来说，如图10中所说明，封装结构PS3包括位于半导体封装SM旁边的第一无源器件PDx1、第二无源器件PDx2、第三无源器件PDx3及第四无源器件PDx4。在一些实施例中，在无源器件(PDx1、PDx2、PDx3、PDx4)与盖结构510之间设置障壁结构BS(第一挡坝部分DP1或覆盖部分CP1)，以将无源器件(PDx1、PDx2、PDx3、PDx4)与盖结构510及粘合材料520隔开。在一些实施例中，第一挡坝部分DP1环绕第一无源器件PDx1的所有侧壁。在一些实施例中，覆盖部分CP1覆盖第三无源器件PDx3的所有侧表面及顶表面。此外，在某些实施例中，另一第一挡坝部分DP1可环绕第二无源器件PDx2及第四无源器件PDx4两者的侧壁。在一些实施例中，底部填充结构350接触位于第二无源器件PDx2及第四无源器件PDx4旁边的第一挡坝部分DP1(障壁结构BS)。即，障壁结构BS也可防止底部填充结构350朝向无源器件(PDx1、PDx2、PDx3、PDx4)漫延。
在示例性实施例中，说明四个无源器件(PDx1、PDx2、PDx3、PDx4)。然而，本公开并不仅限于此，且可基于产品需求来调整位于封装结构中的无源器件的数目。此外，应注意，通过使用上述障壁结构BS的各种设计中的任一种或组合来保护无源器件中的每一者不受粘合材料520漫延的影响。
图11是根据本公开一些其他示例性实施例的封装结构的俯视图。图11中所说明的封装结构PS4类似于图10中所说明的封装结构PS3，因此使用相同的参考编号指代相同或相似的部件，且本文中将不再对其加以赘述。在上述实施例中，多个障壁结构BS(第一挡坝部分DP1和/或覆盖部分CP1)用于保护所述多个无源器件。然而，本公开并不仅限于此。举例来说，如图11中所说明，提供环绕所有无源器件(PDx1、PDx2、PDx3、PDx4)的单个第一挡坝部分DP1。在一些实施例中，第一挡坝部分DP1环绕且包绕所有无源器件(PDx1、PDx2、PDx3、PDx4)及半导体封装SM。在某些实施例中，第一挡坝部分DP1具有面对盖结构510的第一侧壁S1(外侧壁)以及与第一侧壁S1相对且面对无源器件(PDx1、PDx2、PDx3、PDx4)的第二侧壁S2(内侧壁)。在一些实施例中，粘合材料520接触第一侧壁S1(外侧壁)。换句话说，粘合材料520的漫延或渗出被第一挡坝部分DP1的第一侧壁S1阻挡。
图12是根据本公开一些其他示例性实施例的封装结构的俯视图。图12中所说明的封装结构PS5类似于图10中所说明的封装结构PS3，因此使用相同的参考编号指代相同或相似的部件，且本文中将不再对其加以赘述。如图12中所说明，位于第一无源器件PDx1及第三无源器件PDx3一侧上的第一挡坝部分DP1接触粘合材料520，以阻挡粘合材料520。在一些实施例中，第二挡坝部分DP2环绕第一无源器件PDx1以进一步保护第一无源器件PDx1。在某些实施例中，覆盖部分CP1位于第一挡坝部分DP1旁边以进一步保护及覆盖第三无源器件PDx3。类似地，位于第二无源器件PDx2及第四无源器件PDx4旁边的第一挡坝部分DP1及第二挡坝部分DP2被形成为环绕无源器件(PDx2、PDx4)的三个侧面。在某些实施例中，第二挡坝部分DP2位于第一挡坝部分DP1与无源器件PDx1之间且与无源器件(PDx2、PDx4)及第一挡坝部分DP1间隔开。在一些实施例中，第二挡坝部分DP2是在形成第一挡坝部分DP1之后形成。
在示例性实施例中，与先前所述的形成第一挡坝部分DP1及覆盖部分CP1的方法类似，可通过在线路衬底300上的位于第一挡坝部分DP1与无源器件(PDx1、PDx2、PDx3、PDx4)之间的区域中进一步施配聚合物墨水材料IM(如图2B中所述)来形成第二挡坝部分DP2。在某些实施例中，在将聚合物墨水材料IM固化之后，形成包括第一挡坝部分DP1、第二挡坝部分DP2及覆盖部分CP1的障壁结构BS。在一些实施例中，第二挡坝部分DP2与第一挡坝部分DP1及覆盖部分CP1隔开。在某些实施例中，第二挡坝部分DP2的高度不同于第一挡坝部分DP1的高度。然而，本公开并不仅限于此，且挡坝部分(DP1、DP2)的长度、宽度、高度及设计可根据前述实施例进行调整。通过使用第二挡坝部分DP2进一步确保对无源器件(PDx1、PDx2、PDx3、PDx4)的保护。举例来说，除第一挡坝部分DP1之外，第二挡坝部分DP2可用作额外的障壁层以增大粘合材料520的漫延路径且防止粘合材料520朝向无源器件(PDx1、PDx2、PDx3、PDx4)漫延。
图13是根据本公开一些其他示例性实施例的封装结构的示意性剖视图。图13中所说明的封装结构PS6类似于图2C中所说明的封装结构PS，因此使用相同的参考编号指代相同或相似的部件，且本文中将不再对其加以赘述。如图2C中所说明，半导体封装SM是指晶片上芯片(CoW)封装。然而，本公开并不仅限于此。举例来说，参照图13，提供半导体封装SM2来替换图2C中所示的半导体封装SM。
如图13中所示，半导体封装SM2包括半导体管芯602、介电层604、绝缘密封体606、重布线层608、导电焊盘610及导电球612。半导体管芯602位于介电层604上。绝缘密封体606位于介电层604上且环绕半导体管芯602。在一些实施例中，半导体管芯602包括半导体衬底602A、多个导电焊盘602B、钝化层602C、后钝化层602D、多个导电杆或导通孔602E及保护层602F。如图13中所说明，所述多个导电焊盘602B设置在半导体衬底602A上。钝化层602C形成在半导体衬底602A之上且具有局部地暴露出半导体衬底602A上的导电焊盘602B的开口。半导体衬底602A可以是块状硅衬底或绝缘体上硅(SOI)衬底，且还包括形成在半导体衬底602A中的有源组件(例如，晶体管等)及可选地包括无源组件(例如，电阻器、电容器、电感器等)。导电焊盘602B可以是铝焊盘、铜焊盘或其他适合的金属焊盘。钝化层602C可以是氧化硅层、氮化硅层、氮氧化硅层或由任何适合的介电材料形成的介电层。
此外，在一些实施例中，后钝化层602D可选地形成在钝化层602C之上。后钝化层602D覆盖钝化层602C且具有多个接触开口。导电焊盘602B通过后钝化层602D的接触开口局部地暴露出来。后钝化层602D可以是苯并环丁烯(benzocyclobutene，BCB)层、聚酰亚胺层、聚苯并噁唑(polybenzoxazole，PBO)层或由其他适合的聚合物形成的介电层。在一些实施例中，通过镀覆在导电焊盘602B上形成导电杆或导通孔602E。在一些实施例中，保护层602F形成在后钝化层602D上从而覆盖导电杆或导通孔602E以保护导电杆或导通孔602E。尽管本文中仅说明一个半导体管芯602，但应注意，本公开并不仅限于此，且半导体封装SM2中半导体管芯602的数目可多于一个。
此外，如图13中所说明，重布线层608形成在绝缘密封体606上且电连接到半导体管芯602。在一些实施例中，重布线层608的形成包括依序地交替形成一个或多个介电层608B与一个或多个金属化层608A。在某些实施例中，金属化层608A夹置在介电层608B之间。尽管本文中仅说明三层金属化层608A及四层介电层608B，然而本公开的范围并不仅限于本公开的实施例。在其他实施例中，金属化层608A及介电层608B的数目可基于产品需求来进行调整。在一些实施例中，金属化层608A电连接到半导体管芯602的导电杆602E。
在一些实施例中，多个导电焊盘610设置在金属化层608A的最顶层的暴露顶表面上以与导电球电连接。在某些实施例中，导电焊盘610例如是用于进行球安装的球下金属(under-ball metallurgy，UBM)图案。如图13中所示，导电焊盘610形成在重布线层608上且电连接到重布线层608。在一些实施例中，导电焊盘610的材料可包括铜、镍、钛、钨或其合金等，且可通过例如电镀工艺形成。在本公开中，导电焊盘610的数目不受限制，且可基于设计布局来选择。在一些替代实施例中，可省略导电焊盘610。换句话说，在后续步骤中形成的导电球612可直接设置在重布线层608上。
如图13中所说明，多个导电球612设置在导电焊盘610上且设置在重布线层608之上。在一些实施例中，可通过植球工艺或回焊工艺将导电球612设置在导电焊盘610上。在一些实施例中，导电球612例如是焊料球或球栅阵列(BGA)球。在一些实施例中，导电球612通过导电焊盘610连接到重布线层608。在某些实施例中，导电球612中的一些导电球612可通过重布线层608电连接到半导体管芯602。导电球612的数目不仅限于本公开，且可基于导电焊盘610的数目来指定及选择。
在示例性实施例中，通过倒装芯片结合将半导体封装SM2设置在线路衬底300上。在一些实施例中，半导体封装SM2通过导电球612电连接到线路衬底300的接触焊盘310。在某些实施例中，导电球612受到底部填充结构350的进一步保护。类似于上述实施例，由于障壁结构BS设置在线路衬底300上以防止粘合材料520朝向无源器件PDx漫延，因此可防止无源器件PDx出现电故障和/或功能故障。
封装结构包括将无源器件与盖结构及粘合材料隔开的至少一个障壁结构。如此，可避免粘合材料朝向无源器件渗出或漫延，因此可防止无源器件出现电故障和/或功能故障。此外，障壁结构可用于保护无源器件，并防止无源器件的锡(Sn)晶须触及到盖结构。另外，通过使用障壁结构，可减小无源器件与盖结构之间的封围宽度，因此可在线路衬底上安装更大的半导体封装。总的来说，可获得具有更好可靠性及性能的封装结构。
在本公开的一些实施例中，提供一种封装结构，所述封装结构包括线路衬底、半导体封装、盖结构、无源器件及障壁结构。所述半导体封装设置在所述线路衬底上且电连接到所述线路衬底。所述盖结构设置在所述线路衬底上且覆盖所述半导体封装，其中所述盖结构通过粘合材料贴合到所述线路衬底。所述无源器件在所述半导体封装与所述盖结构之间设置在所述线路衬底上。所述障壁结构将所述无源器件与所述盖结构及所述粘合材料隔开，其中所述障壁结构接触所述粘合材料。
在一些实施例中，所述第一挡坝部分包括底部段及顶部段，且所述第一挡坝部分的宽度从所述底部段到所述顶部段减小。在一些实施例中，所述第一挡坝部分包括底部段、中间段及顶部段，且所述第一挡坝部分的宽度从所述底部段到所述中间段增大，且所述宽度从所述中间段到所述顶部段减小。在一些实施例中，所述障壁结构包括覆盖部分，所述覆盖部分覆盖所述无源器件的侧表面及顶表面。在一些实施例中，所述覆盖部分接触所述无源器件。
在本公开的一些其他实施例中，提供一种封装结构，所述封装结构包括线路衬底、中介层结构、多个半导体管芯、盖结构、多个无源器件及多个障壁结构。所述中介层结构设置在所述线路衬底上且电连接到所述线路衬底。所述多个半导体管芯设置在所述中介层结构上且电连接到所述中介层结构。所述盖结构设置在所述线路衬底上且环绕所述中介层结构及所述多个半导体管芯，其中所述盖结构通过粘合材料贴合到所述线路衬底。所述多个无源器件在所述中介层结构与所述盖结构之间设置在所述线路衬底上，其中所述多个无源器件具有面对所述盖结构的第一表面及与所述第一表面相对且面对所述中介层结构的第二表面。所述多个障壁结构在所述中介层结构与所述盖结构之间设置在所述线路衬底上，其中所述多个障壁结构将所述多个无源器件的所述第一表面与所述盖结构及所述粘合材料隔开。
在一些实施例中，所述多个无源器件位于被所述第一挡坝部分环绕的区域中。在一些实施例中，所述第一挡坝部分包括底部段及顶部段，且所述第一挡坝部分的宽度从所述底部段到所述顶部段减小。在一些实施例中，所述多个障壁结构包括覆盖所述多个无源器件的所述第一表面、所述第二表面及顶表面的覆盖部分。
在本公开的又一实施例中，阐述一种制作封装结构的方法。所述方法包括以下步骤。将半导体封装设置在线路衬底上。在所述线路衬底上邻近所述半导体封装设置无源器件。通过在所述线路衬底上施配聚合物墨水材料且将所述聚合物墨水材料固化以形成障壁结构而在所述线路衬底上在所述无源器件周围形成所述障壁结构。通过粘合材料将盖结构贴合在所述线路衬底上，其中所述障壁结构将所述无源器件与所述盖结构及所述粘合材料隔开，且所述盖结构是以所述粘合材料接触所述障壁结构的方式贴合到线路衬底。
在一些实施例中，所述聚合物墨水材料在所述线路衬底上被施配成环绕所述无源器件。在一些实施例中，在形成所述第一挡坝部分之后，在所述线路衬底上的位于所述第一挡坝部分与所述无源器件之间的区域中进一步施配所述聚合物墨水材料，且在将所述聚合物墨水材料固化之后，形成包括第二挡坝部分的所述障壁结构，且所述第二挡坝部分与所述第一挡坝部分隔开。在一些实施例中，所述聚合物墨水材料被施配在所述线路衬底上与所述无源器件交叠的区域中以覆盖所述无源器件，且在将所述聚合物墨水材料固化之后，形成包括覆盖部分的所述障壁结构，所述覆盖部分覆盖所述无源器件的侧表面及顶表面。
上述内容概述了若干实施例的特征，以使所属领域的技术人员可更好地理解本公开的各方面。所属领域的技术人员应了解，他们可容易地使用本公开作为设计或修改其他工艺及结构的基础来施行与本文中所介绍的实施例相同的目的和/或实现与本文中所介绍的实施例相同的优点。所属领域的技术人员还应意识到这些等效构造并不背离本公开的精神及范围，且其可在不背离本公开的精神及范围的情况下在本文中做出各种变化、替代及更改。

Claims (10)

1.一种封装结构，包括：
线路衬底；
半导体封装，设置在所述线路衬底上且电连接到所述线路衬底；
盖结构，设置在所述线路衬底上且覆盖所述半导体封装，其中所述盖结构通过粘合材料贴合到所述线路衬底；
无源器件，设置在所述线路衬底上且在所述半导体封装与所述盖结构之间；以及
障壁结构，将所述无源器件与所述盖结构及所述粘合材料隔开，其中所述障壁结构接触所述粘合材料。
2.根据权利要求1所述的封装结构，其中所述障壁结构包括第一挡坝部分，所述第一挡坝部分位于所述无源器件与所述盖结构之间且与所述无源器件及所述盖结构间隔开，所述第一挡坝部分具有面对所述盖结构的第一侧壁及与所述第一侧壁相对且面对所述无源器件的第二侧壁，且所述第一挡坝部分的所述第一侧壁接触所述粘合材料。
3.根据权利要求2所述的封装结构，其中所述第一挡坝部分还环绕所述无源器件的侧表面。
4.根据权利要求2所述的封装结构，其中所述障壁结构还包括第二挡坝部分，所述第二挡坝部分位于所述第一挡坝部分与所述无源器件之间且与所述无源器件及所述第一挡坝部分间隔开。
5.一种封装结构，包括：
线路衬底；
中介层结构，设置在所述线路衬底上且电连接到所述线路衬底；
多个半导体管芯，设置在所述中介层结构上且电连接到所述中介层结构；
盖结构，设置在所述线路衬底上且环绕所述中介层结构及所述多个半导体管芯，其中所述盖结构通过粘合材料贴合到所述线路衬底；
多个无源器件，设置在所述线路衬底上且在所述中介层结构与所述盖结构之间，其中所述多个无源器件具有面对所述盖结构的第一表面及与所述第一表面相对且面对所述中介层结构的第二表面；以及
多个障壁结构，设置在所述线路衬底上且在所述中介层结构与所述盖结构之间，其中所述多个障壁结构将所述多个无源器件的所述第一表面与所述盖结构及所述粘合材料隔开。
6.根据权利要求5所述的封装结构，其中所述中介层结构通过多个导电端子电连接到所述线路衬底，且所述封装结构还包括环绕所述多个导电端子的底部填充结构，且所述多个障壁结构接触所述底部填充结构。
7.根据权利要求5所述的封装结构，其中所述多个障壁结构包括第一挡坝部分，所述第一挡坝部分位于所述多个无源器件与所述盖结构之间且与所述多个无源器件及所述盖结构间隔开，所述第一挡坝部分具有面对所述盖结构的第一侧壁及与所述第一侧壁相对且面对所述多个无源器件的第二侧壁，且所述第一挡坝部分的所述第一侧壁接触所述粘合材料。
8.根据权利要求7所述的封装结构，其中所述多个障壁结构还包括第二挡坝部分，所述第二挡坝部分位于所述第一挡坝部分与所述多个无源器件之间且与所述多个无源器件及所述第一挡坝部分间隔开，且所述第二挡坝部分的高度不同于所述第一挡坝部分的高度。
9.一种制作封装结构的方法，包括：
将半导体封装设置到线路衬底上；
在所述线路衬底上邻近所述半导体封装设置无源器件；
通过在所述线路衬底上施配聚合物墨水材料且将所述聚合物墨水材料固化以形成障壁结构而在所述线路衬底上邻近所述无源器件形成所述障壁结构；以及
通过粘合材料将盖结构贴合在所述线路衬底上，其中所述障壁结构将所述无源器件与所述盖结构及所述粘合材料隔开，且所述粘合材料接触所述障壁结构。
10.根据权利要求9所述的方法，其中所述聚合物墨水材料被施配在所述线路衬底上的位于所述无源器件与所述盖结构之间且与所述无源器件及所述盖结构间隔开的区域中，且在将所述聚合物墨水材料固化之后，是形成包括第一挡坝部分的障壁结构，所述第一挡坝部分具有面对所述盖结构的第一侧壁及与所述第一侧壁相对且面对所述无源器件的第二侧壁，且所述盖结构是贴合到所述线路衬底以使所述粘合材料接触所述第一侧壁。
CN202010891731.5A 2019-08-28 2020-08-27 封装结构及其制作方法 Pending CN112447701A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201962892563P 2019-08-28 2019-08-28
US62/892,563 2019-08-28
US16/846,400 US11456287B2 (en) 2019-08-28 2020-04-12 Package structure and method of fabricating the same
US16/846,400 2020-04-12

Publications (1)

Publication Number Publication Date
CN112447701A true CN112447701A (zh) 2021-03-05

Family

ID=74679986

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010891731.5A Pending CN112447701A (zh) 2019-08-28 2020-08-27 封装结构及其制作方法

Country Status (4)

Country Link
US (1) US11456287B2 (zh)
KR (1) KR102434613B1 (zh)
CN (1) CN112447701A (zh)
TW (1) TWI730879B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113097201A (zh) * 2021-04-01 2021-07-09 上海易卜半导体有限公司 半导体封装结构、方法、器件和电子产品
CN115938951A (zh) * 2021-08-19 2023-04-07 星科金朋私人有限公司 半导体器件以及在衬底上形成用于散热器/屏蔽结构的接地连接的凸块焊盘阵列的方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102020111482A1 (de) * 2019-08-28 2021-03-04 Taiwan Semiconductor Manufacturing Co., Ltd. Package-struktur und verfahren zu deren herstellung
FR3109466B1 (fr) * 2020-04-16 2024-05-17 St Microelectronics Grenoble 2 Dispositif de support d’une puce électronique et procédé de fabrication correspondant
US11521905B2 (en) * 2020-10-21 2022-12-06 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of manufacturing the same
KR20220072458A (ko) * 2020-11-25 2022-06-02 삼성전자주식회사 반도체 패키지 및 반도체 패키지의 제조 방법
US11682602B2 (en) 2021-02-04 2023-06-20 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method of manufacture
US11742218B2 (en) * 2021-05-07 2023-08-29 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device package having metal thermal interface material and method for forming the same
US11810896B2 (en) * 2021-05-18 2023-11-07 Western Digital Technologies, Inc. Substrate component layout and bonding method for increased package capacity

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI221343B (en) * 2003-10-21 2004-09-21 Advanced Semiconductor Eng Wafer structure for preventing contamination of bond pads during SMT process and process for the same
US7183657B2 (en) * 2004-09-23 2007-02-27 Texas Instruments Incorporated Semiconductor device having resin anti-bleed feature
US8115304B1 (en) * 2008-02-06 2012-02-14 Xilinx, Inc. Method of implementing a discrete element in an integrated circuit
JP2009302312A (ja) 2008-06-13 2009-12-24 Yamaha Corp 半導体装置用パッケージ本体、パッケージ、半導体装置、並びにマイクロフォンパッケージ
US9048233B2 (en) 2010-05-26 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package systems having interposers
US8797057B2 (en) 2011-02-11 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Testing of semiconductor chips with microbumps
US9000584B2 (en) 2011-12-28 2015-04-07 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor device with a molding compound and a method of forming the same
US9111949B2 (en) 2012-04-09 2015-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus of wafer level package for heterogeneous integration technology
US20130307153A1 (en) 2012-05-18 2013-11-21 International Business Machines Corporation Interconnect with titanium-oxide diffusion barrier
US9263511B2 (en) 2013-02-11 2016-02-16 Taiwan Semiconductor Manufacturing Co., Ltd. Package with metal-insulator-metal capacitor and method of manufacturing the same
US9048222B2 (en) 2013-03-06 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating interconnect structure for package-on-package devices
US9287194B2 (en) 2013-03-06 2016-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging devices and methods for semiconductor devices
US9368460B2 (en) 2013-03-15 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out interconnect structure and method for forming same
US9281254B2 (en) 2014-02-13 2016-03-08 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming integrated circuit package
WO2015174993A1 (en) 2014-05-15 2015-11-19 Intel Corporation Molded composite enclosure for integrated circuit assembly
US9496189B2 (en) 2014-06-13 2016-11-15 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked semiconductor devices and methods of forming same
KR20160102785A (ko) 2015-02-23 2016-08-31 삼성전기주식회사 반도체 패키지의 제조방법
US10157943B2 (en) 2016-01-22 2018-12-18 Omnivision Technologies, Inc. Trenched-bonding-dam device and manufacturing method for same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113097201A (zh) * 2021-04-01 2021-07-09 上海易卜半导体有限公司 半导体封装结构、方法、器件和电子产品
CN113097201B (zh) * 2021-04-01 2023-10-27 上海易卜半导体有限公司 半导体封装结构、方法、器件和电子产品
CN115938951A (zh) * 2021-08-19 2023-04-07 星科金朋私人有限公司 半导体器件以及在衬底上形成用于散热器/屏蔽结构的接地连接的凸块焊盘阵列的方法

Also Published As

Publication number Publication date
TW202109785A (zh) 2021-03-01
US11456287B2 (en) 2022-09-27
US20210066151A1 (en) 2021-03-04
KR102434613B1 (ko) 2022-08-19
TWI730879B (zh) 2021-06-11
KR20210028084A (ko) 2021-03-11

Similar Documents

Publication Publication Date Title
US11456287B2 (en) Package structure and method of fabricating the same
US11756855B2 (en) Method of fabricating package structure
CN110610907B (zh) 半导体结构和形成半导体结构的方法
US11164824B2 (en) Package structure and method of fabricating the same
US11450654B2 (en) Package structure and method of fabricating the same
US11424219B2 (en) Package structure and method of fabricating the same
TWI792217B (zh) 封裝結構
US20220278067A1 (en) Package structure including ipd and method of forming the same
US11855060B2 (en) Package structure and method of fabricating the same
US20230378019A1 (en) Package structure and method of fabricating the same
US20240006268A1 (en) Package structure and method of fabricating the same
CN110660752A (zh) 半导体装置封装体及其制造方法
US20220359476A1 (en) Package structure and method of fabricating the same
US11823887B2 (en) Package structure and method of fabricating the same
CN113140534A (zh) 封装结构和其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination