CN112442373A - 蚀刻组合物、使用蚀刻组合物蚀刻半导体器件的绝缘膜的方法以及制备半导体器件的方法 - Google Patents

蚀刻组合物、使用蚀刻组合物蚀刻半导体器件的绝缘膜的方法以及制备半导体器件的方法 Download PDF

Info

Publication number
CN112442373A
CN112442373A CN202010827110.0A CN202010827110A CN112442373A CN 112442373 A CN112442373 A CN 112442373A CN 202010827110 A CN202010827110 A CN 202010827110A CN 112442373 A CN112442373 A CN 112442373A
Authority
CN
China
Prior art keywords
etching
etching composition
film
substituted
unsubstituted
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010827110.0A
Other languages
English (en)
Inventor
金喆禹
李光国
郭宰熏
金荣汎
辛姃河
李宗昊
赵珍耿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Corp
SK Innovation Co Ltd
Original Assignee
SK Innovation Co Ltd
SK Materials Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Innovation Co Ltd, SK Materials Co Ltd filed Critical SK Innovation Co Ltd
Publication of CN112442373A publication Critical patent/CN112442373A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/06—Etching, surface-brightening or pickling compositions containing an inorganic acid with organic material
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/08—Etching, surface-brightening or pickling compositions containing an inorganic acid containing a fluorine compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Inorganic Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Weting (AREA)
  • Element Separation (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明涉及蚀刻组合物、使用蚀刻组合物蚀刻半导体器件的绝缘膜的方法以及制备半导体器件的方法。一种蚀刻组合物，其包含：磷酸、包含至少一个硅(Si)原子的硅烷化合物以及由下式1表示的有机磷酸酯：[式1]
Figure DDA0002636616240000011
其中，R1至R3独立地为氢或者取代或未取代的烃基基团，并且R1至R3的至少一个为取代或未取代的烃基基团。

Description

蚀刻组合物、使用蚀刻组合物蚀刻半导体器件的绝缘膜的方 法以及制备半导体器件的方法
相关申请的交叉引用
本申请要求于2019年8月29日在韩国知识产权局提交的第10-2019-0106888号韩国专利申请的优先权，其全部公开内容通过引用并入本文。
技术领域
本发明涉及一种蚀刻组合物，具体涉及一种具有高选择比的蚀刻组合物，其能够在使氧化物膜的蚀刻速率最小化的同时选择性地去除氮化物膜。
背景技术
氧化物膜(例如，氧化硅(SiO2)膜)和氮化物膜(例如，氮化硅(SiNx)膜)是代表性的绝缘膜，在半导体制造工艺中，氧化硅膜或氮化硅膜可以单独使用，也可以以一个以上的膜交替层叠的形式使用。另外，氧化物膜或氮化物膜还用作用于形成诸如金属布线的导电图形的硬质掩模。
在用于去除氮化物膜的湿法蚀刻工艺中，通常使用磷酸和去离子水的混合物。添加去离子水是为了防止蚀刻速率的降低和氮化物膜相对于氧化物膜的蚀刻选择性的改变；但是，即使供给的去离子水的量发生微小变化，在氮化物膜蚀刻去除工序中也会产生缺陷。另外，磷酸是强酸且具有腐蚀性，因此导致处理上的困难。
为了解决上述问题，存在使用磷酸(H3PO4)中包含氢氟酸(HF)、硝酸(HNO3)等的蚀刻组合物去除氮化物膜的常规已知技术。但是，该技术导致氮化物膜相对于氧化物膜的蚀刻选择比降低。
此外，还存在使用包含磷酸和硅酸盐或硅酸的蚀刻组合物的已知技术。然而，硅酸或硅酸盐具有产生可能影响基底的颗粒的问题，因此不适用于半导体制造工艺。
同时，当在湿法蚀刻工艺中使用磷酸以去除氮化物膜时，由于氮化物膜相比于氧化物膜的蚀刻选择比降低，因此不仅蚀刻氮化物膜而且蚀刻SOD氧化物膜，因此难以调节有效场氧化物高度(EFH)。因此，可能无法确保用于去除氮化物膜的足够的湿法蚀刻时间，或者可能需要额外的工艺，从而导致器件特性的改变并对其产生不利影响。
因此，当前需要具有高选择比的蚀刻组合物，其选择性地蚀刻氮化物膜至氧化物膜并且不会出现诸如在半导体制造工艺中产生颗粒的问题。
同时，作为添加到常规蚀刻组合物中的添加剂的基于硅烷的添加剂具有太低的溶解度以至于不能确保最佳溶解度，从而导致蚀刻溶液组合物中的颗粒沉淀和基底的异常生长。这样的颗粒可能残留在硅基底上，从而导致在其上实施的器件的缺陷，或者导致蚀刻或清洗工艺中使用的设备的故障。
此外，当蚀刻组合物长时间储存时，氮化物膜和氧化硅膜的蚀刻速度改变，从而改变了氮化物膜相对于氧化物膜的选择比。
发明内容
本发明的一方面提供了一种具有高选择比的蚀刻组合物，其可以在使氧化物膜的蚀刻速率最小化的同时选择性地去除氮化物膜，而不会引起诸如对器件特性造成不利影响的颗粒产生的问题。
本发明的另一方面提供了一种具有优异的储存稳定性的蚀刻组合物。
此外，本发明的另一方面提供了一种使用所述蚀刻组合物蚀刻绝缘膜的方法以及一种用于制造半导体器件的方法。
本发明旨在提供一种蚀刻组合物。根据本发明的实施方案，蚀刻组合物包括磷酸、包含至少一个硅(Si)原子的硅烷化合物和由式1表示的有机磷酸酯：
[式1]
Figure BDA0002636616220000031
在式1中，R1至R3独立地为氢或者取代或未取代的烃基基团，并且R1至R3的至少一个为取代或未取代的烃基基团。
烃基基团可以为取代或未取代的C1-C20烃基基团、取代或未取代的C2-C20烯基基团或者取代或未取代的C6-C20芳基基团。例如，R1至R3可以为取代或未取代的C1-C10烷基基团、取代或未取代的C2-C10烯基基团或者取代或未取代的C6-C10芳基基团。
式1可以为选自以下结构(1)至(27)中的一种：
Figure BDA0002636616220000032
Figure BDA0002636616220000041
Figure BDA0002636616220000051
硅烷化合物可以由式2表示：
[式2]
Figure BDA0002636616220000052
在式2中，R51至R54独立地为氢、取代或未取代的烃基基团或者取代或未取代的杂烃基基团，并且R51至R54独立地存在，或者其中两个或更多个形成通过杂原子连接的环。
蚀刻组合物可以包含70重量％至95重量％的量的磷酸、0.001重量％至5重量％的量的硅烷化合物以及0.001重量％至10重量％的量的有机磷酸酯。
蚀刻组合物可以进一步包含铵盐。
本发明提供了一种使用上述蚀刻组合物中的任意一种蚀刻绝缘膜的方法。
另外，本发明提供了一种用于制造半导体器件的方法，该方法包括在基底上顺序地形成隧道氧化物膜、多晶硅膜、缓冲氧化物膜和垫氮化物膜；通过选择性地刻蚀多晶硅膜、缓冲氧化物膜和垫氮化物膜形成沟槽；形成SOD氧化物膜以间隙填充沟槽；使用垫氮化物膜作为抛光停止膜对SOD氧化物膜进行化学机械抛光(CMP)工艺；使用上述蚀刻组合物中的任一种通过湿法蚀刻去除垫氮化物膜；去除缓冲氧化物膜。
附图说明
通过以下结合附图的详细描述，将更清楚地理解本发明的上述和其他方面、特征和其他优点，其中：
图1和图2是示出根据本发明的实施方案的蚀刻绝缘膜的方法的工艺截面图。
具体实施方式
本发明提供了一种蚀刻组合物，具体提供了一种具有高选择比的蚀刻组合物，其能够使氧化物膜的蚀刻速率最小化的同时选择性地去除氮化物膜，并且具有优异的储存稳定性。
本发明的蚀刻组合物包含磷酸。磷酸可以与氮化硅反应以蚀刻氮化硅膜，如以下反应式(1)所示与氮化硅反应：
3Si3N4+27H2O+4H3PO4→4(NH4)3PO4+9SiO2H2O(1)。
基于蚀刻组合物的总重量，以70重量％至95重量％的量包含磷酸。当以小于70重量％的量包含磷酸时，不容易去除氮化物膜。相反，当以大于95重量％的量包含磷酸时，不能获得氮化物膜相对于氧化物膜的高选择比。
例如，磷酸可以是以75％至95％的浓度包含磷酸的磷酸水溶液，但不限于此。对磷酸水溶液中所用的水没有特别限制，可以使用去离子水。
本发明的蚀刻组合物包括由下式1表示的有机磷酸酯：
[式1]
Figure BDA0002636616220000061
在式1中，R1至R3独立地为氢或者取代或未取代的烃基基团。烃基基团可以为取代或未取代的C1-C20烷基基团、取代或未取代的C2-C20烯基基团或者取代或未取代的C6-C20芳基基团。R1至R3可以彼此不同，或者其中两个或更多个可以相同。然而，R1至R3中的至少一个为取代或未取代的烃基基团，从而排除了全部是氢的情况。
例如，R1至R3可以为取代或未取代的C1-C20烷基基团，例如甲基、乙基或2-乙基己基；取代或未取代的C2-C20烯基基团，例如-CH2CH(＝CH2)；或者取代或未取代的C6-C20芳基基团，例如苄基。可以用卤素(例如Cl、F等)、烷氧基基团、-NO2等实现取代。
本发明中提供的由式1表示的有机磷酸酯为硅烷化合物提供了结构稳定性，防止硅烷化合物的分解或异常生长，从而抑制蚀刻组合物的凝胶化和氧化硅的蚀刻。
只要有机磷酸酯是由上式1表示，则蚀刻组合物中所包含的有机磷酸酯可以单独使用，或者可以将其两种以上混合使用。
本发明中所用的有机磷酸酯可以为具有以下结构(1)至(27)的有机磷酸酯：
Figure BDA0002636616220000071
Figure BDA0002636616220000081
Figure BDA0002636616220000091
式1的有机磷酸酯可以防止蚀刻组合物的凝胶化，并且可以基于蚀刻组合物的总重量以0.001重量％至10重量％的量添加。当以小于0.001重量％的量添加有机磷酸酯时，难以获得改善物理性能的效果(即降低凝胶化)，而如果添加量超过10重量％，则有机磷酸酯可能会凝胶化。
式1的有机磷酸酯的含量可以为例如0.001-5重量％、0.001-3重量％、0.001-2重量％、0.001-1重量％、0.005-5重量％、0.005-3重量％、0.005-2重量％、0.005-1重量％、0.01-5重量％、0.01-3重量％、0.01-2重量％、0.01-1重量％、0.05-5重量％、0.05-3重量％、0.05-2重量％、0.05-1重量％、0.1-5重量％、0.1-3重量％、0.1-2重量％、0.1-1重量％、0.5-5重量％、0.5-3重量％、0.5-2重量％或0.5-1重量％。
蚀刻组合物包含硅烷化合物。包含一个以上硅原子的任何硅烷化合物可以适当地用于本发明中。更优选地，硅烷化合物可以为由下式2表示的硅烷化合物：
[式2]
Figure BDA0002636616220000092
在式2中，R51至R54独立地为氢、取代或未取代的烃基基团(例如取代或未取代的C1-C20烃基基团)、或者取代或未取代的杂烃基基团(例如取代或未取代的C1-C20杂烃基基团)。R51至R54可以独立存在，或者其中两个或更多个可以形成通过杂原子连接的环。例如，R51至R54可以为氢、C1-C20烷基、C1-C20杂烷基等。在这种情况下，杂原子没有特别的限制，可以为N、S、O、P等。
基于蚀刻组合物的总重量，可以以0.005重量％至1重量％的量包含由式2表示的硅烷化合物。
此外，除了由式1表示的有机磷酸酯以外，蚀刻组合物还可以包含铵盐作为添加剂。
铵盐是具有铵离子的化合物，本领域中常规使用的那些也可以适当地用于本发明中。尽管没有特别限制，但铵盐可以为例如氨水、氯化铵、乙酸铵、磷酸铵、过氧二硫酸铵、硫酸铵、氟化铵等。这些可以单独使用或两种以上组合使用。
此外，本发明的蚀刻组合物可以进一步包含本领域常规使用的任选添加剂，以进一步改善蚀刻性能。添加剂可以为表面活性剂、金属离子螯合剂、腐蚀抑制剂等。
在本发明的蚀刻组合物中，其余为溶剂。溶剂可以为水，但不特别限于此。
本发明的蚀刻组合物用于通过蚀刻来选择性地从包括氧化物膜和氮化物膜的半导体器件中去除氮化物膜。氮化物膜包括硅氮化物(silicon nitride)膜，例如SiN膜、SiON膜等。
另外，氧化物膜可以为选自硅氧化物膜的至少一种膜，例如旋涂电介质(SOD)膜、高密度等离子体(HDP)膜、热氧化物膜、硼磷硅玻璃(BPSG)膜、磷硅酸盐玻璃(PSG)膜、硼硅酸盐玻璃(BSG)膜、聚硅氮烷(PSZ)薄膜、氟化硅酸盐玻璃(FSG)膜、低压原硅酸四乙酯(LPTEOS)膜、等离子体增强原硅酸四乙酯(PETEOS)膜、高温氧化物(HTO)膜、中温氧化物(MTO)膜、无掺杂硅酸盐玻璃(USG)膜、旋涂玻璃(SOG)膜、先进平坦化(APL)膜、原子膜沉积(ALD)膜、等离子体增强氧化物(PE-oxide)膜、O3-原硅酸四乙酯(O3-TEOS)膜或它们的组合。
涉及使用本发明的蚀刻组合物的蚀刻方法可以通过湿法蚀刻方法来进行，例如浸涂、喷涂等。
在图1和图2中示意了使用本发明的蚀刻组合物的蚀刻工艺的示例。图1和图2是示出闪存器件的器件隔离(device separation)工艺的示例性工艺截面图。
如图1所示，在基底10上顺序地形成隧道氧化物膜11、多晶硅膜12、缓冲氧化物膜13和垫氮化物膜14，然后选择性地刻蚀多晶硅膜12、缓冲氧化物膜13和垫氮化物膜14以形成沟槽。随后，形成SOD氧化物膜15直到沟槽被间隙填充，然后使用垫氮化物膜14作为抛光停止膜在SOD氧化物膜15上进行CMP工艺。
如图2所示，在使用本发明提供的蚀刻组合物通过湿法蚀刻去除垫氮化物膜14之后，在清洗工艺中去除缓冲氧化物膜13。结果，在场区域中形成器件隔离膜15A。
蚀刻工艺的温度可以在50℃至300℃的范围内，优选在100℃至200℃的范围，更优选在156℃至163℃的范围内，并且必要时考虑到其他工艺和因素，可以改变适当的温度。
这样，根据包括使用本发明的蚀刻组合物进行的蚀刻工艺的半导体器件的制造方法，当氮化物膜和氧化物膜交替堆叠或混合时，对氮化物膜进行选择性蚀刻是可行的。另外，可以通过防止颗粒的产生来确保该工艺的稳定性和可靠性，颗粒的产生在常规蚀刻工艺中是有问题的。
因此，这样的方法可以有效地应用于半导体器件制造工艺中的需要相对于氧化物膜选择性蚀刻氮化物膜的各种工艺。
实施例
在下文中，将通过实施例的方式详细描述本发明。以下实施例涉及本发明的实施例，但本发明不限于此。
实施例1
在半导体晶片上制备基底，在该基底上沉积有厚度为500埃
Figure BDA0002636616220000111
的氧化硅(SiOx)膜并沉积有厚度为
Figure BDA0002636616220000112
的氮化硅(SiN)膜。
如表1所示，添加99.4重量％的浓度为85％的磷酸(PA)、0.5重量％的3-氨基丙基硅烷三醇和0.1重量％的磷酸三甲酯(有机磷酸酯添加剂1)并混合以制备蚀刻组合物，使得总重量百分比变为100重量％。
实施例2
使用与实施例1相同的方法，不同之处在于不使用实施例1的有机磷酸酯添加剂1，而是使用磷酸三乙酯(有机磷酸酯添加剂2)。
实施例3
使用与实施例1相同的方法，不同之处在于不使用实施例1的有机磷酸酯添加剂1，而是使用磷酸三苯酯(有机磷酸酯添加剂3)。
实施例4
使用与实施例1相同的方法，不同之处在于不使用实施例1的有机磷酸酯添加剂1，而是使用三(2-氯乙基)磷酸酯(有机磷酸酯添加剂4)。
实施例5
使用与实施例1相同的方法，不同之处在于不使用实施例1的有机磷酸酯添加剂1，而是使用三(2-乙基己基)磷酸酯(有机磷酸酯添加剂5)。
比较例1
使用与实施例1相同的方法，不同之处在于不使用有机磷酸酯添加剂。
比较例2
使用与实施例1相同的方法，不同之处在于不使用实施例1的有机磷酸酯添加剂1，而是使用乙酸铵((NH4)OAc)。
<蚀刻组合物的制备和选择比的测定>
将实施例1至5和比较例1至2中获得的每种蚀刻组合物添加至圆形烧瓶中，加热60分钟以加热至158℃。然后将硅晶片浸入蚀刻组合物中持续720秒和6000秒以进行蚀刻工艺。
选择性地蚀刻其上形成有图案的硅晶片的表面，使用薄膜厚度测量设备椭圆偏振仪(NANO VIEW，SEMG-1000)测量蚀刻之前和之后的氧化硅膜和氮化硅膜的厚度。基于此，计算氧化硅膜的蚀刻速度(SiO E/R，
Figure BDA0002636616220000131
)和氮化物膜的蚀刻速度(SiN E/R，
Figure BDA0002636616220000132
)以及它们的选择比，其结果如表1所示。
选择比表示氮化物膜蚀刻速度与氧化物膜蚀刻速度的比率，蚀刻速度是通过将蚀刻前后的膜厚度差除以蚀刻时间(分钟)而计算出的值。
[表1]
Figure BDA0002636616220000133
*CE：比较例**EX：实施例
根据以上表1所示，可以看出，与比较例1和2相比，当将有机磷酸酯添加剂1至5作为添加剂添加至蚀刻组合物中时，表现出非常高的蚀刻选择比。此外，就氮化硅蚀刻速度(SiN E/R)而言，实施例1至5的蚀刻组合物与比较例1和2相比显示出显著优异的效果。结果，确认可以提供为了氮化硅膜的蚀刻工艺而被优化的蚀刻组合物。
基于上述结果，证实了使用本发明中建议的有机磷酸酯作为添加剂可以改善基于活性硅的结构稳定性。因此，可以提供具有改善的氮化硅膜蚀刻速度、选择比和蚀刻稳定性的蚀刻组合物。
[蚀刻组合物随时间的变化]
比较例1和实施例1的蚀刻组合物在约70℃下储存预定时间，并且每7天在相同条件下进行蚀刻测试。其结果示于表2。
[表2]
Figure BDA0002636616220000134
Figure BDA0002636616220000141
如以上表2所示，比较例1的蚀刻组合物在21天后显示出显著降低的蚀刻速度(SiNE/R)和选择比。但是，添加了有机磷酸酯添加剂1的实施例1的蚀刻组合物的蚀刻速度(SiNE/R和SiO E/R)和选择比几乎没有变化。这表明根据本发明的实施方案的蚀刻组合物不仅具有优异的蚀刻速度和选择比，而且具有优异的储存稳定性，因此即使长时间储存也可以维持优异的蚀刻特性。
这样的结果还表明有机磷酸酯添加剂1的结构稳定性作用可以保持抑制SiO蚀刻的功能，而不会发生3-氨基丙基硅烷三醇的异常生长或分解。
根据本发明的蚀刻组合物具有高的氮化物膜相对于氧化物膜的蚀刻选择比。
另外，使用本发明的蚀刻组合物可以防止在去除氮化物膜时损坏氧化物膜的膜质量或由于蚀刻氧化物膜而引起的电特性的劣化，并且防止颗粒的产生，从而改善器件特性。
尽管以上已经示出和描述了示例性实施方案，但是对于本领域技术人员而言显而易见的是，在不脱离由所附权利要求限定的本发明的范围的情况下，可以进行修改和变化。

Claims (9)

1.一种蚀刻组合物，其包含：
磷酸、包含至少一个硅(Si)原子的硅烷化合物以及由下式1表示的有机磷酸酯：
[式1]
Figure FDA0002636616210000011
其中，
R1至R3独立地为氢或者取代或未取代的烃基基团，并且R1至R3的至少一个为取代或未取代的烃基基团。
2.根据权利要求1所述的蚀刻组合物，其中，所述烃基基团为取代或未取代的C1-C20烷基基团、取代或未取代的C2-C20烯基基团或者取代或未取代的C6-C20芳基基团。
3.根据权利要求1所述的蚀刻组合物，其中，R1至R3是取代或未取代的C1-C10烷基基团或者取代或未取代的C6-C10芳基基团。
4.根据权利要求1所述的蚀刻组合物，其中式1的所述有机磷酸酯选自以下结构(1)至(27)：
Figure FDA0002636616210000012
Figure FDA0002636616210000021
Figure FDA0002636616210000031
5.根据权利要求1所述的蚀刻组合物，其中所述硅烷化合物由下式2表示：
[式2]
Figure FDA0002636616210000032
其中，在式2中，
R51至R54独立地为氢、取代或未取代的烃基基团或者取代或未取代的杂烃基基团，并且R51至R54独立地存在，或者其中两个或更多个形成通过杂原子连接的环。
6.根据权利要求1所述的蚀刻组合物，其中，所述蚀刻组合物包含70重量％至95重量％的量的磷酸、0.001重量％至5重量％的量的硅烷化合物以及0.001重量％至10重量％的量的有机磷酸酯。
7.根据权利要求1所述的蚀刻组合物，其进一步包含铵盐。
8.一种使用权利要求1至7中任一项所述的蚀刻组合物蚀刻绝缘膜的方法。
9.一种用于制造半导体器件的方法，其包括：
在基底上顺序地形成隧道氧化物膜、多晶硅膜、缓冲氧化物膜和垫氮化物膜；
通过选择性地刻蚀所述多晶硅膜、所述缓冲氧化物膜和所述垫氮化物膜形成沟槽；
形成SOD氧化物膜以间隙填充所述沟槽；
使用所述垫氮化物膜作为抛光停止膜对所述SOD氧化物膜进行化学机械抛光(CMP)工艺；
使用权利要求1至7中任一项所述的蚀刻组合物通过湿法蚀刻去除所述垫氮化物膜；
去除所述缓冲氧化物膜。
CN202010827110.0A 2019-08-29 2020-08-17 蚀刻组合物、使用蚀刻组合物蚀刻半导体器件的绝缘膜的方法以及制备半导体器件的方法 Pending CN112442373A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2019-0106888 2019-08-29
KR1020190106888A KR20210026307A (ko) 2019-08-29 2019-08-29 식각 조성물, 이를 이용한 절연막의 식각방법 및 반도체 소자의 제조방법

Publications (1)

Publication Number Publication Date
CN112442373A true CN112442373A (zh) 2021-03-05

Family

ID=74677844

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010827110.0A Pending CN112442373A (zh) 2019-08-29 2020-08-17 蚀刻组合物、使用蚀刻组合物蚀刻半导体器件的绝缘膜的方法以及制备半导体器件的方法

Country Status (5)

Country Link
US (1) US20210062088A1 (zh)
JP (1) JP2021034737A (zh)
KR (1) KR20210026307A (zh)
CN (1) CN112442373A (zh)
TW (1) TW202108747A (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102477260A (zh) * 2010-11-26 2012-05-30 安集微电子（上海）有限公司 一种化学机械抛光液
CN102817035A (zh) * 2012-09-10 2012-12-12 广州波耳化工材料有限公司 化学抛光剂
CN107345137A (zh) * 2016-05-04 2017-11-14 Oci有限公司 能够抑制颗粒出现的蚀刻溶液
US20190074188A1 (en) * 2017-09-06 2019-03-07 Entegris, Inc. Compositions and methods for etching silicon nitride-containing substrates
CN109841511A (zh) * 2017-11-24 2019-06-04 东友精细化工有限公司 绝缘层蚀刻剂组合物和使用其形成图案的方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004019134A1 (ja) * 2002-08-22 2004-03-04 Daikin Industries, Ltd. 剥離液
TWI661935B (zh) * 2014-06-13 2019-06-11 日商富士軟片股份有限公司 暫時接著用積層體、暫時接著用積層體的製造方法以及帶有元件晶圓的積層體
US11186771B2 (en) * 2017-06-05 2021-11-30 Versum Materials Us, Llc Etching solution for selectively removing silicon nitride during manufacture of a semiconductor device
KR102546609B1 (ko) * 2018-07-13 2023-06-23 오씨아이 주식회사 실리콘 기판 식각 용액
WO2020185762A1 (en) * 2019-03-11 2020-09-17 Versum Materials Us, Llc Etching solution and method for selectively removing silicon nitride during manufacture of a semiconductor device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102477260A (zh) * 2010-11-26 2012-05-30 安集微电子（上海）有限公司 一种化学机械抛光液
CN102817035A (zh) * 2012-09-10 2012-12-12 广州波耳化工材料有限公司 化学抛光剂
CN107345137A (zh) * 2016-05-04 2017-11-14 Oci有限公司 能够抑制颗粒出现的蚀刻溶液
US20190074188A1 (en) * 2017-09-06 2019-03-07 Entegris, Inc. Compositions and methods for etching silicon nitride-containing substrates
CN109841511A (zh) * 2017-11-24 2019-06-04 东友精细化工有限公司 绝缘层蚀刻剂组合物和使用其形成图案的方法

Also Published As

Publication number Publication date
KR20210026307A (ko) 2021-03-10
JP2021034737A (ja) 2021-03-01
US20210062088A1 (en) 2021-03-04
TW202108747A (zh) 2021-03-01

Similar Documents

Publication Publication Date Title
KR102545802B1 (ko) 식각용 조성물 및 이를 이용한 반도체 소자의 제조방법
TWI784168B (zh) 蝕刻劑組合物及矽烷化合物
TWI794500B (zh) 蝕刻劑組合物、蝕刻絕緣膜的方法、製造半導體裝置的方法、及矽烷化合物
KR20160010267A (ko) 식각용 조성물 및 이를 이용한 반도체 소자의 제조방법
CN111100641B (zh) 蚀刻组合物、用于蚀刻半导体器件的绝缘层的方法以及用于制备半导体器件的方法
CN111100640B (zh) 用于蚀刻组合物的添加剂、其制备方法和包含其的蚀刻组合物
CN112011341B (zh) 刻蚀用组合物、刻蚀绝缘体的方法和制造半导体器件的方法以及新型化合物
KR102576575B1 (ko) 식각 조성물, 이를 이용한 절연막의 식각방법 및 반도체 소자의 제조방법
CN112442373A (zh) 蚀刻组合物、使用蚀刻组合物蚀刻半导体器件的绝缘膜的方法以及制备半导体器件的方法
CN112442372B (zh) 蚀刻组合物，使用其蚀刻半导体器件的绝缘膜的方法以及制备半导体器件的方法
KR20200057288A (ko) 식각액 조성물, 절연막의 식각방법 및 반도체 소자의 제조방법
TWI837418B (zh) 蝕刻組合物、使用彼蝕刻半導體元件之絕緣膜的方法、以及製備半導體元件的方法
KR102576574B1 (ko) 식각 조성물, 이를 이용한 절연막의 식각방법 및 반도체 소자의 제조방법
KR102576576B1 (ko) 식각 조성물, 이를 이용한 절연막의 식각방법 및 반도체 소자의 제조방법
KR20200021826A (ko) 실리콘 질화막 식각 조성물

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20220309

Address after: 26 Chung Road, Chung Road District, Seoul, Korea

Applicant after: SK INNOVATION Co.,Ltd.

Applicant after: SK Corp.

Address before: Seoul, South Kerean

Applicant before: SK INNOVATION Co.,Ltd.

Applicant before: SK-Materials Co.,Ltd.

SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination