CN112436060A - 掺杂钾离子的薄膜晶体管及其制备方法 - Google Patents

掺杂钾离子的薄膜晶体管及其制备方法 Download PDF

Info

Publication number
CN112436060A
CN112436060A CN202011319010.3A CN202011319010A CN112436060A CN 112436060 A CN112436060 A CN 112436060A CN 202011319010 A CN202011319010 A CN 202011319010A CN 112436060 A CN112436060 A CN 112436060A
Authority
CN
China
Prior art keywords
metal oxide
oxide semiconductor
thin film
film transistor
nitrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011319010.3A
Other languages
English (en)
Inventor
曹一心
赵春
赵策洲
刘伊娜
杨莉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian Jiaotong Liverpool University
Original Assignee
Xian Jiaotong Liverpool University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian Jiaotong Liverpool University filed Critical Xian Jiaotong Liverpool University
Priority to CN202011319010.3A priority Critical patent/CN112436060A/zh
Publication of CN112436060A publication Critical patent/CN112436060A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本申请涉及一种掺杂钾离子的薄膜晶体管及其制备方法，该制备方法包括以下步骤：S1、提供绝缘衬底，对绝缘衬底进行预处理；S2、所示绝缘衬底具有相对的第一表面和第二表面，在第一表面上形成栅电极，并对栅电极和绝缘衬底进行表面处理；S3、在第二表面上制备绝缘层；S4、在绝缘层上制备金属氧化物半导体层，金属氧化物半导体层中掺杂钾离子；S5、在金属氧化物半导体层上形成源电极和漏电极。该掺杂钾离子的薄膜晶体管及其制备方法实现了薄膜晶体管低成本的制备，能实现大规模工业化生产的应用，同时，所制得的薄膜晶体管在突触特性测试中拥有更加优越的效果。

Description

掺杂钾离子的薄膜晶体管及其制备方法
技术领域
本发明涉及一种掺杂钾离子的薄膜晶体管及其制备方法，属于微纳器件技术领域。
背景技术
在基于CMOS的模拟电路中，一个简单的突触器件的能量消耗，例如兴奋性突触后电流的产生，可能比生物突触高100万倍。因此，使用一个电子设备来模拟突触功能受到了极大的关注，因为它可以显著地克服基于CMOS的模拟电路的局限性。一系列的两端设备，如记忆电阻器，相变存储器，原子开关存储器被提议模拟突触功能。
三端的薄膜晶体管相比于二端的而言，不需要额外的一个脉冲来激活器件。并且可以十分容易的控制器件的开启与关闭。然而，现有的三端的薄膜晶体管制作成本较高，不能满足大批量低成本的工业化生产需求。同时，传统的突触薄膜晶体管不具有优异的突触特性，无法更为精确的模拟突触功能。
发明内容
本发明的目的在于提供一种掺杂钾离子的薄膜晶体管及其制备方法，实现了薄膜晶体管低成本的制备，能实现大规模工业化生产的应用，同时，所制得的薄膜晶体管在突触特性测试中拥有更加优越的效果。
为达到上述目的，本发明提供如下技术方案：一种掺杂钾离子的薄膜晶体管的制备方法，包括以下步骤：
S1、提供绝缘衬底，对绝缘衬底进行预处理；
S2、所示绝缘衬底具有相对的第一表面和第二表面，在所述第一表面上形成栅电极，并对所述栅电极和绝缘衬底进行表面处理；
S3、在所述第二表面上制备绝缘层；
S4、在所述绝缘层上制备金属氧化物半导体层，所述金属氧化物半导体层中掺杂钾离子；
S5、在所述金属氧化物半导体层上形成源电极和漏电极。
进一步地，S4中，采用水溶液法制备所述金属氧化物半导体层，具体步骤如下：
提供金属氧化物半导体前驱体源，通过掺杂法制备掺杂钾离子的金属氧化物半导体前驱体源溶液；
以1000-6000RPM的转速旋涂所述金属氧化物半导体前驱体源溶液，随后在80-300℃的空气中，经预退火处理10min-1h，最后在200℃-300℃的空气中进行后退火处理，或者，进行深紫外光处理/紫外臭氧处理1-60min，得到所述金属氧化物半导体层。
进一步地，所述金属氧化物半导体前驱体源溶液中含有作为溶质的钾盐和金属氧化物，以及作为溶剂的去离子水、乙醇或2-巯基乙醇。
进一步地，所述钾盐选自氯化钾、硝酸钾或氢氧化钾中的任一种；和/或，所述金属氧化物选自氧化铟、氧化锌、氧化锡、锌锡氧、铟镓锌氧或铟锌氧中的任一种。
进一步地，在所述金属氧化物半导体前驱体源中，所述钾盐与金属氧化物的摩尔比为0.01～10：1。
进一步地，所述栅电极采用喷墨印刷工艺、丝网印刷工艺、光刻工艺、热蒸镀、磁控溅射或电子束蒸镀中的任一种方法在所述第一表面上形成；和/或，所述源电极和漏电极采用喷墨印刷工艺、丝网印刷工艺、光刻工艺、热蒸镀、磁控溅射或电子束蒸镀中的任一种方法在所述金属氧化物半导体层上形成。
进一步地，S3中，采用水溶液法制备所述绝缘层，具体步骤如下：
提供高介电常数绝缘层前驱体源溶液，以1000-6000RPM的转速在所述第二表面上旋涂所述高介电常数绝缘层前驱体源溶液，随后在80-300℃的空气中，经预退火处理10min-1h，最后在200℃-300℃的空气中进行后退火处理，或者，进行深紫外光处理/紫外臭氧处理1-60min。
进一步地，所述高介电常数绝缘层前驱体源溶液中含有作为溶质的乙酰丙酮盐和硝酸盐/氯化盐，以及作为溶剂的去离子水、乙醇或2-巯基乙醇。
进一步地，所述乙酰丙酮盐选自乙酰丙酮铝、乙酰丙酮镓、乙酰丙酮钇、乙酰丙酮钕、乙酰丙酮镧、乙酰丙酮钪或乙酰丙酮锆中的任一种；和/或，所述硝酸盐选自硝酸铝、硝酸镓、硝酸钇、硝酸钕、硝酸镧、硝酸钪、硝酸锆或硝酸氧锆中的任一种；和/或，所述氯化盐选自氯化铝、氯化镓、氯化钇、氯化钕、氯化镧、氯化钪、氯化锆或氯氧化锆中的任一种。
本申请还提供一种根据所述的掺杂钾离子的薄膜晶体管的制备方法所制得的掺杂钾离子的薄膜晶体管。
与现有技术相比，本发明的有益效果在于：
1)采用纯溶液法制备半导体层于氧化层，操作简单方便，实现了低成本的薄膜晶体管制备，设备和和原料投资较少可用于大面积薄膜晶体管的制备，实现大规模工业应用；
2)掺杂钾元素在金属氧化物半导体层中，相比于传统工艺制作的突触薄膜晶体管器件，金属氧化物半导体层中拥有更多的带正电荷的元素，因此传输特性曲线的回滞更大，使得在突触特性测试中拥有更加优越的效果；
3)使用多种双元高介电常数栅极绝缘层，相较于传统热氧化生长的SiO2器件，本发明提供的制备方法可以在低温条件下以极低的成本制备出具备高电容值的绝缘层以及工作电压极低且电学性能优良的的薄膜晶体管器件，制备工艺简单安全环保。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，并可依照说明书的内容予以实施，以下以本发明的较佳实施例并配合附图详细说明如后。
附图说明
图1为本发明一实施例所示的掺杂钾离子的薄膜晶体管的结构示意图；
图2为本发明一实施例所示的掺杂钾离子的薄膜晶体管与未掺杂的薄膜晶体管的传输特性曲线图对比。
具体实施方式
下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。
需要说明的是：本发明的“上”、“下”、“左”、“右”、“内”、“外”等用语只是参考附图对本发明进行说明，不作为限定用语。
请参见图1，本申请一实施例所示的掺杂钾离子的薄膜晶体管包括绝缘衬底1，该绝缘衬底1具有相对的第一表面和第二表面，其中，在第一表面上形成有栅电极2，在第二表面上依次设置有绝缘层3、金属氧化物半导体层4，以及源电极5和漏电极6，其中，金属氧化物半导体层4中掺杂有钾离子。
在本实施例中，该薄膜晶体管采用如下方法进行制备：
a)绝缘衬底1的预处理；
先用丙酮超声清洗衬底30分钟，再用乙醇超声清洗衬底30分钟，最后去离子水冲洗，氮气吹干；
b)制备栅电极2；
在绝缘衬底1的第一表面表面上形成栅电极2；
c)表面处理；
先将栅电极2与绝缘衬底1进行30分钟的表面清水处理，再进行深紫外光、紫外臭氧、氧等离子或空气等离子处理；
d)高介电常数绝缘层3；
提供高介电常数绝缘层3前驱体源溶液，以1000-6000RPM的转速在所述第二表面上旋涂所述高介电常数绝缘层3前驱体源溶液，随后在80-300℃的空气中，经预退火处理10min-1h，最后在200℃-300℃的空气中进行后退火处理，或者，进行深紫外光处理/紫外臭氧处理1-60min；
e)制备掺杂钾离子的金属氧化物半导体层4；
提供金属氧化物半导体前驱体源，通过掺杂法制备掺杂钾离子的金属氧化物半导体前驱体源溶液；
以1000-6000RPM的转速旋涂所述金属氧化物半导体前驱体源溶液，随后在80-300℃的空气中，经预退火处理10min-1h，最后在200℃-300℃的空气中进行后退火处理，或者，进行深紫外光处理/紫外臭氧处理1-60min，得到所述金属氧化物半导体层4；
f)源电极5和漏电极6的制备；
在金属氧化物半导体层4上分别形成源电极5和漏电极6。
在本实施例中，绝缘层3为氧化铝成分，由水溶液法形成高介电常数绝缘层3前驱体源溶液，再旋涂至绝缘衬底1上形成。该高介电常数绝缘层3前驱体源溶液为硝酸铝的水溶液，且硝酸铝的摩尔浓度为2.5mol/L。诚然，在其他实施例中，高介电常数绝缘层3前驱体源还可以是硝酸镓、硝酸钇、硝酸钕、硝酸镧、硝酸钪、硝酸锆、硝酸氧锆、氯化铝、氯化镓、氯化钇、氯化钕、氯化镧、氯化钪、氯化锆或氯氧化锆中的任一种。除了采用去离子水外，溶剂还可以是乙醇或2-巯基乙醇。
在本实施例中，金属氧化物半导体层4中的金属氧化物为氧化铟，其由水溶液法和掺杂法形成掺杂钾离子的金属氧化物半导体层4前驱体源溶液，再旋涂至绝缘层3上形成。该金属氧化物半导体层4前驱体源溶液中，采用氯化钾作为钾盐提供钾离子。诚然，在其他实施例中，钾盐还可以是硝酸钾或氢氧化钾，金属氧化物还可以选自氧化锌、氧化锡、锌锡氧、铟镓锌氧或铟锌氧中的任一种。并且，在所述金属氧化物半导体前驱体源中，所述钾盐与金属氧化物的摩尔比为0.01～10：1。
在本实施例中，采用热蒸度法在绝缘衬底1的第一表面上形成该栅电极2，使用掩膜板进行热蒸度法在金属氧化物半导体层4上分别形成源电极5和漏电极6。诚然，在其他实施例中，栅电极2、源电极5和漏电极6还可以采用喷墨印刷工艺、丝网印刷工艺、光刻工艺、磁控溅射或电子束蒸镀等方式进行制造。
请参见图2，本实施例中，左边图为在半导体层中掺杂了钾离子的薄膜晶体管传输特性曲线，右边为未在半导体层中掺杂钾离子的薄膜晶体管传输特性曲线。可以看出，掺杂钾离子与否的传输特性曲线图均有逆时针的回滞。但掺杂了钾离子的薄膜晶体管的回滞明显增大，这对增强器件的突触特性有明显的帮助。此外，从图中可以看出掺杂钾离子对器件的开启电压和开关比并没有明显的影响。
综上所述：本发明的薄膜晶体管具有以下优点：
1)采用纯溶液法制备半导体层于氧化层，操作简单方便，实现了低成本的薄膜晶体管制备，设备和和原料投资较少可用于大面积薄膜晶体管的制备，实现大规模工业应用；
2)掺杂钾元素在金属氧化物半导体层中，相比于传统工艺制作的突触薄膜晶体管器件，金属氧化物半导体层中拥有更多的带正电荷的元素，因此传输特性曲线的回滞更大，使得在突触特性测试中拥有更加优越的效果；
3)使用多种双元高介电常数栅极绝缘层，相较于传统热氧化生长的SiO2器件，本发明提供的制备方法可以在低温条件下以极低的成本制备出具备高电容值的绝缘层以及工作电压极低且电学性能优良的的薄膜晶体管器件，制备工艺简单安全环保。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种掺杂钾离子的薄膜晶体管的制备方法，其特征在于，包括以下步骤：
S1、提供绝缘衬底，对绝缘衬底进行预处理；
S2、所示绝缘衬底具有相对的第一表面和第二表面，在所述第一表面上形成栅电极，并对所述栅电极和绝缘衬底进行表面处理；
S3、在所述第二表面上制备绝缘层；
S4、在所述绝缘层上制备金属氧化物半导体层，所述金属氧化物半导体层中掺杂钾离子；
S5、在所述金属氧化物半导体层上形成源电极和漏电极。
2.如权利要求1所述的掺杂钾离子的薄膜晶体管的制备方法，其特征在于，S4中，采用水溶液法制备所述金属氧化物半导体层，具体步骤如下：
提供金属氧化物半导体前驱体源，通过掺杂法制备掺杂钾离子的金属氧化物半导体前驱体源溶液；
以1000-6000RPM的转速旋涂所述金属氧化物半导体前驱体源溶液，随后在80-300℃的空气中，经预退火处理10min-1h，最后在200℃-300℃的空气中进行后退火处理，或者，进行深紫外光处理/紫外臭氧处理1-60min，得到所述金属氧化物半导体层。
3.如权利要求2所述的掺杂钾离子的薄膜晶体管的制备方法，其特征在于，所述金属氧化物半导体前驱体源溶液中含有作为溶质的钾盐和金属氧化物，以及作为溶剂的去离子水、乙醇或2-巯基乙醇。
4.如权利要求3所述的掺杂钾离子的薄膜晶体管的制备方法，其特征在于，所述钾盐选自氯化钾、硝酸钾或氢氧化钾中的任一种；和/或，所述金属氧化物选自氧化铟、氧化锌、氧化锡、锌锡氧、铟镓锌氧或铟锌氧中的任一种。
5.如权利要求4所述的掺杂钾离子的薄膜晶体管的制备方法，其特征在于，在所述金属氧化物半导体前驱体源中，所述钾盐与金属氧化物的摩尔比为0.01～10：1。
6.如权利要求1所述的掺杂钾离子的薄膜晶体管的制备方法，其特征在于，所述栅电极采用喷墨印刷工艺、丝网印刷工艺、光刻工艺、热蒸镀、磁控溅射或电子束蒸镀中的任一种方法在所述第一表面上形成；和/或，所述源电极和漏电极采用喷墨印刷工艺、丝网印刷工艺、光刻工艺、热蒸镀、磁控溅射或电子束蒸镀中的任一种方法在所述金属氧化物半导体层上形成。
7.如权利要求1所述的掺杂钾离子的薄膜晶体管的制备方法，其特征在于，S3中，采用水溶液法制备所述绝缘层，具体步骤如下：
提供高介电常数绝缘层前驱体源溶液，以1000-6000RPM的转速在所述第二表面上旋涂所述高介电常数绝缘层前驱体源溶液，随后在80-300℃的空气中，经预退火处理10min-1h，最后在200℃-300℃的空气中进行后退火处理，或者，进行深紫外光处理/紫外臭氧处理1-60min。
8.如权利要求7所述的掺杂钾离子的薄膜晶体管的制备方法，其特征在于，所述高介电常数绝缘层前驱体源溶液中含有作为溶质的乙酰丙酮盐和硝酸盐/氯化盐，以及作为溶剂的去离子水、乙醇或2-巯基乙醇。
9.如权利要求8所述的掺杂钾离子的薄膜晶体管的制备方法，其特征在于，所述乙酰丙酮盐选自乙酰丙酮铝、乙酰丙酮镓、乙酰丙酮钇、乙酰丙酮钕、乙酰丙酮镧、乙酰丙酮钪或乙酰丙酮锆中的任一种；和/或，所述硝酸盐选自硝酸铝、硝酸镓、硝酸钇、硝酸钕、硝酸镧、硝酸钪、硝酸锆或硝酸氧锆中的任一种；和/或，所述氯化盐选自氯化铝、氯化镓、氯化钇、氯化钕、氯化镧、氯化钪、氯化锆或氯氧化锆中的任一种。
10.根据权利要求1至9中任一项所述的掺杂钾离子的薄膜晶体管的制备方法所制得的掺杂钾离子的薄膜晶体管。
CN202011319010.3A 2020-11-23 2020-11-23 掺杂钾离子的薄膜晶体管及其制备方法 Pending CN112436060A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011319010.3A CN112436060A (zh) 2020-11-23 2020-11-23 掺杂钾离子的薄膜晶体管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011319010.3A CN112436060A (zh) 2020-11-23 2020-11-23 掺杂钾离子的薄膜晶体管及其制备方法

Publications (1)

Publication Number Publication Date
CN112436060A true CN112436060A (zh) 2021-03-02

Family

ID=74693528

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011319010.3A Pending CN112436060A (zh) 2020-11-23 2020-11-23 掺杂钾离子的薄膜晶体管及其制备方法

Country Status (1)

Country Link
CN (1) CN112436060A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113035946A (zh) * 2021-03-11 2021-06-25 西交利物浦大学 掺杂MXene的突触型薄膜晶体管及其制备方法
CN113471359A (zh) * 2021-05-21 2021-10-01 北京大学深圳研究生院 类神经突触器件及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106531635A (zh) * 2016-12-23 2017-03-22 中国地质大学（武汉） 一种p型氧化亚锡薄膜材料以及钾掺杂p型氧化亚锡薄膜材料的制备方法
KR101884561B1 (ko) * 2017-03-15 2018-08-01 국민대학교산학협력단 질소 도핑된 금속 산화물 반도체층을 구비하는 금속 산화물 박막 트랜지스터 및 이의 제조방법
CN109767988A (zh) * 2018-12-25 2019-05-17 西交利物浦大学 金属氧化物薄膜晶体管及其制备方法
CN110416310A (zh) * 2019-06-26 2019-11-05 西交利物浦大学 一种用双氧水提高抗辐射性的薄膜晶体管器件及制备方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106531635A (zh) * 2016-12-23 2017-03-22 中国地质大学（武汉） 一种p型氧化亚锡薄膜材料以及钾掺杂p型氧化亚锡薄膜材料的制备方法
KR101884561B1 (ko) * 2017-03-15 2018-08-01 국민대학교산학협력단 질소 도핑된 금속 산화물 반도체층을 구비하는 금속 산화물 박막 트랜지스터 및 이의 제조방법
CN109767988A (zh) * 2018-12-25 2019-05-17 西交利物浦大学 金属氧化物薄膜晶体管及其制备方法
CN110416310A (zh) * 2019-06-26 2019-11-05 西交利物浦大学 一种用双氧水提高抗辐射性的薄膜晶体管器件及制备方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113035946A (zh) * 2021-03-11 2021-06-25 西交利物浦大学 掺杂MXene的突触型薄膜晶体管及其制备方法
CN113471359A (zh) * 2021-05-21 2021-10-01 北京大学深圳研究生院 类神经突触器件及其制造方法

Similar Documents

Publication Publication Date Title
Troughton et al. Amorphous InGaZnO and metal oxide semiconductor devices: an overview and current status
Tiwari et al. Enabling high performance n-type metal oxide semiconductors at low temperatures for thin film transistors
Zhou et al. Artificial synapse emulated through fully aqueous solution-processed low-voltage In2O3 thin-film transistor with Gd2O3 solid electrolyte
KR101212626B1 (ko) 금속산화물 박막 및 그 제조 방법, 금속산화물 박막용 용액
CN112436060A (zh) 掺杂钾离子的薄膜晶体管及其制备方法
CN103779425B (zh) 一种铟镓锌氧化物半导体薄膜和铟镓锌氧化物tft制备方法
Zhou et al. Solution-processed chitosan-gated IZO-based transistors for mimicking synaptic plasticity
KR101460489B1 (ko) 산소 플라즈마 처리 공정이 포함된 졸겔(sol-gel)법을 이용한 산화물 반도체층 방법 및 이에 의해 제조된 산화물 반도체층
JP2007073705A (ja) 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP2009260254A (ja) 酸化物半導体薄膜用組成物、これを採用した電界効果トランジスタ及びその製造方法
CN104701328B (zh) 一种阵列基板及其制造方法、显示装置
CN112397392B (zh) 仿生突触晶体管及其制备方法
CN103779427A (zh) 一种氧化物薄膜晶体管及其制备方法
Li et al. Ferroelectric Hafnium Oxide Films for In‐Memory Computing Applications
CN112382573A (zh) 基于锂掺杂透明氧化物的突触型薄膜晶体管及其制备方法
CN103022077B (zh) 一种含氧化物薄膜晶体管的oled装置
US10777581B2 (en) Method for manufacturing IGZO thin-film transistor
He et al. Flexible oxide-based Schottky neuromorphic TFTs with configurable spiking dynamic functions
CN106653575A (zh) 低温制备氧化物薄膜的前驱体溶液及所制备的薄膜、薄膜晶体管
CN111129160B (zh) 基于氧化锆和氧化镧的透明薄膜晶体管器件及其制备方法
Lee et al. Solution-processed metal oxide dielectric films: Progress and outlook
CN113035946A (zh) 掺杂MXene的突触型薄膜晶体管及其制备方法
Min et al. Modulation of excitatory behavior by organic-inorganic hybrid electric-double-layers in polysilicon synaptic transistors
CN106856173A (zh) 有源层的制作方法、氧化物薄膜晶体管及其制作方法
KR20100010888A (ko) Ｚｔｏ 박막의 제조방법, 이를 적용한 박막 트랜지스터 및 박막 트랜지스터의 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination