CN112420102A - 一种高速静态随机存取存储器 - Google Patents

一种高速静态随机存取存储器 Download PDF

Info

Publication number
CN112420102A
CN112420102A CN202011396903.8A CN202011396903A CN112420102A CN 112420102 A CN112420102 A CN 112420102A CN 202011396903 A CN202011396903 A CN 202011396903A CN 112420102 A CN112420102 A CN 112420102A
Authority
CN
China
Prior art keywords
signal
switch
delay
precharge
turn
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN202011396903.8A
Other languages
English (en)
Inventor
王旭超
王刚刚
丰田达也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to CN202011396903.8A priority Critical patent/CN112420102A/zh
Publication of CN112420102A publication Critical patent/CN112420102A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Static Random-Access Memory (AREA)

Abstract

本发明涉及一种高速静态随机存取存储器，其配置有控制器的预充电电路，包括：第一开关，其第一端耦接至工作电压源，第二端耦接至SRAM的第一位线，且第一开关由第一导通信号控制；第二开关，其第一端耦接至工作电压源，第二端耦接至SRAM的第二位线，且第二开关由第二导通信号控制；和第三开关，耦合在第一位线和第二位线之间，第三开关由第三导通信号控制，其中，在预充电模式下，所述第三开关导通的时间点早于所述第一开关导通的时间点，且早于所述第二开关导通的时间点。

Description

一种高速静态随机存取存储器
技术领域
本发明属于充电技术领域，特别涉及一种高速静态随机存取存储器(SRAM)控制器。
背景技术
现有技术中(例如KR1020160129857A、KR100445927B1、KR100380908B1)，数据通过filp-flop结构存储在SRAM中。SRAM中的晶体管N1和N2的导通或截止状态由字线W的信号控制，使得要写入的数据被传送到位线BL和其反向信号线BLB，然后，该数据通过位线BL读出。当SRAM不执行写入操作或读取操作时，预充电电路中的晶体管由预充电信号PRE控制以将位线的电势预充电至a电平。电源电压VDD。然而，由于预充电电路的位线BL和其反向信号线BLB共享控制信号，因此在电路的操作期间可能导致大的瞬态电流。在当前可用的技术中，当前可用的SRAM器件在操作时具有较大的电路瞬态电流，结果，在SRAM操作期间，器件的操作余量将随着较大的电压降而减小。为了通过增加次级预充电电路的数量来减少电路瞬态电流，SRAM器件的整体电路尺寸增加，这导致成本增加并且不能满足产品小型化的趋势。
发明内容
本发明公开一种高速静态随机存取存储器，其通过对控制器进行预充电使得存储速度急速增加，其中预充电电路包括：
第一开关，其第一端耦接至工作电压源，第二端耦接至SRAM的第一位线，且第一开关由第一导通信号控制；
第二开关，其第一端耦接至工作电压源，第二端耦接至SRAM的第二位线，且第二开关由第二导通信号控制；和
第三开关，耦合在第一位线和第二位线之间，第三开关由第三导通信号控制，其中，在预充电模式下，所述第三开关导通的时间点早于所述第一开关导通的时间点，且早于所述第二开关导通的时间点。
所述的SRAM控制器的预充电电路，所述第一开关导通的时间点早于所述第二开关导通的时间点；所述第二开关导通的时间点早于所述第一开关导通的时间点；所述预充电电路还包括：
时序控制电路，用于产生第一导通信号，第二导通信号和第三导通信号。
所述的SRAM控制器的预充电电路，所述时序控制电路包括：
延迟电路，用于延迟预充电信号以产生第一延迟信号，第二延迟信号和第三延迟信号；和逻辑电路，用于根据第一延迟信号，第二延迟信号和第三延迟信号，产生第一导通信号，第二导通信号和第三导通信号，其中，当延迟电路接收到预充电信号时，预充电电路开始预充电模式。
所述的SRAM控制器的预充电电路，所述延迟电路包括：
第一延迟集合，包括至少一个第一延迟分量，并根据预充电信号产生第一延迟信号；
第二延迟集合，包括多个第二延迟分量，并根据预充电信号产生第二延迟信号；
第三延迟集，包括多个第三延迟分量，并根据预充电信号产生第三延迟信号；
其中，至少一个第一延迟分量的数量小于第二延迟分量的数量，至少一个第一延迟分量的数量小于第三延迟分量的数量，第二延迟分量的数量为小于第三延迟分量。
所述的SRAM控制器的预充电电路，所述延迟电路包括：
第一延迟集合，包括至少一个第一延迟分量，并根据预充电信号产生第一延迟信号；
第二延迟集合，包括至少一个第二延迟分量，并根据预充电信号产生第二延迟信号；
第三延迟集合，包括至少一个第三延迟分量，并根据预充电信号产生第三延迟信号；
其中第二延迟组的输入端耦接至第一延迟组的输出端，第三延迟组的输入端耦接至第二延迟组的输出端。
所述的SRAM控制器的预充电电路，所述逻辑电路还被配置为：
对第二延迟信号和第二延迟信号进行“或”运算，并将“或”运算的结果反转以产生第一导通信号；
对第二延迟信号和第三延迟信号进行“或”运算，并将“或”运算的结果反转以产生第二导通信号；和
比较第二延迟信号与第三延迟信号，对比较结果与第一延迟信号进行“或”运算，并将“或”运算的结果反转以产生第三导通信号。
所述的SRAM控制器的预充电电路，所述逻辑电路还被配置为：
对第一延迟信号和第二延迟信号进行“或”运算，并将“或”运算的结果反转以产生第二导通信号；
对第二延迟信号和第三延迟信号进行“或”运算，并将“或”运算的结果取反以产生第一导通信号；和
比较第二延迟信号和第三延迟信号，对比较结果和第一延迟信号进行“或”运算，并将“或”运算的结果取反以产生第三接通信号。
一种静态随机存取存储器(SRAM)控制器的预充电方法，包括：
通过第一开关接收第一导通信号以导通第一开关，并将工作电压传输至SRAM的第一位线；通过第二开关接收第二导通信号以导通第二开关并将工作电压传输至SRAM的第二位线；和通过第三开关接收第三导通信号以导通第三开关并使第一位线和第二位线的电压均等，其中，在预充电模式下，所述第三开关导通的时间点早于所述第一开关导通的时间点，且早于所述第二开关导通的时间点。
所述的预充电方法，其中，所述第一开关接通的时间点早于所述第二开关接通的时间点；所述第二开关接通的时间点早于所述第一开关接通的时间点。
附图说明
图1为一种静态随机存取存储器控制器的预充电方法的示意图。
具体实施方式
下面结合附图对本申请作进一步详细描述，有必要在此指出的是，以下具体实施方式只用于对本申请进行进一步的说明，不能理解为对本申请保护范围的限制，该领域的技术人员可以根据上述申请内容对本申请作出一些非本质的改进和调整。
实施例一。
本实施例的高速静态随机存取存储器的控制器的预充电电路，包括：
第一开关，其第一端耦接至工作电压源，第二端耦接至SRAM的第一位线，且第一开关由第一导通信号控制；
第二开关，其第一端耦接至工作电压源，第二端耦接至SRAM的第二位线，且第二开关由第二导通信号控制；和
第三开关，耦合在第一位线和第二位线之间，第三开关由第三导通信号控制，其中，在预充电模式下，所述第三开关导通的时间点早于所述第一开关导通的时间点，且早于所述第二开关导通的时间点。
所述的SRAM控制器的预充电电路，所述第一开关导通的时间点早于所述第二开关导通的时间点；所述第二开关导通的时间点早于所述第一开关导通的时间点；所述预充电电路还包括：
时序控制电路，用于产生第一导通信号，第二导通信号和第三导通信号。
所述的SRAM控制器的预充电电路，所述时序控制电路包括：
延迟电路，用于延迟预充电信号以产生第一延迟信号，第二延迟信号和第三延迟信号；和逻辑电路，用于根据第一延迟信号，第二延迟信号和第三延迟信号，产生第一导通信号，第二导通信号和第三导通信号，其中，当延迟电路接收到预充电信号时，预充电电路开始预充电模式。
所述的SRAM控制器的预充电电路，所述延迟电路包括：
第一延迟集合，包括至少一个第一延迟分量，并根据预充电信号产生第一延迟信号；
第二延迟集合，包括多个第二延迟分量，并根据预充电信号产生第二延迟信号；
第三延迟集，包括多个第三延迟分量，并根据预充电信号产生第三延迟信号；
其中，至少一个第一延迟分量的数量小于第二延迟分量的数量，至少一个第一延迟分量的数量小于第三延迟分量的数量，第二延迟分量的数量为小于第三延迟分量。
所述的SRAM控制器的预充电电路，所述延迟电路包括：
第一延迟集合，包括至少一个第一延迟分量，并根据预充电信号产生第一延迟信号；
第二延迟集合，包括至少一个第二延迟分量，并根据预充电信号产生第二延迟信号；
第三延迟集合，包括至少一个第三延迟分量，并根据预充电信号产生第三延迟信号；
其中第二延迟组的输入端耦接至第一延迟组的输出端，第三延迟组的输入端耦接至第二延迟组的输出端。
所述的SRAM控制器的预充电电路，所述逻辑电路还被配置为：
对第二延迟信号和第二延迟信号进行“或”运算，并将“或”运算的结果反转以产生第一导通信号；
对第二延迟信号和第三延迟信号进行“或”运算，并将“或”运算的结果反转以产生第二导通信号；和
比较第二延迟信号与第三延迟信号，对比较结果与第一延迟信号进行“或”运算，并将“或”运算的结果反转以产生第三导通信号。
所述的SRAM控制器的预充电电路，所述逻辑电路还被配置为：
对第一延迟信号和第二延迟信号进行“或”运算，并将“或”运算的结果反转以产生第二导通信号；
对第二延迟信号和第三延迟信号进行“或”运算，并将“或”运算的结果取反以产生第一导通信号；和
比较第二延迟信号和第三延迟信号，对比较结果和第一延迟信号进行“或”运算，并将“或”运算的结果取反以产生第三接通信号。
如图所示，为本发明一种静态随机存取存储器(SRAM)控制器的预充电方法的示意图，包括：
通过第一开关接收第一导通信号以导通第一开关，并将工作电压传输至SRAM的第一位线；通过第二开关接收第二导通信号以导通第二开关并将工作电压传输至SRAM的第二位线；和通过第三开关接收第三导通信号以导通第三开关并使第一位线和第二位线的电压均等，其中，在预充电模式下，所述第三开关导通的时间点早于所述第一开关导通的时间点，且早于所述第二开关导通的时间点。
所述的预充电方法，其中，所述第一开关接通的时间点早于所述第二开关接通的时间点；所述第二开关接通的时间点早于所述第一开关接通的时间点。
实施例二。
本实施例构造了一种高速静态随机存取存储器的控制器专用预充电电路，包括：
第一开关，其第一端耦接至工作电压源，第二端耦接至SRAM的第一位线，且第一开关由第一导通信号控制；第二开关，其第一端耦接至工作电压源，第二端耦接至SRAM的第二位线，且第二开关由第二导通信号控制；和第三开关，耦合在第一位线和第二位线之间，第三开关由第三导通信号控制，其中，在预充电模式下，所述第三开关导通的时间点早于所述第一开关导通的时间点，且早于所述第二开关导通的时间点。所述第一开关导通的时间点早于所述第二开关导通的时间点；所述第二开关导通的时间点早于所述第一开关导通的时间点；所述预充电电路还包括：时序控制电路，用于产生第一导通信号，第二导通信号和第三导通信号。所述时序控制电路包括：延迟电路，用于延迟预充电信号以产生第一延迟信号，第二延迟信号和第三延迟信号；和逻辑电路，用于根据第一延迟信号，第二延迟信号和第三延迟信号，产生第一导通信号，第二导通信号和第三导通信号，其中，当延迟电路接收到预充电信号时，预充电电路开始预充电模式。所述延迟电路包括：
第一延迟集合，包括至少一个第一延迟分量，并根据预充电信号产生第一延迟信号；
第二延迟集合，包括多个第二延迟分量，并根据预充电信号产生第二延迟信号；
第三延迟集，包括多个第三延迟分量，并根据预充电信号产生第三延迟信号；
其中，至少一个第一延迟分量的数量小于第二延迟分量的数量，至少一个第一延迟分量的数量小于第三延迟分量的数量，第二延迟分量的数量为小于第三延迟分量。
所述的SRAM控制器的预充电电路，所述逻辑电路还被配置为：
对第二延迟信号和第二延迟信号进行“或”运算，并将“或”运算的结果反转以产生第一导通信号；对第二延迟信号和第三延迟信号进行“或”运算，并将“或”运算的结果反转以产生第二导通信号；和比较第二延迟信号与第三延迟信号，对比较结果与第一延迟信号进行“或”运算，并将“或”运算的结果反转以产生第三导通信号。所述的SRAM控制器的预充电电路，所述逻辑电路还被配置为：对第一延迟信号和第二延迟信号进行“或”运算，并将“或”运算的结果反转以产生第二导通信号；对第二延迟信号和第三延迟信号进行“或”运算，并将“或”运算的结果取反以产生第一导通信号；和比较第二延迟信号和第三延迟信号，对比较结果和第一延迟信号进行“或”运算，并将“或”运算的结果取反以产生第三接通信号。
虽然上面已经参考各种实施例描述了本发明，但是应当理解，在不脱离本发明的范围的情况下，可以进行许多改变和修改。也就是说上面讨论的方法，系统和设备是示例。各种配置可以适当地省略，替换或添加各种过程或组件。例如，在替代配置中，可以以与所描述的顺序不同的顺序执行方法，和/或可以添加，省略和/或组合各种部件。而且，关于某些配置描述的特征可以以各种其他配置组合，如可以以类似的方式组合配置的不同方面和元素。此外，随着技术发展其中的元素可以更新，即许多元素是示例，并不限制本公开或权利要求的范围。
在说明书中给出了具体细节以提供对包括实现的示例性配置的透彻理解。然而，可以在没有这些具体细节的情况下实践配置例如，已经示出了众所周知的电路，过程，算法，结构和技术而没有不必要的细节，以避免模糊配置。该描述仅提供示例配置，并且不限制权利要求的范围，适用性或配置。相反，前面对配置的描述将为本领域技术人员提供用于实现所描述的技术的使能描述。在不脱离本公开的精神或范围的情况下，可以对元件的功能和布置进行各种改变。
综上，其旨在上述详细描述被认为是例示性的而非限制性的，并且应当理解，以上这些实施例应理解为仅用于说明本发明而不用于限制本发明的保护范围。在阅读了本发明的记载的内容之后，技术人员可以对本发明作各种改动或修改，这些等效变化和修饰同样落入本发明权利要求所限定的范围。

Claims (9)

1.一种高速静态随机存取存储器，其包括控制器以及用于所述控制器的预充电电路，其特征在于，所述预充电电路包括：
第一开关，其第一端耦接至工作电压源，第二端耦接至SRAM的第一位线，且第一开关由第一导通信号控制；
第二开关，其第一端耦接至工作电压源，第二端耦接至SRAM的第二位线，且第二开关由第二导通信号控制；和
第三开关，耦合在第一位线和第二位线之间，第三开关由第三导通信号控制，
其中，在预充电模式下，所述第三开关导通的时间点早于所述第一开关导通的时间点，且早于所述第二开关导通的时间点。
2.根据权利要求1所述的高速静态随机存取存储器，其特征在于，所述第一开关导通的时间点早于所述第二开关导通的时间点；所述第二开关导通的时间点早于所述第一开关导通的时间点；所述预充电电路还包括：
时序控制电路，用于产生第一导通信号，第二导通信号和第三导通信号。
3.根据权利要求2所述的高速静态随机存取存储器，其特征在于，所述时序控制电路包括：延迟电路，用于延迟预充电信号以产生第一延迟信号，第二延迟信号和第三延迟信号；和
逻辑电路，用于根据第一延迟信号，第二延迟信号和第三延迟信号，产生第一导通信号，第二导通信号和第三导通信号，
其中，当延迟电路接收到预充电信号时，预充电电路开始预充电模式。
4.根据权利要求3所述的高速静态随机存取存储器，其特征在于，所述延迟电路包括：
第一延迟集合，包括至少一个第一延迟分量，并根据预充电信号产生第一延迟信号；
第二延迟集合，包括多个第二延迟分量，并根据预充电信号产生第二延迟信号；
第三延迟集，包括多个第三延迟分量，并根据预充电信号产生第三延迟信号；
其中，至少一个第一延迟分量的数量小于第二延迟分量的数量，至少一个第一延迟分量的数量小于第三延迟分量的数量，第二延迟分量的数量为小于第三延迟分量。
5.根据权利要求3所述的高速静态随机存取存储器，其中，所述延迟电路包括：
第一延迟集合，包括至少一个第一延迟分量，并根据预充电信号产生第一延迟信号；
第二延迟集合，包括至少一个第二延迟分量，并根据预充电信号产生第二延迟信号；
第三延迟集合，包括至少一个第三延迟分量，并根据预充电信号产生第三延迟信号；
其中第二延迟组的输入端耦接至第一延迟组的输出端，第三延迟组的输入端耦接至第二延迟组的输出端。
6.根据权利要求5所述的高速静态随机存取存储器，其特征在于，所述逻辑电路还被配置为：对第二延迟信号和第二延迟信号进行“或”运算，并将“或”运算的结果反转以产生第一导通信号；
对第二延迟信号和第三延迟信号进行“或”运算，并将“或”运算的结果反转以产生第二导通信号；和
比较第二延迟信号与第三延迟信号，对比较结果与第一延迟信号进行“或”运算，并将“或”运算的结果反转以产生第三导通信号。
7.根据权利要求5所述的高速静态随机存取存储器，其特征在于，所述逻辑电路还被配置为：对第一延迟信号和第二延迟信号进行“或”运算，并将“或”运算的结果反转以产生第二导通信号；
对第二延迟信号和第三延迟信号进行“或”运算，并将“或”运算的结果取反以产生第一导通信号；和
比较第二延迟信号和第三延迟信号，对比较结果和第一延迟信号进行“或”运算，并将“或”运算的结果取反以产生第三接通信号。
8.一种高速静态随机存取存储器的控制器预充电方法，其特征在于，包括：
通过第一开关接收第一导通信号以导通第一开关，并将工作电压传输至SRAM的第一位线；通过第二开关接收第二导通信号以导通第二开关并将工作电压传输至SRAM的第二位线；和
通过第三开关接收第三导通信号以导通第三开关并使第一位线和第二位线的电压均等，
其中，在预充电模式下，所述第三开关导通的时间点早于所述第一开关导通的时间点，且早于所述第二开关导通的时间点。
9.根据权利要求8所述的预充电方法，其中，所述第一开关接通的时间点早于所述第二开关接通的时间点；所述第二开关接通的时间点早于所述第一开关接通的时间点。
CN202011396903.8A 2020-12-03 2020-12-03 一种高速静态随机存取存储器 Withdrawn CN112420102A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011396903.8A CN112420102A (zh) 2020-12-03 2020-12-03 一种高速静态随机存取存储器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011396903.8A CN112420102A (zh) 2020-12-03 2020-12-03 一种高速静态随机存取存储器

Publications (1)

Publication Number Publication Date
CN112420102A true CN112420102A (zh) 2021-02-26

Family

ID=74829173

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011396903.8A Withdrawn CN112420102A (zh) 2020-12-03 2020-12-03 一种高速静态随机存取存储器

Country Status (1)

Country Link
CN (1) CN112420102A (zh)

Similar Documents

Publication Publication Date Title
US7564728B2 (en) Semiconductor memory device and its driving method
TWI523034B (zh) 記憶體裝置與控制記憶體裝置的方法
US11238908B2 (en) Memory circuit and method of operating same
US9542998B1 (en) Write assist circuit integrated with leakage reduction circuit of a static random access memory for increasing the low voltage supply during write operations
US8331180B2 (en) Active bit line droop for read assist
US20220238144A1 (en) Systems and Methods for Controlling Power Management Operations in a Memory Device
US20240242762A1 (en) Bit Line Pre-Charge Circuit for Power Management Modes in Multi Bank SRAM
US9947388B2 (en) Reduced swing bit-line apparatus and method
CN112420102A (zh) 一种高速静态随机存取存储器
US20140146627A1 (en) Secondary bit line equalizer
TWI538407B (zh) 脈波寬度調節裝置
US20160358643A1 (en) Read and write apparatus and method for a dual port memory
JP2011159332A (ja) 半導体記憶装置
CN117711458B (zh) 半导体存储装置及降低其写恢复时间的方法、存储阵列
US6871155B2 (en) Sensing circuit for single bit-line semiconductor memory device
US7274620B2 (en) Semiconductor memory device
US10049724B2 (en) Aging tolerant register file
WO2021237537A1 (zh) 反相器、逻辑电路、字线电路、存储器及集成系统
CN117809708B (zh) 存储阵列及提高存储阵列的数据读取准确度的方法
US10937489B2 (en) Pre-charge circuit of SRAM controller and pre charging method thereof
US11521660B2 (en) Integrated circuit and operation method thereof
US11189342B2 (en) Memory macro and method of operating the same
CN110634518B (zh) Sram写操作追踪电路
KR20120126435A (ko) 전류 제어 장치
CN117854557A (zh) 存储阵列及驱动存储阵列的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
WW01 Invention patent application withdrawn after publication
WW01 Invention patent application withdrawn after publication

Application publication date: 20210226