CN112399662A - 发光二极管驱动装置与发光二极管驱动器 - Google Patents

Abstract

本发明介绍一种具有差分信号接口的发光二极管驱动装置，所述发光二极管驱动装置包括：N级发光二极管驱动器，其中第一级发光二极管驱动器接收第一数据包差分信号及第一时钟差分信号并输出第二数据包差分信号及第二时钟差分信号，第M级发光二极管驱动器接收第M数据包差分信号及第M时钟差分信号并输出第(M+1)数据包差分信号及第(M+1)时钟差分信号。

Description

发光二极管驱动装置与发光二极管驱动器

技术领域

本公开涉及一种发光二极管(light-emitting diode，LED)驱动装置。

背景技术

在LED显示系统中通常使用级联的LED驱动器传输接口。在级联的LED驱动器传输接口中，由于时钟信号及数据信号是单端信号，因此时钟信号及数据信号的传输速度会因时钟信号及数据信号的电压摆动范围、时钟信号线的寄生电容及环境噪声而受到限制。另外，级联的LED驱动器中的每一LED驱动器中的时钟信号与数据信号之间的偏差(skew)可能导致另一问题且进一步限制数据信号及时钟信号的传输速度。

近来，随着对高分辨率及更好性能的LED显示系统的需求的增长，需要一种更具创造性的技术对级联的LED驱动器的数据信号与时钟信号进行偏差消除来提高数据信号及时钟信号的传输速度。

本文中的任何内容均不应被视为承认本公开的任何部分为现有技术中的知识。

发明内容

本发明介绍一种LED驱动装置，所述LED驱动装置具有差分信号接口且对级联的LED驱动器的数据信号与时钟信号进行偏差消除。另外，LED驱动装置通过在级联的LED驱动器中不使用先进先出(first-in first-out，FIFO)存储器的情况下依序对级联的LED驱动器进行使能来降低功耗及芯片面积。

在本公开的实施例中，LED驱动装置包括：控制器，输出第一数据包差分信号及第一时钟差分信号；N级LED驱动器，其中所述N级LED驱动器中的第一级LED驱动器接收所述第一数据包差分信号及所述第一时钟差分信号并输出第二数据包差分信号及第二时钟差分信号，所述N级LED驱动器中的第M级LED驱动器接收第M数据包差分信号及第M时钟差分信号并输出第(M+1)数据包差分信号及第(M+1)时钟差分信号。

在本公开的实施例中，LED驱动器包括：差分输入数据包信号接收器，接收数据包差分信号；差分输入时钟信号接收器，接收时钟差分信号；差分输出数据包信号发射器，输出下一级数据包差分信号；差分输出时钟信号发射器，输出下一级时钟差分信号；以及时序控制电路，根据所述数据包差分信号及所述时钟差分信号控制所述下一级数据包差分信号与所述下一级时钟差分信号的输出时序。

总而言之，在本公开提供的LED驱动装置中，通过在级联的LED驱动器中不使用FIFO存储器的情况下依序对级联的LED驱动器进行使能，芯片面积及功耗成本会得到降低，且通过使用差分信号接口以及对级联的LED驱动器的数据信号与时钟信号进行偏差消除，数据信号及时钟信号的传输速度会得到提高。

为使前述内容更容易理解，以下详细阐述随附有图式的若干实施例。

附图说明

本公开包括附图以提供对本公开的进一步理解，且附图并入本说明书中并构成本说明书的一部分。图式示出本公开的示例性实施例且与说明一同用于阐释本公开的原理。

图1是根据本公开实施例的发光二极管(LED)驱动装置的示意图。

图2A至图2C是根据本公开不同实施例的LED驱动装置中的LED驱动器的示意图。

图3是根据本公开另一实施例的LED驱动装置中的发射器(transmitter，TX)及接收器(receiver，RX)的示意图。

图4是根据本公开另一实施例的LED驱动装置中的第M级LED驱动器中的TX与第(M+1)级LED驱动器中的RX之间的差分信号传输的示意图。

图5是根据本公开实施例的LED驱动装置中的LED驱动器的共模电压VCM信号以及时钟信号SCLK及数据信号DATA的信号流程。

图6是根据本公开另一实施例的LED驱动装置中的LED驱动器的VCM信号以及时钟信号SCLK及数据信号DATA的信号流程。

图7是根据本公开另一实施例的LED驱动装置的示意图。

图8是根据本公开实施例的LED驱动装置中的LED驱动器的使能信号DE以及时钟信号SCLK及数据信号DATA的信号流程。

图9是根据本公开实施例的依序对LED驱动装置中的LED驱动器进行使能的流程图。

图10是根据本公开实施例的依序对LED驱动装置中的LED驱动器的TX VCM信号进行设定的流程图。

图11是根据本公开另一实施例的依序对LED驱动装置中的LED驱动器进行使能的流程图。

图12是根据本公开另一实施例的依序对LED驱动装置中的LED驱动器的TX VCM信号进行设定的流程图。

图13是根据本公开另一实施例的LED驱动装置中的LED驱动器的示意图。

图14是根据本公开另一实施例的分频器的示意图。

符号说明

100、300：LED驱动装置

101、101a、101b、101c、101d、101a_1、101a_2、301：LED驱动器

102：控制器

103：发光二极管

201、201a：发射器

202、202a：接收器

202b：共模电压检测器

203：时序控制电路

1301：分频器

DATA：数据

Data：数据

Data Packet：数据包

SCLK：时钟信号

CLK：时钟信号

DLL：延迟锁定环

Scan Line：扫描线

RX：接收器

TX：发射器

DFF：寄存器

Deskew：偏差消除电路

DI、DO：差分输入、差分输出

VCM、VCM1、VCM：共模电压

S901～S903、S1001～S1003、S1101～S1103、S1201～S1202：步骤

R₀、R₁：电阻器

Mp1、Mp2、Mbp1：PMOS晶体管

Mn1、Mn2、Mbn1、Mbn2a、Mbn2b、Mn3a、Mn3b：NMOS晶体管

I_b：电流源

I_DC：第一偏置电流

AV_b1：第一误差电压信号

AV_b2：第二误差电压信号

VDD：电源电压

DATA_OUT+、DATA_OUT-：数据包差分信号

VREF：参考电压电平

DE：使能信号

D、DB：输入

DCLK、GCLK：信号

DFF1、DFF2、DFF3：D型触发器(DFF)

SCKIN：第M时钟差分信号

Q、QB：输入

具体实施方式

在下文中参照图式对本公开的实施例进行阐述。

图1是根据本公开实施例的LED驱动装置100的示意图。LED驱动装置100包括多个LED驱动器101、控制器102及多个LED 103。所述多个LED驱动器101包括从LED驱动器1到LED驱动器N的级联的N级LED驱动器，且N是正整数。控制器102将包括第一数据包差分信号的数据信号DATA及包括第一时钟差分信号的时钟信号SCLK输出到第一级LED驱动器1，第一级LED驱动器1接收第一数据包差分信号及第一时钟差分信号并将第二数据包差分信号及第二时钟差分信号输出到第二级LED驱动器2，且第M级LED驱动器M接收第M数据包差分信号及第M时钟差分信号并输出第(M+1)数据包差分信号及第(M+1)时钟差分信号，且M及N是正整数，M等于或小于N。第M数据包差分信号的频率是第M时钟差分信号的频率的K倍，且K是实数。

图2A是根据本公开实施例的LED驱动装置100中的LED驱动器101a的示意图。如图1及图2A中所示，第M级LED驱动器M包括差分输入(differential-input，DI)接收器(RX)202、时序控制电路203及DO(differential-output，DO)发射器(TX)201。LED驱动器M中的DI RX202接收第M数据包差分信号及第M时钟差分信号，其中DI RX 202的输出耦合到时序控制电路203的输入，且DO TX 201的输入耦合到时序控制电路203的输出。LED驱动器M将第(M+1)数据包差分信号及第(M+1)时钟差分信号传输到LED驱动器(M+1)。时序控制电路203根据第M数据包差分信号及第M时钟差分信号控制第(M+1)数据包差分信号与第(M+1)时钟差分信号的输出时序。图2B是根据本公开另一实施例的LED驱动装置100中的LED驱动器101b的示意图。如图1及图2B中所示，LED驱动器101b包括但不限于两个LED驱动器101a(LED驱动器1101a_1及LED驱动器2 101a_2)。LED驱动器1 101a_1的数据输入端子接收第一数据包差分信号，LED驱动器1101a_1及LED驱动器2 101a_2的时钟输入端子接收第一时钟差分信号，LED驱动器1 101a_1的数据输出端子输出第二数据包差分信号，LED驱动器2101a_2的数据输入端子接收第二数据包差分信号，LED驱动器2 101a_2的数据输出端子输出第三数据包差分信号，LED驱动器2 101a_2的时钟输出端子输出第三时钟差分信号。图2C是根据本公开另一实施例的LED驱动装置100中的LED驱动器101c的示意图。如图1及图2C中所示，LED驱动器101c包括但不限于两个LED驱动器101a(LED驱动器1 101a_1及LED驱动器2101a_2)。LED驱动器1 101a_1及LED驱动器2 101a_2的数据输入端子接收第一数据包差分信号，LED驱动器1 101a_1的时钟输入端子及LED驱动器2101a_2的时钟输入端子接收第一时钟差分信号，LED驱动器2 101a_2的数据输出端子输出第三数据包差分信号，LED驱动器2 101a_2的时钟输出端子输出第三时钟差分信号。

如图2A中所示，时序控制电路203包括：偏差消除电路，具有与DI RX202的第一输出耦合的输入；延迟锁定环(delay-locked loop)DLL电路，具有与DI RX 202的第二输出及DO TX 201的第二输入耦合的输入；第一寄存器DFF1，具有与偏差消除电路的输出耦合的第一输入及与DI RX 202的第二输出耦合的第二输入；以及第二寄存器DFF2，具有与第一寄存器DFF1的输出耦合的第一输入及与DLL电路的输出耦合的第二输入以及与DO TX 201的第一输入耦合的输出。

图3是根据本公开另一实施例的LED驱动装置100中的第M级LED驱动器M的DO TX201a及DI RX 202a的示意图。第M级LED驱动器M的DI RX 202a包括：电流镜电路，包括电流源I_b、N型金属氧化物半导体(N-type metal oxide semiconductor，NMOS)晶体管Mbn2a及NMOS晶体管Mbn2b，提供第一偏置电流I_DC；一对源极耦合晶体管，包括NMOS晶体管Mn3a及NMOS晶体管Mn3b，耦合到电流镜电路，且通过差分输入IN+及IN-接收第M数据包差分信号及第M时钟差分信号并从差分输出OUT+及OUT-进行输出；负载电路，耦合到所述一对源极耦合晶体管且调节差分输出OUT+及OUT-的电压信号摆动范围，其中DI RX 202a亦可为单端输出。

第M级LED驱动器M的DO TX 201a包括：误差放大器，根据共模电压VCM信号输出第一误差电压信号AV_b1及第二误差电压信号AV_b2；偏置电流控制电路，包括NMOS晶体管Mbn1及P型金属氧化物半导体(P-type metal oxide semiconductor，PMOS)晶体管Mbp1，根据第一误差电压信号AV_b1及第二误差电压信号AV_b2提供第二偏置电流；以及DIDO反相器，包括NMOS晶体管Mn1、Mn2及PMOS晶体管Mp1、Mp2，DIDO反相器具有与DI RX 202a耦合的差分输入IN+及IN-且从差分输出OUT+及OUT-输出第(M+1)数据包差分信号及第(M+1)时钟差分信号。电阻器R₁用于感测第(M+1)数据包差分信号及第(M+1)时钟差分信号的共模电压，并将感测到的共模电压反馈到误差放大器的非反相输入。电阻器2R₀用于将第M级LED驱动器M的DO TX201a的输出阻抗与第(M+1)级LED驱动器(M+1)的DI RX 202a的输入阻抗进行匹配，其中DOTX 201a亦可为单端输入。

图4是根据本公开另一实施例的LED驱动装置100中的第M级LED驱动器M中的DO TX201a与第(M+1)级LED驱动器(M+1)中的DI RX 202a之间的差分信号传输的示意图。DATA_OUT+及DATA_OUT-(即，第(M+1)数据包差分信号)用作LED驱动装置100中的第M级LED驱动器M与第(M+1)级LED驱动器(M+1)之间的数据信号传输的实例，但并不仅限于此。第M级LED驱动器M通过将共模电压VCM信号设定成DO TX 201a的误差放大器的反相输入的输入信号来设定第(M+1)数据包差分信号的共模电压。如图4中所示，第M级LED驱动器M将第(M+1)数据包差分信号的共模电压从VCM2设定到VCM1及从VCM1设定到VCM2。

第(M+1)级LED驱动器(M+1)中的DI RX 202a接收第(M+1)数据包差分信号，且VCM检测器202b检测第(M+1)数据包差分信号的共模电压电平。VCM检测器202b包括将第(M+1)数据包差分信号的共模电压电平与参考电压电平VREF进行比较的比较器，且当第(M+1)数据包差分信号的共模电压电平大于参考电压电平VREF时对DI RX 202a进行使能。

图5是根据本公开实施例的LED驱动装置100中的LED驱动器1到N的共模电压VCM信号以及时钟信号SCLK及数据信号DATA的信号流程。如图1及图5中所示，控制器102将第一数据包差分信号(数据包1)输出到第一级LED驱动器1，在第一级LED驱动器1接收到数据包1之后，第一级LED驱动器1将第一级LED驱动器1的共模电压VCM信号从VCM1设定到VCM2，且在第一级LED驱动器1将第一级LED驱动器1的共模电压VCM信号从VCM1设定到VCM2之后，第一级LED驱动器1将第二数据包差分信号(数据包2)输出到第二级LED驱动器2。在第二级LED驱动器2接收到数据包2之后，第二级LED驱动器2将第二级LED驱动器2的共模电压VCM信号从VCM1设定到VCM2，依此类推。

图6是根据本公开另一实施例的LED驱动装置100中的LED驱动器1到N的共模电压VCM信号以及时钟信号SCLK及数据信号DATA的信号流程。如图1及图6中所示，控制器102从第一级LED驱动器1回读第一数据包差分信号(数据包1)，在控制器102回读数据包1之后，第一级LED驱动器1将第一级LED驱动器1的共模电压VCM信号从VCM2设定到VCM1，且在第一级LED驱动器1将第一级LED驱动器1的共模电压VCM信号从VCM2设定到VCM1之后，控制器102从第二级LED驱动器2回读第二数据包差分信号(数据包2)。在控制器102回读数据包2之后，第二级LED驱动器2将第二级LED驱动器2的共模电压VCM信号从VCM2设定到VCM1，依此类推。

图7是根据本公开另一实施例的LED驱动装置300的示意图。与图1中所示的LED驱动装置100相比，LED驱动器301还包括DEIN输入及DEOUT输出，且信号DEM是第M级LED驱动器M的使能信号。如图7中所示，第M级LED驱动器M接收使能信号DEM并输出使能信号DE(M+1)以对第(M+1)级LED驱动器(M+1)进行使能。

图8是根据本公开实施例的LED驱动装置300中的LED驱动器301的使能信号DE以及时钟信号SCLK及数据信号DATA的信号流程。如图7及图8中所示，在开始时使能信号DE1对第一级LED驱动器1进行使能，且控制器102将第一数据包差分信号(数据包1)输出到第一级LED驱动器1，在第一级LED驱动器1接收到数据包1之后，第一级LED驱动器1对第二级LED驱动器2进行使能，且在第一级LED驱动器1对第二级LED驱动器2进行使能之后，第一级LED驱动器1将第二数据包差分信号(数据包2)输出到第二级LED驱动器2。在第二级LED驱动器2接收到数据包2之后，第二级LED驱动器2对第三级LED驱动器3进行使能，依此类推。

在本公开的另一实施例中，如图7及图8中所示，在开始时使能信号DE1对第一级LED驱动器1进行使能，且控制器102从第一级LED驱动器1回读第一数据包差分信号(数据包1)，在控制器102从第一级LED驱动器1回读数据包1之后，第一级LED驱动器1对第二级LED驱动器2进行使能，且在第一级LED驱动器1对第二级LED驱动器2进行使能之后，控制器102从第二级LED驱动器2回读第二数据包差分信号(数据包2)。在控制器102从第二级LED驱动器2回读数据包2之后，第二级LED驱动器2对第三级LED驱动器3进行使能，依此类推。

图9是根据本公开实施例的依序对LED驱动装置300中的LED驱动器进行使能的流程图。在步骤S901中，第M级LED驱动器M接收第M数据包差分信号。在步骤S902中，在接收到第M数据包差分信号之后，第M级LED驱动器M对第(M+1)级LED驱动器(M+1)进行使能。在步骤S903中，在对第(M+1)级LED驱动器(M+1)进行使能之后，第M级LED驱动器M输出第(M+1)数据包差分信号。

图10是根据本公开实施例的依序对LED驱动装置100中的LED驱动器的TX VCM信号进行设定的流程图。在步骤S1001中，第M级LED驱动器M接收第M数据包差分信号。在步骤S1002中，在接收到第M数据包差分信号之后，第M级LED驱动器M将第M级LED驱动器M的发射器共模电压VCM从VCM1设定到VCM2。在步骤S1003中，在将第M级LED驱动器M的发射器共模电压VCM从VCM1设定到VCM2之后，第M级LED驱动器M输出第(M+1)数据包差分信号。

图11是根据本公开另一实施例的依序对LED驱动装置300中的LED驱动器进行使能的流程图。在步骤S1101中，控制器102从第M级LED驱动器M回读第M数据包差分信号。在步骤S1102中，在将第M数据包差分信号回读到控制器102之后，第M级LED驱动器M对第(M+1)级LED驱动器(M+1)进行使能。

图12是根据本公开另一实施例的依序对LED驱动装置100中的LED驱动器的TX VCM信号进行设定的流程图。在步骤S1201中，控制器102从第M级LED驱动器M回读第M数据包差分信号。在步骤S1202中，在将第M数据包差分信号回读到控制器102之后，第M级LED驱动器M将第M级LED驱动器M的发射器共模电压VCM从VCM2设定到VCM1。

图13是根据本公开另一实施例的LED驱动装置100中的LED驱动器101d的示意图。第M级LED驱动器M还可包括分频器1301、红-绿-蓝(Red-Green-Blue，RGB)脉冲宽度调制(pulse width modulation，PWM)引擎及增益可调电流源。第M级LED驱动器M接收第M时钟差分信号(即，SCKIN)且使用分频器1301对第M时钟差分信号的频率进行分频，以输出信号GCLK。信号GCLK(即，格雷码时钟(gray code clock))可以是单端信号或差分信号，驱动RGBPWM引擎产生与不同RGB数据信号对应的不同脉冲宽度信号，以控制所述多个LED 103的灰度值。

图14是根据本公开另一实施例的分频器1301的示意图。分频器1301的分频数可为被表示为N1/N2的有理数，N1及N2是两个正整数。举例来说，分频器1301可包括数目为P(即，P是等于或大于1的整数)的级联的DFF(即，D型触发器(D-type flip flop))，以使用分频数2^P执行分频操作。图14示出三个级联的DFF(即，DFF1、DFF2及DFF3)的实例。DFF1的输出Q耦合到DFF1的输入DB，且DFF1的输出QB耦合到DFF1的输入D。DFF2及DFF3被配置成与DFF1相同。级联的DFF中的每一者使用分频数2执行分频操作，且由分频器1301提供的总分频数是2³(即，信号GCLK(GCLK、GCLKB是差分对)的频率是信号DCLK(DCLK、DCLKB是差分对)的频率的1/8)。

根据以上实施例，LED驱动装置100及300通过在级联的LED驱动器中不使用FIFO存储器的情况下依序对级联的LED驱动器进行使能来降低芯片面积及功耗成本，且通过使用差分信号接口以及对级联的LED驱动器的数据信号与时钟信号进行偏差消除来提高数据信号及时钟信号的传输速度。

对于所述领域中的技术人员来说将显而易见的是，在不背离本公开的范围或精神的条件下，可对所公开的实施例进行各种修改及变化。鉴于前述内容，本公开旨在涵盖落入以上权利要求书及其等效内容的范围内的修改及变化。

Claims (31)

1.一种发光二极管驱动装置，包括：

N级发光二极管驱动器，其中所述N级发光二极管驱动器中的第一级发光二极管驱动器接收第一数据包差分信号及第一时钟差分信号并输出第二数据包差分信号及第二时钟差分信号，所述N级发光二极管驱动器中的第M级发光二极管驱动器接收第M数据包差分信号及第M时钟差分信号并输出第(M+1)数据包差分信号及第(M+1)时钟差分信号。

2.根据权利要求1所述的发光二极管驱动装置，其中所述第M级发光二极管驱动器还包括：

差分输入数据包信号接收器，接收所述第M数据包差分信号；

差分输入时钟信号接收器，接收所述第M时钟差分信号；

差分输出数据包信号发射器，输出所述第(M+1)数据包差分信号；

差分输出时钟信号发射器，输出所述第(M+1)时钟差分信号；以及

时序控制电路，根据所述第M数据包差分信号及所述第M时钟差分信号控制所述第(M+1)数据包差分信号与所述第(M+1)时钟差分信号的输出时序。

3.根据权利要求2所述的发光二极管驱动装置，其中所述时序控制电路包括：

偏差消除电路，所述偏差消除电路的输入耦合到所述差分输入数据包信号接收器的输出；

延迟锁定环电路，所述延迟锁定环电路的输入耦合到所述差分输入时钟信号接收器的输出及所述差分输出时钟信号发射器的输入；

第一寄存器，所述第一寄存器的输入耦合到所述偏差消除电路的输出及所述差分输入时钟信号接收器的所述输出；以及

第二寄存器，所述第二寄存器的输入耦合到所述第一寄存器的输出及所述延迟锁定环电路的输出，且所述第二寄存器的输出耦合到所述差分输出数据包信号发射器的输入。

4.根据权利要求2所述的发光二极管驱动装置，其中所述差分输入数据包信号接收器包括：

电流镜电路，提供第一偏置电流；

一对源极耦合晶体管，耦合到所述电流镜电路且接收所述第M数据包差分信号；

负载电路，耦合到所述一对源极耦合晶体管；以及

共模电压检测器，根据所述第M数据包差分信号的共模电压电平来对所述差分输入数据包信号接收器进行使能。

5.根据权利要求4所述的发光二极管驱动装置，其中所述共模电压检测器包括将所述第M数据包差分信号的所述共模电压电平与参考电压电平进行比较的比较器。

6.根据权利要求2所述的发光二极管驱动装置，其中所述差分输出数据包信号发射器包括：

误差放大器，根据共模电压信号输出第一误差电压信号及第二误差电压信号；

偏置电流控制电路，根据所述第一误差电压信号及所述第二误差电压信号提供第二偏置电流；以及

差分输入差分输出反相器，耦合到所述偏置电流控制电路及所述误差放大器的输入且输出所述第(M+1)数据包差分信号。

7.根据权利要求6所述的发光二极管驱动装置，其中所述第M数据包差分信号与所述第(M+1)数据包差分信号根据所述共模电压信号而相隔时间间隔，且在所述第M级发光二极管驱动器接收到所述第M数据包差分信号之后的所述时间间隔中所述第M级发光二极管驱动器将所述共模电压信号从第一共模电压电平设定到第二共模电压电平。

8.根据权利要求6所述的发光二极管驱动装置，其中所述第M数据包差分信号与所述第(M+1)数据包差分信号根据所述共模电压信号而相隔时间间隔，且在控制器从所述第M级发光二极管驱动器回读所述第M数据包差分信号之后的所述时间间隔中所述第M级发光二极管驱动器将所述共模电压信号从第三共模电压电平设定到第四共模电压电平。

9.根据权利要求2所述的发光二极管驱动装置，其中所述第M级发光二极管驱动器在时间间隔中输出使能信号，以在所述第M级发光二极管驱动器接收到所述第M数据包差分信号之后对所述第(M+1)级发光二极管驱动器进行使能。

10.根据权利要求2所述的发光二极管驱动装置，其中所述第M级发光二极管驱动器在时间间隔中输出使能信号，以在控制器从所述第M级发光二极管驱动器回读所述第M数据包差分信号之后对所述第(M+1)级发光二极管驱动器进行使能。

11.根据权利要求1所述的发光二极管驱动装置，其中所述第M数据包差分信号的频率是所述第M时钟差分信号的频率的K倍，且K是实数。

12.根据权利要求1所述的发光二极管驱动装置，其中所述第一级发光二极管驱动器的数据输出端子耦接第二级发光二极管驱动器的数据输入端子，所述第一级发光二极管驱动器的时钟输入端子耦接所述第二级发光二极管驱动器的时钟输入端子，所述第一级发光二极管驱动器接收所述第一数据包差分信号及所述第一时钟差分信号，所述第二级发光二极管驱动器输出第三数据包差分信号及第三时钟差分信号。

13.根据权利要求1所述的发光二极管驱动装置，其中所述第一级发光二极管驱动器的数据输入端子耦接第二级发光二极管驱动器的数据输入端子，所述第一级发光二极管驱动器的时钟输入端子耦接所述第二级发光二极管驱动器的时钟输入端子，所述第一级发光二极管驱动器接收所述第一数据包差分信号及所述第一时钟差分信号，所述第二级发光二极管驱动器输出第三数据包差分信号及第三时钟差分信号。

14.根据权利要求1所述的发光二极管驱动装置，其中所述第M级发光二极管驱动器还包括：

分频器，接收所述第M时钟差分信号且对所述第M时钟差分信号的频率进行分频，以输出格雷码时钟来控制多个发光二极管的灰度值。

15.根据权利要求14所述的发光二极管驱动装置，其中所述分频器的分频数是等于或大于一的有理数。

16.根据权利要求14所述的发光二极管驱动装置，其中所述分频器包括至少一个级联的d型触发器。

17.根据权利要求16所述的发光二极管驱动装置，其中所述分频器的分频数实质上等于2^P，其中P是所述至少一个级联的d型触发器的数目。

18.一种发光二极管驱动器，包括：

差分输入数据包信号接收器，接收数据包差分信号；

差分输入时钟信号接收器，接收时钟差分信号；

差分输出数据包信号发射器，输出下一级数据包差分信号；

差分输出时钟信号发射器，输出下一级时钟差分信号；以及

时序控制电路，根据所述数据包差分信号及所述时钟差分信号控制所述下一级数据包差分信号与所述下一级时钟差分信号的输出时序。

19.根据权利要求18所述的发光二极管驱动器，其中所述时序控制电路包括：

偏差消除电路，所述偏差消除电路的输入耦合到所述差分输入数据包信号接收器的输出；

延迟锁定环电路，所述延迟锁定环电路的输入耦合到所述差分输入时钟信号接收器的输出及所述差分输出时钟信号发射器的输入；

第一寄存器，所述第一寄存器的输入耦合到所述偏差消除电路的输出及所述差分输入时钟信号接收器的所述输出；以及

第二寄存器，所述第二寄存器的输入耦合到所述第一寄存器的输出及所述延迟锁定环电路的输出，且所述第二寄存器的输出耦合到所述差分输出数据包信号发射器的输入。

20.根据权利要求18所述的发光二极管驱动器，其中所述差分输入数据包信号接收器包括：

电流镜电路，提供第一偏置电流；

一对源极耦合晶体管，耦合到所述电流镜电路且接收所述数据包差分信号；

负载电路，耦合到所述一对源极耦合晶体管；以及

共模电压检测器，根据所述数据包差分信号的共模电压电平来对所述差分输入数据包信号接收器进行使能。

21.根据权利要求20所述的发光二极管驱动器，其中所述共模电压检测器包括将所述数据包差分信号的所述共模电压电平与参考电压电平进行比较的比较器。

22.根据权利要求18所述的发光二极管驱动器，其中所述差分输出数据包信号发射器包括：

误差放大器，根据共模电压信号输出第一误差电压信号及第二误差电压信号；

偏置电流控制电路，根据所述第一误差电压信号及所述第二误差电压信号提供第二偏置电流；以及

差分输入差分输出反相器，耦合到所述偏置电流控制电路及所述误差放大器的输入且输出所述下一级数据包差分信号。

23.根据权利要求22所述的发光二极管驱动器，其中所述数据包差分信号与所述下一级数据包差分信号根据所述共模电压信号而相隔时间间隔，且在所述发光二极管驱动器接收到所述数据包差分信号之后的所述时间间隔中所述发光二极管驱动器将所述共模电压信号从第一共模电压电平设定到第二共模电压电平。

24.根据权利要求22所述的发光二极管驱动器，其中所述数据包差分信号与所述下一级数据包差分信号根据所述共模电压信号而相隔时间间隔，且在控制器从所述发光二极管驱动器回读所述数据包差分信号之后的所述时间间隔中所述发光二极管驱动器将所述共模电压信号从第三共模电压电平设定到第四共模电压电平。

25.根据权利要求18所述的发光二极管驱动器，其中所述发光二极管驱动器在时间间隔中输出使能信号，以在所述发光二极管驱动器接收到所述数据包差分信号之后对下一级发光二极管驱动器进行使能。

26.根据权利要求18所述的发光二极管驱动器，其中所述发光二极管驱动器在时间间隔中输出使能信号，以在控制器从所述发光二极管驱动器回读所述数据包差分信号之后对下一级发光二极管驱动器进行使能。

27.根据权利要求18所述的发光二极管驱动器，其中所述数据包差分信号的频率是所述时钟差分信号的频率的K倍，且K是实数。

28.根据权利要求18所述的发光二极管驱动器，其中所述发光二极管驱动器还包括：

分频器，接收所述时钟差分信号且对所述时钟差分信号的频率进行分频，以输出格雷码时钟来控制发光二极管的灰度值。

29.根据权利要求28所述的发光二极管驱动器，其中所述分频器的分频数是等于或大于一的有理数。

30.根据权利要求28所述的发光二极管驱动器，其中所述分频器包括至少一个级联的d型触发器。

31.根据权利要求30所述的发光二极管驱动器，其中所述分频器的分频数实质上等于2^P，其中P是所述至少一个级联的d型触发器的数目。

Images