CN112398581B - 全数字调制的星载编码调制系统及方法 - Google Patents

全数字调制的星载编码调制系统及方法 Download PDF

Info

Publication number
CN112398581B
CN112398581B CN202011135422.1A CN202011135422A CN112398581B CN 112398581 B CN112398581 B CN 112398581B CN 202011135422 A CN202011135422 A CN 202011135422A CN 112398581 B CN112398581 B CN 112398581B
Authority
CN
China
Prior art keywords
circuit
data
fpga
intermediate frequency
speed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011135422.1A
Other languages
English (en)
Other versions
CN112398581A (zh
Inventor
郝广凯
钟鸣
陆卫强
连美玲
韩威
田毅辉
孙哲煜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Spaceflight Institute of TT&C and Telecommunication
Original Assignee
Shanghai Spaceflight Institute of TT&C and Telecommunication
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Spaceflight Institute of TT&C and Telecommunication filed Critical Shanghai Spaceflight Institute of TT&C and Telecommunication
Publication of CN112398581A publication Critical patent/CN112398581A/zh
Application granted granted Critical
Publication of CN112398581B publication Critical patent/CN112398581B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
    • H04L1/0002—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the transmission rate
    • H04L1/0003—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the transmission rate by switching between different modulation schemes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B7/00—Radio transmission systems, i.e. using radiation field
    • H04B7/14—Relay systems
    • H04B7/15—Active relay systems
    • H04B7/185—Space-based or airborne stations; Stations for satellite systems
    • H04B7/1851—Systems using a satellite or space-based relay
    • H04B7/18513—Transmission in a satellite or space-based system
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
    • H04L1/0009—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the channel coding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • Astronomy & Astrophysics (AREA)
  • Aviation & Aerospace Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

本发明提供了一种全数字调制的星载编码调制系统及方法，该系统包括：电源变换电路、高速接口电路、时钟电路、配置电路、SRAM型FPGA电路、高速DAC电路以及中频处理电路；电源变换电路用于将外部输入电源电压转换为各电路所需的电压值；SRAM型FPGA电路对接收到的外部输入数据进行编码、加扰、Farrow抽取滤波、数字调制处理之后，传输给高速DAC电路；高速DAC电路根据时钟电路提供的工作时钟生成中频信号，并将中频信号转换为模拟信号后发送给中频处理电路；配置电路完成对SRAM型FPGA电路的加载、刷新、控制、在线重构以及对模块遥测的采集与遥控通信；中频处理电路用于对中频信号进行放大和滤波处理。

Description

全数字调制的星载编码调制系统及方法
技术领域
本发明涉及通信技术领域，具体地，涉及全数字调制的星载编码调制系统及方法。
背景技术
卫星数传分系统用于完成卫星载荷数据、平台监控数据等对地数据的传输功能。数传发射装置用于完成数传基带数据的接收、编码、调制等功能，是卫星数传分系统的重要组成部分。
随着技术的发展，卫星需要完成对地、对中继以及星间通信的任务需求。在功耗、重量等的限制下，卫星设备对功能集成度要求越来越高。因此，数传发射装置需要具备对地、对中继、星间通信的功能，以适应型号的要求。然而，现有数传发射机单台产品只具备一种数据传输功能，只能完成单速率和单种调制模式的传输，不能满足新任务需求。
发明内容
针对现有技术中的缺陷，本发明的目的是提供一种全数字调制的星载编码调制系统及方法。
第一方面，本发明提供一种全数字调制的星载编码调制系统，包括：电源变换电路、高速接口电路、时钟电路、配置电路、SRAM型FPGA(Field-Programmable Gate Array，现场可编程门阵列)电路、高速DAC(Digital to analog converter，数字模拟转换)电路以及中频处理电路，其中：
所述电源变换电路用于将外部输入电源电压转换为高速接口电路、时钟电路、配置电路、SRAM型FPGA电路、高速DAC电路以及中频处理电路所需的电压值；
所述高速接口电路用于将外部输入数据传输给所述SRAM型FPGA电路；
所述SRAM型FPGA电路用于对接收到的外部输入数据进行接收、缓存、帧同步判断、加扰、信道编码、星座映射、Farrow抽取滤波、数字调制之后，传输给所述高速DAC电路；
所述高速DAC电路根据所述时钟电路产生的主时钟，生成中频信号，并将所述中频信号转换为模拟信号后发送给所述中频处理电路；
所述配置电路用于于完成对SRAM型FPGA电路的加载、刷新、三模冗余、在轨重构、控制，并完成对模块遥测的采集与遥控通信；
所述中频处理电路用于对所述中频信号进行滤波和放大处理之后，传输给外部电路。
本实施例中，采用SRAM型FPGA电路、高速接口电路对接收到的外部输入数据进行接收、缓存、帧同步判断、加扰、信道编码、星座映射、Farrow抽取滤波、数字调制，从而可以接收低、中、高、超高速的载荷数据，满足不同应用场景下的载荷数据传输要求。采用Farrow抽取滤波，将不同速率的输入载荷数据调制至同一中频上，实现多速率传输。相比于传统滤波器，Farrow抽取滤波根据抽取阶数的不同，采用多路并行运算处理，能有效降低数据处理难度，实现更高速和更有效的数据抽取滤波。
可选地，所述电源变换电路的其中一路输入接口与正12V电源连接，所述电源变换电路的另一路输入接口与正5V电源连接，所述电源变换电路包括多个输出接口，所述输出接口输出的电压值包括：+1.0V、+1.2V、+1.8V、+2.5V、+3.3V、+5V。
本实施例中，Kintex-7系列FPGA内核电压低、电流大，对电源的纹波和噪声等要求高，高速DAC芯片要求数字电压和模拟电压混合供电，对电源的噪声和时序有较高的要求。电源变换电路可以选用高等级的精密的DC/DC变换芯片和线性稳压器，将正12V电源、正5V电源转换为多个不同的输出电压，满足Kintex-7系列FPGA和高速DAC芯片的供电需求。其中+1.0V可以实现12A供电能力，电流纹波小于10mv；实现高速DAC芯片供电模拟5V、模拟3.3V和数字3.3V不同的供电电压的时序要求。
可选地，所述高速接口电路通过并行LVDS接口、高速串行2711接口、光纤接口接收来自前端单机发送的不同速率的并行数据和串行数据，将接收到的数据传输给所述SRAM型FPGA电路。
本实施例中，采用高速接口电路接收来自前端单机发送的不同速率的并行数据和串行数据，兼容低、中、高、超高速的接口，可以满足不同场景下载荷数据的传输需求，从最低的Kbps级别到10Gbps的数据传输皆可满足。
可选地，所述时钟电路采用温补晶振和锁相源生成所述高速DAC电路工作的主时钟。
可选地，所述配置电路采用反熔丝FPGA及并行FLASH，反熔丝FPGA将存储在FLASH中的配置信息加载至SRAM型FPGA电路中，并完成SRAM型FPGA电路配置信息的三模冗余、动态刷新、模块的遥控控制、遥测采集，并通过异步串口与其他模块的进行通信，并接收上传的新配置信息，完成FPGA电路的在轨重构。
可选地，所述配置电路中还加载有FPGA配置程序，当所述FPGA配置程序被执行时，完成的操作包括：与其他模块建立异步串口通信，完成指令解析、遥测采集组帧，SRAM型FPGA配置文件存储、加载及三模冗余，SRAM型FPGA的动态刷新、在轨重构，模块输出功率控制。
可选地，所述FPGA电路对收到的外部输入数据进行如下处理：帧同步判断、数据缓存、CRC校验、数据通道选择以及同步填充帧处理，按加扰多项式要求进行加扰处理，加扰后进行按照指令要求进行信道编码及星座映射，对I/Q两路信号分别进行数字成形滤波和Farrow抽取滤波，I/Q正交调制。
本实施例中，可以通过FPGA电路对收到的外部输入数据进行一系列灵活地处理，从而将任意输入速率的数据根据需求进行信道编码、不同的阶数的Farrow抽取滤波和数字调制，实现统一的频率输出，从而实现多速率、多编码、多阶的数据传输。
可选地，所述FPGA电路中还加载有FPGA编码调制程序，当所述FPGA编码调制程序被执行时，完成的操作包括：与配置电路进行遥控遥测通信，接收接口电路发送的高速数据，产生用于自检的伪随机码，高速数据帧同步判断及同步填充帧处理、数据加扰、信道编码、星座映射、数字成形滤波和Farrow抽取滤波，I/Q正交调制、DDR数据输出。
可选地，所述高速DAC电路的采样率大于1Gsps，将FPGA电路输出的高速数据进行数模转换，输出至中频处理电路。
可选地，所述中频处理电路将高速DAC电路输出信号进行带通滤波，并经放大、隔离后输出至外部电路。
第二方面，本发明提供一种全数字调制的星载编码调制方法，应用如第一方面中任一项所述的全数字调制的星载编码调制系统，执行对数据的调制。
与现有技术相比，本发明具有如下的有益效果：
本发明提供的全数字调制的星载编码调制系统及方法，通过包含电源变换电路、高速接口电路、时钟电路、配置电路、FPGA电路、高速DAC电路以及中频处理电路的系统，兼容各种速率数据输入接口，尤其超高速光纤接口，采用全数字调制及Farrow抽取滤波的方式，可以实现多种编码方式、多种调制方式、多种速率数据传输功能。可根据工作模式实现LDPC/RS/交织/差分/卷积等不同的信道编码和BPSK/OQPSK/QPSK/8PSK/16QAM/16APSK/32APSK等映射调制方式，通过Farrow抽取滤波实现任意数据速率输入同一采样速率输出，保证信道带外抑制的同时使用同一中频载波输出，从而实现多速率数据传输。
附图说明
通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显：
图1为本发明提供的一种全数字调制的星载编码调制系统的架构示意图；
图2为本发明提供的电源变换电路的示意图；
图3为本发明提供的接口电路的示意图；
图4为本发明提供的时钟电路的示意图；
图5为本发明提供的配置电路的示意图；
图6为本发明提供的FPGA电路的示意图；
图7为本发明提供的高速DAC电路的示意图；
图8为本发明提供的中频处理路的示意图。
具体实施方式
下面结合具体实施例对本发明进行详细说明。以下实施例将有助于本领域的技术人员进一步理解本发明，但不以任何形式限制本发明。应当指出的是，对本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变化和改进。这些都属于本发明的保护范围。
本发明的目的在于实现解决不同的通信需求所需要的不同传输速率、不同调制方式、不同编码方式的星载通用编码调制。
图1为本发明提供的一种全数字调制的星载编码调制系统的架构示意图，如图1所示，本发明中的系统包括：电源变换电路、高速接口电路、时钟电路、配置电路、SRAM型FPGA(Field-Programmable GateArray，现场可编程门阵列)电路、高速DAC(Digital to analogconverter，数字模拟转换)电路以及中频处理电路，其中：电源变换电路用于将外部输入电源电压转换为高速接口电路、时钟电路、配置电路、SRAM型FPGA电路、高速DAC电路以及中频处理电路所需的电压值；高速接口电路将外部输入LVDS数据或高速串行数据或光信号进行转换后传输给所述SRAM型FPGA电路；SRAM型FPGA电路用于对接收到的外部输入数据进行接收、缓存、帧同步判断、加扰、信道编码、星座映射、Farrow抽取滤波、数字调制之后，传输给所述高速DAC电路；高速DAC电路用于根据时钟电路的主时钟，生成中频信号，并将中频信号转换为模拟信号后发送给中频处理电路；配置电路用于完成对SRAM型FPGA电路的加载、刷新、三模冗余、在轨重构、控制，并完成对模块遥测的采集与遥控通信；中频处理电路用于对中频信号进行滤波和放大处理之后，传输给外部电路。
示例性的，电源变换电路的其中一路输入接口与正12V电源连接，电源变换电路的另一路输入接口与正5V电源连接，电源变换电路包括多个输出接口，输出接口输出的电压值包括：+1.0V、+1.2V、+1.8V、+2.5V、+3.3V、+5V。
示例性的，高速接口电路通过并行LVDS接口、高速串行2711接口、光纤接口接收来自前端单机发送的不同速率的并行数据和串行数据，将接收到的数据传输给所述SRAM型FPGA电路。
示例性的，时钟电路采用温补晶振和锁相源生成高速DAC电路工作的主时钟。
示例性的，FPGA电路采用K7系列(Kintex-7系列，简称K7系列)，配置电路采用反熔丝FPGA及并行FLASH，反熔丝FPGA将存储在FLASH中的配置信息加载至SRAM型FPGA电路中，并完成SRAM型FPGA电路配置信息的三模冗余、动态刷新、模块的遥控控制、遥测采集，并通过异步串口与其他模块的进行通信，并接收上传的新配置信息，完成SRAM型FPGA电路的在轨重构。
示例性的，配置电路中还加载有FPGA配置程序，当FPGA配置程序被执行时，完成的操作包括：与其他模块建立异步串口通信，完成指令解析、遥测采集组帧，SRAM型FPGA配置文件存储、加载及三模冗余，SRAM型FPGA的动态刷新、在轨重构，模块输出功率控制。
示例性的，SRAM型FPGA电路对收到的外部输入数据进行如下处理：帧同步判断、数据缓存、CRC校验、数据通道选择以及同步填充帧处理，按加扰多项式要求进行加扰处理，加扰后进行按照指令要求进行信道编码及星座映射，对I/Q两路信号分别进行数字成形滤波和Farrow抽取滤波，I/Q正交调制。
示例性的，SRAM型FPGA电路中还加载有FPGA编码调制程序，当FPGA编码调制程序被执行时，完成的操作包括：与配置电路进行遥控遥测通信，接收接口电路发送的高速数据，产生用于自检的伪随机码，高速数据帧同步判断及同步填充帧处理、数据加扰、信道编码、星座映射、数字成形滤波和Farrow抽取滤波，I/Q正交调制、DDR数据输出。
进一步地，SRAM型FPGA电路可根据工作模式实现LDPC/RS/交织/差分/卷积等不同的信道编码和BPSK/OQPSK/QPSK/8PSK/16QAM/16APSK/32APSK等映射调制方式，通过Farrow抽取滤波实现任意数据速率输入同一采样速率输出，保证信道带外抑制的同时使用同一中频载波输出，从而实现多速率数据传输。
示例性的，高速DAC电路将SRAM型FPGA电路输出的高速数据进行数模转换，输出中频模拟信号；所述的高速DAC电路选用采样率大于1Gsps的高等级数模转换芯片。
示例性的，中频处理电路将高速DAC输出的中频模拟信号进行带通滤波，滤除镜像信号，并经放大、隔离后输出。
本发明提供的全数字调制的星载编码调制系统，可实现BPSK、OQPSK、QPSK、8PSK、16QAM、16APSK、32APSK等多种调制方式的数字调制功能，并可实现卷积编码、差分编码、交织编码、LDPC编码等多种编码方式。本通用编码调制单元搭配不同的上变频模块可实现对地、对星间、中继等多频段数据传输功能，可实现10Mbps、20Mbps、50Mbps、300Mbps、450Mbps、600Mbps、800Mbps、1.5Gbps、2Gbps、2.5Gbps、3Gbps数据传输。
具体地，图2为本发明提供的电源变换电路的示意图，如图2所示，电源变换电路包括电源(DC/DC)电路、线性稳压器(LDO)电路、分压电路。输入的+5V电源经过4片MPD23774HKSH/EM分别产生+1.0V、+1.2V、+1.8V、+3.3VD。其中FPGA电路XC7K410T需要上述4路电源供电，配置电路FPGAAX500需要+1.8V、+3.3V供电。+3.3VD为接口电路LVDS接口芯片供电。点电源产生的+3.3VD经过两片RHFL4913SCA07V产生+1.5VD、+2.5VD；+1.5VD为配置电路FPGAAX500供电，+2.5VD为接口电路TLK2711、参考晶振和K7供电。输入的+5V电源经过1片RHFL4913SCA07V产生+3.3VA为高速DAC供电。+输入+12V电源经过两片RHFL4913SCA07V产生+5VA，其中采用RC延时控制实现对+5VA基准电压的调节，并利用各芯片的使能端(EN)实现对加电时序的控制，以满足XC7K410T和高速DAC加电时序要求。
具体地，高速接口电路接收来自前端单机不同速率的AOS串行或并行数据，将AOS数据转换为并行数据并转发给SRAM型FPGA。图3为本发明提供的高速接口电路的示意图；如图3所示，高速接口电路包括接口芯片SNJ55LVDS32W、HTM8510-MH-TS01YY、TLK2711HFG/EM及100M参考晶振。采用4片SNJ55LVDS32W将输入4路主备并行低速AOS数据及时钟进行接收并转换为单端信号送至SRAM型FPGA电路；采用1片HTM8510-MH-TS01YY将输入光信号转换为高速串行数据通过GTX接口传输至SRAM型PGA电路，采用1片TLK2711HFG/EM将输入1路串行差分AOS数据转换为16路并行数据并恢复出数据时钟等控制信号，参考晶振选用FTX1-E-N-B-N-100MHz，为TLK2711HFG/EM工作提供参考时钟。
具体地，时钟电路采用温补晶振和锁相源产生高速DAC电路工作的主时钟。图4为本发明提供的时钟电路的示意图；如图4所示，时钟电路包括温补晶振和锁相源。温补晶振选用组件ZC1306B-C107-00-100M，作为锁相源的参考时钟。锁相源选用组件PDRO-3000C-2DH。
具体地，配置电路将存储在FLASH中的配置信息加载至K7，并完成K7 FPGA配置信息动态刷新，完成模块的遥控控制和遥测采集，并通过串口通信传输出模块。图5为本发明提供的配置电路的示意图，如图5所示，配置电路由并行FLASH、上电复位电路、反熔丝FPGA、参考晶振、AD遥测采集电路、低速DAC等组成。反熔丝FPGA选用Actel公司的AX500-1PQ208I，完成对XC7K410T的加载、动态刷新，完成遥控控制和遥测采集，并通过串口进行双向通信。并行FLASH选用256M芯片3DFO256M16VS4269SSA00M，质量等级为企业SS级，用于存储XC7K410T的配置信息。参考晶振选用FTX1-E-N-B-N-100MHz，为AX500工作提供参考时钟。上电复位电路采用RC延时复位电路和反向触发器实现，在加电瞬间对反熔丝FPGA进行复位。AD遥测采集电路采用V级芯片ADC128S102WGRQV，对本模块的锁相源锁定指示进行采集，将数字信号送至AX500。低速DAC电路选用EP级芯片DAC8830MCDEP，低速DAC电路将反熔丝输出的信号转换为相应的电平，送至高速DAC电路，实现对高速DAC电路输出幅度的控制。
进一步地，配置电路包含一款FPGA软件配置FPGA软件，主要由通过并行Flash存储器存储编码调制FPGA的配置文件，并对配置文件进行三模冗余及具备在轨重新加载构建的功能；上电或复位后给编码调制FPGA加载配置文件启动其工作；根据接收到的刷新使能信号对XC7K410T进行刷新；接收外部通过串口送来的遥控信息，进行指令解析，根据指令将编码方式、调制方式、成形系数等指令送至XC7K410T；根据指令控制输出低速DAC数字信号，从而控制低速DAC电路输出电平，实现对高速DAC电路输出幅度的控制。将XC7K410T送来的编码方式、调制方式等状态信息及AD采集电路送来的遥测信号按照帧格式进行打包，通过串口送出模块。
具体地，SRAM型FPGA电路接收接口电路发送的高速数据，帧同步判断、数据缓存、CRC校验、数据通道选择以及同步填充帧处理，按加扰多项式要求进行加扰处理，加扰后进行按照指令要求进行信道编码及星座映射，对I/Q两路信号分别进行数字成形滤波和Farrow抽取滤波，I/Q正交调制输出至高速DAC电路。图6为本发明提供的SRAM型FPGA电路的示意图，如图6所示，SRAM型FPGA电路主要由Xilink公司的XC7K410T410T-1FFG900I组成。SRAM型FPGA电路包括一个FPGA软件：编码调制FPGA。编码调制FPGA主要由与配置电路进行遥控遥测通信，接收接口电路发送的高速数据，产生用于自检的伪随机码，高速数据帧同步判断及同步填充帧处理、数据加扰、信道编码、星座映射、数字成形滤波和Farrow抽取滤波，I/Q正交调制、DDR数据输出等相关功能组成。
进一步地，编码调制FPGA接收高速接口电路输出的AOS数据，可实行对三个接口电路数据源的任一接收，对AOS数据进行缓存，切换到内部时钟域。编码调制FPGA对输入数据进行帧头判断及帧长检索，检索正确后对数据进行信道编码、数据加扰、星座映射；对映射后的I、Q两路数据进行多速率成型滤波、数字调制后输出至高速DAC电路。编码调制FPGA还可根据指令实现外部和内部数据源的切换，实现模块自检功能，并可实现单载波数据输出。编码调制FPGA可根据指令实现LDPC、RS、交织、差分、卷积等不同的信道编码和BPSK、OQPSK、QPSK、8PSK、16QAM、16APSK、32APSK等映射调制方式，通过Farrow抽取滤波使用实现任意数据速率输入同一采样速率输出，保证信道带外抑制的同时使用同一中频载波输出，从而实现多速率数据传输。
具体地，高速DAC电路将SRAM型FPGA电路输出的高速数据进行数模转换，输出中频模拟信号。图7为本发明提供的高速DAC电路的示意图，如图7所示，高速DAC电路主要由高速DAC芯片和BALUN组成。高速DAC芯片选用E2V公司企业V级芯片EV10DS130AMGS9NB1；BALUN选用Marki公司的BAL-0003SMG产品。高速DAC电路将输入的工作时钟经BALUN转换为差分信号输入至DAC芯片，为DAC芯片的工作时钟。高速DAC电路将收到的工作时钟8分频后输出至FPGA电路，作为FPGA电路数据处理的主时钟。高速DAC电路接收SRAM型FPGA电路输出的高速差分数据等信号进行数模转换，转换为差分模拟信号，后经BALUN转换为中频模拟信号。高速DAC芯片接收配置电路输出的幅度控制电平，实现对输出中频模拟信号功率的控制。中频模拟信号功率可调节范围为8dB。高速DAC电路工作时钟为3GHz，输出的中频模拟信号为2.4GHz。
具体地，中频处理电路将高速DAC输出的中频模拟信号进行带通滤波，滤除镜像信号，并经放大、隔离后输出模块。图8为本发明提供的中频处理路的示意图，如图8所示，中频处理电路主要由带通滤波器、温补衰减器、中频放大器、隔离电路和SMA连接器组成。带通滤波器主要是滤除镜像信号，采用LC滤波器，型号规格为6MB/E-2250/H1050-S5L。温补衰减器选用器件MTVA0500N09W3，对中频信号进行衰减和温度补偿。中频放大器选用器件HEM572L，对中频信号进行功率放大。隔离电路采用π衰电路对输出中频信号进行隔离。中频模拟信号经过隔离后通过SMA连接器输出至模块，连接器选用SMA(B)-KFD1353。
需要说明的是，本发明提供的全数字调制的星载编码调制方法中的步骤，可以利用全数字调制的星载编码调制系统中对应的模块、装置、单元等予以实现，本领域技术人员可以参照系统的技术方案实现方法的步骤流程，即，系统中的实施例可理解为实现方法的优选例，在此不予赘述。
本领域技术人员知道，除了以纯计算机可读程序代码方式实现本发明提供的系统及其各个装置以外，完全可以通过将方法步骤进行逻辑编程来使得本发明提供的系统及其各个装置以逻辑门、开关、专用集成电路、可编程逻辑控制器以及嵌入式微控制器等的形式来实现相同功能。所以，本发明提供的系统及其各项装置可以被认为是一种硬件部件，而对其内包括的用于实现各种功能的装置也可以视为硬件部件内的结构；也可以将用于实现各种功能的装置视为既可以是实现方法的软件模块又可以是硬件部件内的结构。
以上对本发明的具体实施例进行了描述。需要理解的是，本发明并不局限于上述特定实施方式，本领域技术人员可以在权利要求的范围内做出各种变化或修改，这并不影响本发明的实质内容。在不冲突的情况下，本申请的实施例和实施例中的特征可以任意相互组合。

Claims (10)

1.一种全数字调制的星载编码调制系统，其特征在于，包括：电源变换电路、高速接口电路、时钟电路、配置电路、SRAM型FPGA电路、高速DAC电路以及中频处理电路，其中：
所述电源变换电路用于将外部输入电源电压转换为高速接口电路、时钟电路、配置电路、SRAM型FPGA电路、高速DAC电路以及中频处理电路所需的电压值；
所述高速接口电路将外部输入LVDS数据或高速串行数据或光信号进行转换后传输给所述SRAM型FPGA电路；
所述SRAM型FPGA电路用于对接收到的外部输入数据进行接收、缓存、帧同步判断、加扰、信道编码、星座映射、Farrow抽取滤波、数字调制之后，传输给所述高速DAC电路；
所述高速DAC电路根据所述时钟电路产生的主时钟，生成中频信号，并将所述中频信号转换为模拟信号后发送给所述中频处理电路；
所述配置电路用于完成对SRAM型FPGA电路的加载、刷新、三模冗余、在轨重构、控制，并完成对模块遥测的采集与遥控通信；
所述中频处理电路用于对所述中频信号进行滤波和放大处理之后，传输给外部电路。
2.根据权利要求1所述的全数字调制的星载编码调制系统，其特征在于，所述电源变换电路的其中一路输入接口与正12V电源连接，所述电源变换电路的另一路输入接口与正5V电源连接，所述电源变换电路包括多个输出接口，所述输出接口输出的电压值包括：+1.0V、+1.2V、+1.8V、+2.5V、+3.3V、+5V。
3.根据权利要求1所述的全数字调制的星载编码调制系统，其特征在于，所述高速接口电路通过并行LVDS接口、高速串行2711接口、光纤接口接收来自前端单机发送的不同速率的并行数据和串行数据，将接收到的数据传输给所述SRAM型FPGA电路；所述时钟电路采用温补晶振和锁相源生成所述高速DAC电路工作的主时钟。
4.根据权利要求1-3中任一项所述的全数字调制的星载编码调制系统，其特征在于，所述配置电路采用反熔丝FPGA及并行FLASH，反熔丝FPGA将存储在FLASH中的配置信息加载至SRAM型FPGA电路中，并完成SRAM型FPGA电路配置信息的三模冗余、动态刷新、模块的遥控控制、遥测采集，并通过异步串口与其他模块的进行通信，并接收上传的新配置信息，完成FPGA电路的在轨重构。
5.根据权利要求4所述的全数字调制的星载编码调制系统，其特征在于，所述配置电路中还加载有FPGA配置程序，当所述FPGA配置程序被执行时，完成的操作包括：与其他模块建立异步串口通信，完成指令解析、遥测采集组帧，SRAM型FPGA配置文件存储、加载及三模冗余，SRAM型FPGA的动态刷新、在轨重构，模块输出功率控制。
6.根据权利要求1-3中任一项所述的全数字调制的星载编码调制系统，其特征在于，所述FPGA电路采用Kintex-7系列；所述FPGA电路对收到的外部输入数据进行如下处理：帧同步判断、数据缓存、CRC校验、数据通道选择以及同步填充帧处理，按加扰多项式要求进行加扰处理，加扰后进行按照指令要求进行信道编码及星座映射，对I/Q两路信号分别进行数字成形滤波和Farrow抽取滤波，I/Q正交调制。
7.根据权利要求6所述的全数字调制的星载编码调制系统，其特征在于，所述FPGA电路中还加载有FPGA编码调制程序，当所述FPGA编码调制程序被执行时，完成的操作包括：
与配置电路进行遥控遥测通信；
接收接口电路发送的高速数据，产生用于自检的伪随机码；
高速数据帧同步判断及同步填充帧处理、数据加扰、信道编码、星座映射、数字成形滤波和Farrow抽取滤波；
I/Q正交调制、DDR数据输出。
8.根据权利要求1-3中任一项所述的全数字调制的星载编码调制系统，其特征在于，所述高速DAC电路的采样率大于1Gsps，将FPGA电路输出的高速数据进行数模转换，输出至中频处理电路。
9.根据权利要求1-3中任一项所述的全数字调制的星载编码调制系统，其特征在于，所述中频处理电路将高速DAC电路输出信号进行带通滤波，并经放大、隔离后输出至外部电路。
10.一种全数字调制的星载编码调制方法，其特征在于，应用如权利要求1-9中任一项所述的全数字调制的星载编码调制系统，执行对数据的调制。
CN202011135422.1A 2020-07-30 2020-10-21 全数字调制的星载编码调制系统及方法 Active CN112398581B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN2020107561820 2020-07-30
CN202010756182 2020-07-30

Publications (2)

Publication Number Publication Date
CN112398581A CN112398581A (zh) 2021-02-23
CN112398581B true CN112398581B (zh) 2021-06-04

Family

ID=74596390

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011135422.1A Active CN112398581B (zh) 2020-07-30 2020-10-21 全数字调制的星载编码调制系统及方法

Country Status (1)

Country Link
CN (1) CN112398581B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111884966B (zh) * 2020-07-20 2022-11-04 贵州航天天马机电科技有限公司 一种基于gmsk技术的调制解调电路
CN113438013B (zh) * 2021-06-30 2022-11-04 上海航天测控通信研究所 卫星数据传输与广播数据分发一体化装置
CN113922860B (zh) * 2021-09-14 2022-07-12 中国科学院国家空间科学中心 一种中低轨小卫星星地测运控综合基带处理系统
CN114826381B (zh) * 2022-04-26 2024-02-27 上海航天测控通信研究所 星载可再生转发的解调调制系统
CN115189753B (zh) * 2022-07-08 2023-08-15 西安微电子技术研究所 一种应用于卫星通信基带信号处理模块的硬件电路
CN116094577B (zh) * 2023-03-14 2023-06-30 天津讯联科技有限公司 多模帧可重构通用遥测发射机
CN117640322A (zh) * 2023-11-28 2024-03-01 成都玖锦科技有限公司 一种基于帧格式的调频遥测信号调制方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103685099A (zh) * 2012-09-25 2014-03-26 京信通信系统（中国）有限公司 一种对信号进行变频调整的方法和设备
CN108347278A (zh) * 2017-12-23 2018-07-31 航天恒星科技有限公司 适应可变速率的高速带宽调制方法及系统
CN108462524A (zh) * 2018-03-29 2018-08-28 西南电子技术研究所（中国电子科技集团公司第十研究所） 全数字卫星信号模拟源
CN209184591U (zh) * 2018-12-19 2019-07-30 航天恒星科技有限公司 一种全功能数字中频处理平台

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7773692B2 (en) * 2006-12-01 2010-08-10 Texas Instruments Incorporated System and methods for digitally correcting a non-linear element using a digital filter for predistortion

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103685099A (zh) * 2012-09-25 2014-03-26 京信通信系统（中国）有限公司 一种对信号进行变频调整的方法和设备
CN108347278A (zh) * 2017-12-23 2018-07-31 航天恒星科技有限公司 适应可变速率的高速带宽调制方法及系统
CN108462524A (zh) * 2018-03-29 2018-08-28 西南电子技术研究所（中国电子科技集团公司第十研究所） 全数字卫星信号模拟源
CN209184591U (zh) * 2018-12-19 2019-07-30 航天恒星科技有限公司 一种全功能数字中频处理平台

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
"Yaliny"s Protocol for Low Earth Orbit Satellites";Igor Dvoryaninov;《2015 IEEE East-West Design & Test Symposium (EWDTS)》;20160616;全文 *
"基于FPGA的低资源低功耗星载解调器实现";张鸣芸，等;《无线电通信技术 2015年04期》;20150831;全文 *

Also Published As

Publication number Publication date
CN112398581A (zh) 2021-02-23

Similar Documents

Publication Publication Date Title
CN112398581B (zh) 全数字调制的星载编码调制系统及方法
CN107070530B (zh) 低轨卫星数传及中继基带处理一体化设计装置及方法
CN104158582A (zh) 一种用于高速飞行器天基测控的数据处理器系统
CN104202116B (zh) 一种基于Turbo编码的测控数传一体化方法
CN102368689B (zh) 基于无线扩频通信的多点数据传输系统
CN105703822A (zh) 一种速率可切换的星载Ka波段数传发射机
CN115347938B (zh) 一种基于RFSoC软件无线电架构的卫星通信系统
CN103166743A (zh) 一种基带数字信号编码调制一体化系统
CN104618086A (zh) 一种单芯电缆数据传输系统及方法
CN106571864A (zh) 一种基于软件无线电的飞行器通用多模信息处理机
CN113922860A (zh) 一种中低轨小卫星星地测运控综合基带处理系统
CN113438013B (zh) 卫星数据传输与广播数据分发一体化装置
CN114826381B (zh) 星载可再生转发的解调调制系统
CN114696885B (zh) 一种星载数据广播分发设备及方法
CN107395219A (zh) 一种基于fpga的高速无线通信系统及方法
CN112910544B (zh) 一种在轨可配置星载l/s频段数据广播分发系统
CN103067069B (zh) 一种功耗动态管理的小型化卫星通信收发装置
CN105099537A (zh) 一种用于卫星的数传发射机
CN105429729A (zh) 一种超短波的连续相位网格编码调制相干解调方法
CN115865182B (zh) 一种基于国产元器件的星载高速复接调制器
CN112187339A (zh) 一种测量通信一体化天基测控终端
US20170351634A1 (en) Systems and methods for deserializing data
Wertz et al. Next generation high data rate downlink subsystems based on a flexible APSK modulator applying SCCC encoding
US20060029152A1 (en) Digital communications transmitter with synthesizer-controlled modulation and method therefor
Wertz et al. Maximizing data throughput in earth observation satellite to ground transmission by employing a flexible high data rate transmitter operating in X-band and Ka-band

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant